CN111669028A

CN111669028A - 开关电源和应用于反激式开关电源的采样保持方法与电路

Info

Publication number: CN111669028A
Application number: CN201910173106.4A
Authority: CN
Inventors: 王文情; 蒋幸福
Original assignee: BYD Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2019-03-07
Filing date: 2019-03-07
Publication date: 2020-09-15
Anticipated expiration: 2039-03-07
Also published as: CN111669028B

Abstract

本公开涉及一种开关电源和应用于反激式开关电源的采样保持方法与电路，能够不影响到开关电源的输出负载调整率以及输出恒压精度。该方法包括：利用第一采样支路和第二采样支路交替对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对所述消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对所述消磁时间信号进行采样；以及交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

Description

开关电源和应用于反激式开关电源的采样保持方法与电路

技术领域

本公开涉及电子技术领域，具体地，涉及一种开关电源和应用于反激式开关电源的采样保持方法与电路。

背景技术

现有的应用于反激式开关电源的采样保持电路是从消磁时间信号TDS开始后延时一段时间Td后开始采样，并到拐点结束采样。这种方案会导致对输出电压的采样稳定性比较受制于外围系统参数及工作状态，进而影响到开关电源的输出负载调整率，影响输出恒压精度。

发明内容

本公开的目的是提供一种开关电源和应用于反激式开关电源的采样保持方法与电路，能够解决现有技术中存在的问题。

根据本公开的第一实施例，提供一种应用于反激式开关电源的采样保持方法，该方法包括：利用第一采样支路和第二采样支路交替对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对所述消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对所述消磁时间信号进行采样；以及交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

可选地，所述第一储能元件的充电电流、所述第二储能元件的充电电流、所述第一储能元件的放电电流以及所述第二储能元件的放电电流的大小均相等，而且所述第一储能元件和所述第二储能元件的容值大小相等。

可选地，该方法还包括：利用前沿触发子电路来控制所述输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲在所述消磁时间信号的拐点之前结束。

可选地，该方法还包括：利用所述反激式开关电源的过流比较基准信号来控制所述第一储能元件和所述第二储能元件的充放电电流。

根据本公开的第二实施例，提供一种应用于反激式开关电源的采样保持电路，该采样保持电路包括采样脉冲产生子电路，其中所述采样脉冲产生子电路包括第一采样支路、第二采样支路和输出反馈电压采样窄脉冲产生子电路，其中：所述第一采样支路和所述第二采样支路交替工作来对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对所述消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对所述消磁时间信号进行采样；以及所述输出反馈电压采样窄脉冲产生子电路，用于交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

可选地，所述第一采样支路和所述第二采样支路均连接在电源和地之间，而且所述第一采样支路包括依次串联连接的第一电流源、第一开关和所述第一储能元件，所述第二采样支路包括依次串联连接的第二电流源、第二开关和所述第二储能元件。

可选地，所述输出反馈电压采样窄脉冲产生子电路包括选择开关、第三电流源和比较器，其中：所述第三电流源一端接地、另一端连接所述选择开关的公共端，所述选择开关的第一选择端连接所述第一储能元件的非接地的一端，所述选择开关的第二选择端连接所述第二储能元件的非接地的一端，所述比较器的第一输入端连接所述选择开关的公共端，所述比较器的第二输入端连接所述输出反馈电压采样开始触发电压，所述比较器的输出端用于输出所述输出反馈电压采样窄脉冲。

可选地，所述输出反馈电压采样窄脉冲产生子电路还包括：前沿触发子电路，用于控制所述比较器所输出的输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲在所述消磁时间信号的拐点之前结束。

可选地，所述采样保持电路还包括充放电控制信号产生子电路，其中所述充放电控制信号产生子电路包括第一反相器、D触发器、第二反相器、第一与门和第二与门，其中：所述第一反相器的输入端接收所述消磁时间信号、输出端与所述D触发器的输入端连接，所述D触发器的输出端连接到所述第二反相器的输入端和所述第一与门的第一输入端，所述第二反相器的输出端与所述第二与门的第一输入端连接，所述第一与门和所述第二与门的第二输入端均接收所述消磁时间信号，所述第一与门的输出端用于控制所述第一开关的通断，所述第二与门的输出端用于控制所述第二开关的通断，所述D触发器的输出端还用于控制所述选择开关的公共端与所述第二选择端的通断，所述第二反相器的输出端还用于控制所述选择开关的公共端与所述第一选择端的通断。

可选地，该采样保持电路还包括电流源产生子电路，其中所述电流源产生子电路包括运算放大器、P型MOS管、电阻、第一电流镜、第二电流镜、第三电流镜和第六电流源，其中：所述运算放大器的第一输入端接收所述反激式开关电源的过流比较基准信号，所述电阻一端接地、另一端连接到所述运算放大器的第二输入端和所述P型MOS管的漏极，所述运算放大器的输出端连接到所述P型MOS管的栅极，所述第一电流镜的第一输出端连接所述P型MOS管的源极，所述第六电流源一端接地、另一端连接所述第一电流镜的第二输出端，所述第二电流镜的第一输出端产生所述第一电流源的电流，所述第二电流镜的第二输出端产生所述第二电流源的电流，所述第二电流镜的第三输出端连接所述第三电流镜的第一输入端，所述第二电流镜的第四输出端连接所述第一电流镜的第二输出端，所述第三电流镜的第二输入端接收所述第三电流源的电流。

根据本公开的第三实施例，提供一种开关电源，包括根据本公开第二实施例所述的采样保持电路。

通过采用上述技术方案，由于根据本公开实施例的采样保持是从前一时间周期内的消磁时间信号TDS结束前一段时间开始采样的，即本申请对应的采样开始时间直接与TDS时间本身相关，可以随着TDS的变化而变化，因此能够不影响到开关电源的输出负载调整率以及输出恒压精度。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是现有的反激式开关电源的其中一种电路结构图。

图2是图1中的芯片的一种示例性电路结构图。

图3是现有反激式开关电源的Tsp信号与TDS的对应关系图。

图4是现有的一种采样保持电路的电路图。

图5示出了根据本公开一种实施例的应用于反激式开关电源的采样保持方法的流程图。

图6示出根据本公开一种实施例的应用于反激式开关电源的采样保持电路的示意框图。

图7示出根据本公开实施例的采样脉冲产生子电路的一种示例性电路图。

图8示出根据本公开又一实施例的采样保持电路的示意框图。

图9示出根据本公开一种实施例的充放电控制信号产生子电路的示例性电路图。

图10示出根据本公开实施例的采样保持电路中的各种逻辑信号和电压信号的示意波形图。

图11示出根据本公开一种实施例的电流源产生子电路的示意电路图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

在详细描述根据本公开的各个实施例之前，首先简单介绍一下现有的反激式开关电源。

现有的反激式开关电源的其中一种电路结构如图1所示。图1中的芯片(也即IC)是一种基于主边控制的开关电源控制芯片，应用于小功率的开关电源充电器。该芯片采用初级控制方式，通过变压器次级绕组和辅助绕组的电压耦合来检测输出电压，控制功率三极管的开关以调整输出能量的大小，进而得到恒定的输出电压。当芯片输出DRI驱动功率三极管导通时，主边进行励磁，即能量存储。当功率三极管关断时，能量转移到次级，次级肖特基将正偏，此时次级开始进行消磁。在消磁阶段，辅助线圈电压与次级线圈电压成比例关系(比例值由线圈匝比决定，次级线圈电压为输出电压+二极管导通压降)。一旦次级消磁结束，则次级肖特基二极管反偏，此时进入主次级同时关断的阶段，直到下一个功率管开启信号的到来。

图1中的芯片的一种示例性电路结构如图2所示。其中INV为输出反馈电压端，用来进行次级消磁时间信号TDS的采样和输出反馈电压采样。采样到的电压Vsample通过误差放大器与给定的基准电压VB进行比较放大，输出的信号VEA提供给时钟模块和PWM控制模块，来控制时钟输出频率和输出过流基准信号VOCP。当负载增加，输出电压下降，则反馈采样电压Vsample随之下降，得到VEA升高，则时钟频率将抬高，VOCP也随VEA的升高而升高，从而使功率三极管的开关频率及占空比增加，输出能量增加，则输出电压将上升；反之负载减小，系统输出能量也将降低，从而实现输出电压的恒定。

反激式开关电源的辅助线圈对输出电压的采样只能发生在次级二极管的消磁时间(TDS)内，INV端的波形示意图如图3所示。现有技术中对INV的采样采用TDS开始后延时一段时间Td后开始采样，判断到拐点结束。INV端在TDS开始时会有一段谐振，因此需要进行延时后再开始采样，INV波形的拐点代表次级消磁结束，此时次级电流基本为0，次级二极管上压降较小，更接近输出电压的实际情况。一旦采样结束，采样电压将通过电容进行电压保持直到下一次采样周期的到来。

现有的一种采样保持电路的实现方式如图4所示。其中，PUL为功率管的逻辑控制信号，PUL＝0时，功率管关断，次级将开始消磁，此时采样电路内部固定延时产生模块将产生延时Td后，产生相应的窄脉冲信号提供给后面的RS触发器用于产生采样信号Tsp高脉冲，Tsp控制采样传输门打开，进行INV信号采样保持，同时INV信号将与Vsample信号实时进行比较，一旦判断到INV信号低于Vsample信号，即为拐点，通过RS触发器将Tsp信号置低，采样结束。Tsp信号与TDS的对应关系见图3。

现有方案的缺点在于会导致芯片对输出电压的采样稳定性比较受制于外围系统参数及工作状态。

首先，在现有的方案中，从TDS开始后延时一段时间后开始采样，这决定了采样延时不受TDS时间本身控制，而TDS本身与系统参数(包括主边电感，主次级匝数比，次级输出电压)相关，还随着系统的负载情况变化而变化(负载情况不同一般对应主边峰值电流也会变化，直接影响了TDS宽度)。为了满足绝大部分应用，采用从TDS开始后延时一段时间开始采样，对应的一段时间会设置的比较保守，即对于绝大部分情况，该延时离TDS拐点比较远(如果延时超过拐点，则采样失效)，导致最终采样到的电压会很大程度受到输出负载电流大小的影响(输出采样对应的是次级能量的消磁，在消磁时间内次级电感上的电流不断减小，即输出二极管上对应的压降随负载电流的减小而减小，而到拐点处，此时输出能量消磁完毕，对应的二极管压降比较小，因此，采样越接近拐点，采样到的电压与输出越接近。而对于系统来说，从采样开始到结束所采样保持的电压都是有效的)，进而影响到输出负载调整率。

其次，直接采用拐点结束在重载拐点比较明显时候是可以满足要求的，但在轻空载下，由于此时系统输出能量小，主边峰值电流小，于是在消磁阶段，反馈的能量被芯片本身消耗的会比较明显的影响到反馈的波形，导致消磁未结束时，INV端波形可能就已经出现下掉，于是拐点会很不明显，造成轻空载采样拐点采不准，采低，进而造成输出电压上漂，影响了系统的输出负载调整率，影响了系统的输出恒压精度。

下面描述根据本公开实施例的应用于反激式开关电源的采样保持方法和电路。

图5示出了根据本公开一种实施例的应用于反激式开关电源的采样保持方法的流程图。如图5所示，该方法包括以下步骤S51和S52。

在步骤S51中，利用第一采样支路和第二采样支路交替对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对前一时间周期内的消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对前一时间周期内的消磁时间信号进行采样；以及

在步骤S52中，交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

通过采用上述技术方案，由于根据本公开实施例的采样保持方法是从前一时间周期内的消磁时间信号TDS结束前一段时间开始采样的，即本申请对应的采样开始时间直接与TDS时间本身相关，可以随着TDS的变化而变化，通过这样的方式，可以实现下述有益效果：

(1)首先，使采样开始时间可以尽量接近拐点，而不受制于系统参数或负载情况，从而优化了系统的输出负载调整率。

(2)其次，使固定的窄脉冲采样成为可能，从而使轻空载采样不受拐点波形变差影响，进一步优化了系统的负载调整率。采用现有的采样方式，由于采样开始时间在绝大部份情况下离拐点比较远，假设采用固定的窄脉冲采样，导致不同负载下采样到的波形所对应的负载电流大小不同，即采到的输出电压上叠加的次级二极管压降不同，进一步导致了输出负载调整率变差。而本申请能在任意情况下采样开始时间都接近拐点，因此采用固定的窄脉冲采样不会影响负载调整率。

进一步地，所述第一储能元件的充电电流、所述第二储能元件的充电电流、所述第一储能元件的放电电流以及所述第二储能元件的放电电流的大小均相等，而且所述第一储能元件和所述第二储能元件的容值大小相等，通过进行如此设置，能够进一步地确保实现上面描述的有益效果。

在一种可能的实施方式中，根据本公开实施例的采样保持方法还可以包括：利用前沿触发子电路来控制所述输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲在前一时间周期内的消磁时间信号的拐点之前结束。因此，通过给定合适的采样开始时间和合适的采样脉冲宽度，可以做到对于不同的系统参数，在全负载范围内，采样延时都可以尽量的接近拐点，同时为了避免拐点不明显导致轻空载采样偏差使输出上漂，本申请采用固定采样脉冲时间的方式，避免采样到TDS信号的拐点结束之后，因此输出可以不受拐点波形影响，对系统要求降低。

在一种可能的实施方式中，根据本公开实施例的采样保持方法还包括：利用所述反激式开关电源的过流比较基准信号来控制所述第一储能元件和所述第二储能元件的充放电电流。这样就能够在出现调频、调宽等的情况下，调整充放电电流的大小，避免因后一个周期的采样开始点比较靠后甚至超过下一个周期的TSD拐点导致的采样异常。

图6示出根据本公开一种实施例的应用于反激式开关电源的采样保持电路的示意框图，如图6所示，该采样保持电路包括采样脉冲产生子电路61，其中所述采样脉冲产生子电路61包括第一采样支路601、第二采样支路602和输出反馈电压采样窄脉冲产生子电路603，其中：所述第一采样支路601和所述第二采样支路602交替工作来对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路601利用所述第一采样支路601中的第一储能元件的充电时间来对前一时间周期内的消磁时间信号进行采样，所述第二采样支路602利用所述第二采样支路602中的第二储能元件的充电时间来对前一时间周期内的消磁时间信号进行采样；以及所述输出反馈电压采样窄脉冲产生子电路603，用于交替对所述第一采样支路601和所述第二采样支路602中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压VB时开始产生输出反馈电压采样窄脉冲Tsp。

通过采用上述技术方案，由于根据本公开实施例的采样保持电路的输出反馈电压采样窄脉冲Tsp是从前一时间周期内的消磁时间信号TDS结束前一段时间开始的，即本申请对应的采样开始时间直接与TDS时间本身相关，可以随着TDS的变化而变化，通过这样的方式，可以实现下述有益效果：

图7示出了根据本公开实施例的采样脉冲产生子电路61的一种示例性电路图。如图7所示，所述第一采样支路601和所述第二采样支路602均连接在电源VCC和地之间，而且所述第一采样支路601包括依次串联连接的第一电流源I1、第一开关SW1和所述第一储能元件C1，所述第二采样支路602包括依次串联连接的第二电流源I2、第二开关SW2和所述第二储能元件C2。也即，第一采样支路601和第二采样支路602是呈对称分布的。本领域技术人员应当理解的是，第一采样支路601和第二采样支路602的实现方式并不局限于图7所示，任何其他实现方式都是可行的。

另外，所述第一储能元件C1的充电电流、所述第二储能元件C2的充电电流、所述第一储能元件C1的放电电流以及所述第二储能元件C2的放电电流的大小均相等，而且所述第一储能元件C1和所述第二储能元件C2的容值大小相等。通过进行如此设置，能够进一步地确保实现上面描述的有益效果。

进一步参考图7，所述输出反馈电压采样窄脉冲产生子电路603包括选择开关SW3、第三电流源I3和比较器Com1，其中：所述第三电流源I3一端接地、另一端连接所述选择开关SW3的公共端，所述选择开关SW3的第一选择端连接所述第一储能元件C1的非接地的一端，所述选择开关SW3的第二选择端连接所述第二储能元件C2的非接地的一端，所述比较器Com1的第一输入端连接所述选择开关SW3的公共端，所述比较器Com1的第二输入端连接所述输出反馈电压采样开始触发电压VB，所述比较器Com1的输出端用于输出所述输出反馈电压采样窄脉冲Tsp。

进一步参考图7，所述输出反馈电压采样窄脉冲产生子电路603还包括前沿触发子电路LEB1，用于控制所述比较器Com1所输出的输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲Tsp在前一时间周期内的消磁时间信号的拐点之前结束。也即，确保了输出反馈电压采样窄脉冲Tsp是从前一时间周期内的消磁时间信号TDS结束前的一段时间ts开始采样固定的一段时间tp。tp的大小取值需要做到确保小于ts，以防止采到TDS信号的拐点之后。

另外，图7中的TDSct、TDSctR、ct和ctR是分别用于控制第一开关SW1、第二开关SW2和选择开关SW3的通断的控制信号。在本发明实施例中，第一开关SW1、第二开关SW2和选择开关SW3都是电子开关，例如可以为MOS开关器件。下文中将详细介绍。

图8示出了根据本公开又一实施例的采样保持电路的示意框图。如图8所示，采样保持电路还包括充放电控制信号产生子电路62和电流源产生子电路63。充放电控制信号产生子电路62将前一时间周期内产生的消磁时间信号作为输入，并利用前一时间周期内产生的消磁时间信号产生上述的TDSct、TDSctR、ct和ctR控制信号。电流源产生子电路63将反激式开关电源的过流比较基准信号VOCP作为输入，并利用反激式开关电源的过流比较基准信号VOCP产生采样脉冲产生子电路61中的第一电流源I1、第二电流源I2和第三电流源I3。

进一步如图8所示，采样保持电路还包括采样保持子电路64，用于在输出反馈电压采样窄脉冲Tsp的控制下对输出电压反馈INV进行采样得到采样电压Vsample。其中，图8中所示的采样保持子电路64的电路结构仅是一种示例，本公开对此不做限制。

图9示出根据本公开一种实施例的充放电控制信号产生子电路62的示例性电路图。如图9所示，所述充放电控制信号产生子电路62包括第一反相器INV1、D触发器、第二反相器INV2、第一与门AND1和第二与门AND2，其中：所述第一反相器INV1的输入端接收前一时间周期内的消磁时间信号TDS、输出端与所述D触发器的输入端连接，所述D触发器的输出端连接到所述第二反相器INV2的输入端和所述第一与门AND1的第一输入端，所述第二反相器INV1的输出端与所述第二与门AND2的第一输入端连接，所述第一与门AND1和所述第二与门AND2的第二输入端均接收前一时间周期内的消磁时间信号TDS，所述第一与门AND1的输出端用于控制所述第一开关SW1的通断，所述第二与门AND2的输出端用于控制所述第二开关SW2的通断，所述D触发器的输出端还用于控制所述选择开关SW3的公共端与所述第二选择端的通断，所述第二反相器INV2的输出端还用于控制所述选择开关SW3的公共端与所述第一选择端的通断。

其中，在图9中，采用D触发器实现相邻两周期的状态切换，由TDS上升沿控制，即每来一个TDS上升沿，则D触发器输出翻转一次，输出信号为ct，再与TDS信号进行相与，得到ct有效周期内的TDS脉冲信号TDSct；ctR即为ct取反得到，而TDSctR信号则为ctR与TDS相与得到。

图10示出了上面描述的各种逻辑信号和电压信号的示意波形图。

图11示出了根据本公开一种实施例的电流源产生子电路63的示意电路图，如图11所示，所述电流源产生子电路63包括运算放大器、P型MOS管、电阻R0、第一电流镜、第二电流镜、第三电流镜和第六电流源，其中所述运算放大器的第一输入端接收所述反激式开关电源的过流比较基准信号VOCP，所述电阻R0一端接地、另一端连接到所述运算放大器的第二输入端和所述P型MOS管的漏极，所述运算放大器的输出端连接到所述P型MOS管的栅极，所述第一电流镜的第一输出端连接所述P型MOS管的源极，所述第六电流源一端接地、另一端连接所述第一电流镜的第二输出端，所述第二电流镜的第一输出端产生所述第一电流源I1的电流，所述第二电流镜的第二输出端产生所述第二电流源I2的电流，所述第二电流镜的第三输出端连接所述第三电流镜的第一输入端，所述第二电流镜的第四输出端连接所述第一电流镜的第二输出端，所述第三电流镜的第二输入端接收所述第三电流源I3的电流。

本领域技术人员应当理解的是，图9和图11所示的电路结构仅是示例，本公开对此不做限制。

通过采用图11所示的电路结构，由于第一储能元件C1和第二储能元件C2的放电电流为同一路电流源也即第三电流源I3，因此为了保证前后周期的一致性，会确保C1＝C2，I1＝I2＝I3。充放电电流I1、I2、I3由过流比较基准VOCP来产生，主要是考虑在系统调整过程中，会出现调频和调宽，即有可能前一个周期IPK很高，此时对应的TDSn-1也很大，而后一个周期IPK往回调整，导致TDSn相应减小。此时如果充放电电流为固定值，那么会导致后一个周期的采样开始点会比较靠后甚至超过TDSn，导致采样异常。图10中：

I0＝VOCP/R0

I4＝M·IO＝M·VOCP/R0，其中M为第一电流镜的电流比例。

I5＝I6-I4

得到I1＝I2＝I3＝N·I5＝N·(I6-I4)＝N·I6-NM·VOCP/R0，其中N为第二电流镜的电流比例。

其中第六电流源I6为恒流源。

因此有VOCP越大，则充放电电流越小。

即当上一个周期VOCP很大，导致TDSn-1很大，由于此时充放电电流较小，可以确保充电电容上电压不会冲太高，而下一周小VOCP所对应的放电电流又比较大，通过设定适当的I6以及N、M，可以做到在这种情况下采样脉冲不会跑到TDSn的拐点之外。

通过上面对本公开实施例的采用保持电路的描述可以看出，根据本公开实施例的采样保持电路的关键在于产生输出反馈电压采样窄脉冲Tsp开始的触发信号，即消磁时间信号TDS结束前一段ts时间的信号。由于对于当前采样周期来说，电路是无法预判其TDS时间的，因此也无法给出TDS结束前的开始信号。为了产生输出反馈电压采样窄脉冲Tsp开始的触发信号，需要对上一采样周期即消磁时间TDSn-1进行采样保持，再根据TDSn-1的脉冲宽度来产生当前周期TDSn的开始采样信号。对于稳定工作的系统而言，系统的峰值工作电流IPK和工作频率都处于稳定的状态，因此对应的消磁时间也保持一致，即DSn-1的脉冲宽度等于TDSn的脉冲宽度。因此可以通过对TDSn-1的采样，来产生下一个周期消磁时间TDSn的结束前ts时间的信号，来产生输出反馈电压采样窄脉冲Tsp开始的触发信号。

以下结合图7、图8、图9和图11来描述根据本公开实施例的采样保持电路的工作原理。

1、第一电流源I1对第一储能元件C1进行充电，第二电流源I2对第二储能元件C2进行充电，以实现对消磁时间信号TDS的采样保持。由于第一采样支路601和第二采样支路602呈对称分布且不会同时起作用，所以以第一电流源I1与第一储能元件C1所在的第一采样支路601为例。

其中，对于电容，有如下公式：

假设第一储能元件C1的初始电压为0，则在第一开关SW1闭合时间TDSct内，第一储能元件C1上的电压为：

此时第三电流源I3与第一储能元件C1为断开连接状态。

当TDSct时间宽度与TDS的时间宽度相同时，则第一储能元件C1上的电压VC1与消磁时间成正比。

2、第三电流源I3与第一储能元件C1、第二储能元件C2以及比较器Com1共同用于产生当前周期的输出反馈电压采样窄脉冲Tsp开始的触发信号。

第一储能元件C1和第二储能元件C2的充电回路不会同时进行消磁时间采样，当第二储能元件C2处于充电采样周期时，选择开关SW3在该周期内选择与第二储能元件C2断开而与第一储能元件C1连接，此时选择开关SW1也处于断开状态。第三电流源I3将对第一储能元件C1进行放电，假设此时第一储能元件C1上的初始电压为V1，则第一储能元件C1放电至比较器翻转阈值VB所需要的时间t1为：

当I1＝I2＝I3时，

则

由上述公式可看到，t1时间较消磁时间TDS提前

而t1时间所对应的比较器翻转信号将用于产生输出反馈电压采样窄脉冲Tsp开始的触发信号，即采样开始信号的对应的TDS结束前ts为：

ts时间可以通过调整第二储能元件C2、输出反馈电压采样开始触发电压VB以及第三电流源I3来进行调整。

为了实现如上所述工作原理，需要做到：

1、采样TDS时间需要用到两路完全相同的采样支路，如图7电路结构中的由第一储能元件C1、第一开关SW1、第一电流源I1构成的第一采样支路601和由第二储能元件C2、第二开关SW2、第二电流源I2构成的第二采样支路602。

2、对称的两路采样支路按照周期循环，轮流进行对消磁时间TDS的采样，当某一采样支路进行消磁时间采样保持时，另一采样支路需要与第三电流源I3以及比较器共同产生输出反馈电压采样窄脉冲Tsp开始的触发信号(即TDS结束前ts时间的信号)；下一工作周期则交替。

3、为了实现第2点所述功能，当第一开关SW1闭合时，选择开关SW3需要控制与第二储能元件C2连接；而当第二开关SW2闭合时，选择开关SW3需要控制与第一储能元件C1连接。即TDSct与ct、TDSctR与ctR分别需要在相同周期有效。

4、由于第一开关SW1和第二开关SW2控制的是对TDS的采样，因此TDSct和TDSctR是在周期内TDS时间内才可控制开关闭合；而ct和ctR则是在所属的有效周期内一直有效(可以确保每个周期结束时储能元件上的电压都为0，不会对TDS的采样引入额外的偏差量)。

以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims

1.一种应用于反激式开关电源的采样保持方法，其特征在于，该方法包括：

利用第一采样支路和第二采样支路交替对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对所述消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对所述消磁时间信号进行采样；以及

交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

2.根据权利要求1所述的方法，其特征在于，所述第一储能元件的充电电流、所述第二储能元件的充电电流、所述第一储能元件的放电电流以及所述第二储能元件的放电电流的大小均相等，而且所述第一储能元件和所述第二储能元件的容值大小相等。

3.根据权利要求1或2所述的方法，其特征在于，该方法还包括：

利用前沿触发子电路来控制所述输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲在所述消磁时间信号的拐点之前结束。

4.根据权利要求1或2所述的方法，其特征在于，该方法还包括：

利用所述反激式开关电源的过流比较基准信号来控制所述第一储能元件和所述第二储能元件的充放电电流。

5.一种应用于反激式开关电源的采样保持电路，其特征在于，该采样保持电路包括采样脉冲产生子电路，其中所述采样脉冲产生子电路包括第一采样支路、第二采样支路和输出反馈电压采样窄脉冲产生子电路，其中：

所述第一采样支路和所述第二采样支路交替工作来对所述反激式开关电源的前一时间周期内的消磁时间信号进行采样，其中，所述第一采样支路利用所述第一采样支路中的第一储能元件的充电时间来对所述消磁时间信号进行采样，所述第二采样支路利用所述第二采样支路中的第二储能元件的充电时间来对所述消磁时间信号进行采样；以及

所述输出反馈电压采样窄脉冲产生子电路，用于交替对所述第一采样支路和所述第二采样支路中的储能元件进行放电，并在放电电压达到输出反馈电压采样开始触发电压时开始产生输出反馈电压采样窄脉冲。

6.根据权利要求5所述的采样保持电路，其特征在于，所述第一采样支路和所述第二采样支路均连接在电源和地之间，而且所述第一采样支路包括依次串联连接的第一电流源、第一开关和所述第一储能元件，所述第二采样支路包括依次串联连接的第二电流源、第二开关和所述第二储能元件。

7.根据权利要求6所述的采样保持电路，其特征在于，所述第一储能元件的充电电流、所述第二储能元件的充电电流、所述第一储能元件的放电电流以及所述第二储能元件的放电电流的大小均相等，而且所述第一储能元件和所述第二储能元件的容值大小相等。

8.根据权利要求6所述的采样保持电路，其特征在于，所述输出反馈电压采样窄脉冲产生子电路包括选择开关、第三电流源和比较器，其中：

所述第三电流源一端接地、另一端连接所述选择开关的公共端，所述选择开关的第一选择端连接所述第一储能元件的非接地的一端，所述选择开关的第二选择端连接所述第二储能元件的非接地的一端，所述比较器的第一输入端连接所述选择开关的公共端，所述比较器的第二输入端连接所述输出反馈电压采样开始触发电压，所述比较器的输出端用于输出所述输出反馈电压采样窄脉冲。

9.根据权利要求8所述的采样保持电路，其特征在于，所述输出反馈电压采样窄脉冲产生子电路还包括：

前沿触发子电路，用于控制所述比较器所输出的输出反馈电压采样窄脉冲的脉冲宽度，使得所述输出反馈电压采样窄脉冲在所述消磁时间信号的拐点之前结束。

10.根据权利要求8所述的采样保持电路，其特征在于，所述采样保持电路还包括充放电控制信号产生子电路，其中所述充放电控制信号产生子电路包括第一反相器、D触发器、第二反相器、第一与门和第二与门，其中：

所述第一反相器的输入端接收所述消磁时间信号、输出端与所述D触发器的输入端连接，所述D触发器的输出端连接到所述第二反相器的输入端和所述第一与门的第一输入端，所述第二反相器的输出端与所述第二与门的第一输入端连接，所述第一与门和所述第二与门的第二输入端均接收所述消磁时间信号，所述第一与门的输出端用于控制所述第一开关的通断，所述第二与门的输出端用于控制所述第二开关的通断，所述D触发器的输出端还用于控制所述选择开关的公共端与所述第二选择端的通断，所述第二反相器的输出端还用于控制所述选择开关的公共端与所述第一选择端的通断。

11.根据权利要求8所述的采样保持电路，其特征在于，该采样保持电路还包括电流源产生子电路，其中所述电流源产生子电路包括运算放大器、P型MOS管、电阻、第一电流镜、第二电流镜、第三电流镜和第六电流源，其中：

所述运算放大器的第一输入端接收所述反激式开关电源的过流比较基准信号，所述电阻一端接地、另一端连接到所述运算放大器的第二输入端和所述P型MOS管的漏极，所述运算放大器的输出端连接到所述P型MOS管的栅极，所述第一电流镜的第一输出端连接所述P型MOS管的源极，所述第六电流源一端接地、另一端连接所述第一电流镜的第二输出端，所述第二电流镜的第一输出端产生所述第一电流源的电流，所述第二电流镜的第二输出端产生所述第二电流源的电流，所述第二电流镜的第三输出端连接所述第三电流镜的第一输入端，所述第二电流镜的第四输出端连接所述第一电流镜的第二输出端，所述第三电流镜的第二输入端接收所述第三电流源的电流。

12.一种开关电源，其特征在于，该开关电源包括根据权利要求5至11中任一权利要求所述的采样保持电路。