CN111668190A - 基于化合物材料misfet器件的热电子效应表征方法 - Google Patents

基于化合物材料misfet器件的热电子效应表征方法 Download PDF

Info

Publication number
CN111668190A
CN111668190A CN201910173484.2A CN201910173484A CN111668190A CN 111668190 A CN111668190 A CN 111668190A CN 201910173484 A CN201910173484 A CN 201910173484A CN 111668190 A CN111668190 A CN 111668190A
Authority
CN
China
Prior art keywords
voltage
characteristic
hot electron
stress
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910173484.2A
Other languages
English (en)
Other versions
CN111668190B (zh
Inventor
郑雪峰
李纲
王小虎
陈管君
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910173484.2A priority Critical patent/CN111668190B/zh
Publication of CN111668190A publication Critical patent/CN111668190A/zh
Application granted granted Critical
Publication of CN111668190B publication Critical patent/CN111668190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种基于MISFET器件热电子效应的测试结构，包括：衬底(1)、P型外延层(2)、绝缘层(3)、钝化层(4)、栅极(5)、第一N+掺杂区(6)、源极(7)、漏极(8)、P+掺杂区(9)、第二N+掺杂区(10)、电极A(11)和电极B(12)。本实施例提供了一种热电子注入数量与能量可控技术的异质结器件测试结构和热电子效应表征方法，通过调整电压Va和Vb来控制绝缘层中热电子的注入数量，并通过调整电压Va来控制绝缘层中热电子的注入能量，解决了器件热电子注入数量和注入能量的不可控，以及非均匀注入绝缘层等问题，有助于对异质结器件中的热电子效应进行深入分析。

Description

基于化合物材料MISFET器件的热电子效应表征方法
技术领域
本发明属于微电子可靠性表征技术领域，具体涉及一种基于化合物材料MISFET器件的热电子效应表征方法。
背景技术
从以硅材料为代表的第一代半导体材料到以砷化镓材料为代表的第二代半导体材料，发展到以氮化镓为代表的第三代半导体材料，材料特性愈发优异，为更高性能半导体器件乃至集成电路提供了坚实的材料基础。尤其是第三代宽禁带半导体材料具有击穿场强高、热导率大、电子饱和漂移速度高等优良特点，基于其制作而成的半导体器件在大功率、高频率、高电压、高温和耐辐射等领域具有独特优势。
在实际应用中，金属-绝缘体-半导体场效应晶体管(MISFET，Metal InsulationSemiconductor Field Effect Transistor)在高压条件下工作时，其沟道中的电子在强电场加速作用下获得足够高的能量变成高能“热电子”。这些高能热电子会跃出导电沟道，注入到绝缘层材料中，导致器件性能发生退化，即热电子效应。目前，对于MISFET器件热电子效应的表征研究，一般采用对常规结构的MISFET施加热电子应力偏置，分析应力前后器件特性变化的方法。
然而，针对常规结构的n沟道MISFET器件施加热电子应力时，由于从漏极到源极存在电势差，使得热电子在沟道内的分布并不均匀，而且沟道内载流子的数量和其加速电场强度均与所加栅源电压、栅漏电压偏置均同时相关。因此，仅对常规结构n沟道MISFET器件施加热电子应力时，不能实现对绝缘层均匀地注入热电子，也无法独立研究热电子注入数量和注入能量分别对器件性能退化的影响，从而对于热电子效应的机理缺乏深入的研究与表征。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于化合物材料MISFET器件的热电子效应表征方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于化合物材料MISFET器件的热电子效应测试结构，包括：衬底、P型外延层、绝缘层、钝化层、栅极、第一N+掺杂区、源极、漏极、P+掺杂区、第二N+掺杂区、电极A和电极B；其中，
所述P型外延层位于所述衬底之上；
所述绝缘层位于所述P型外延层之上；
所述栅极位于所述绝缘层之上；
两个所述第一N+掺杂区对应分布在所述P型外延层内；
所述源极和所述漏极分别位于两个所述第一N+掺杂区之上；
所述P+掺杂区和所述第二N+掺杂区位于所述P型外延层内；其中，所述P+掺杂区分布在对应的所述第一N+掺杂区外侧，所述第二N+掺杂区分布在对应的所述P+掺杂区外侧；
所述电极A位于所述P+掺杂区之上；
所述电极B位于所述第二N+掺杂区之上；
所述钝化层位于所述P型外延层之上，且所述钝化层位于所述绝缘层、所述源极、所述漏极、所述电极A和所述电极B四周。
本发明的另一个实施例提供了一种基于化合物材料MISFET器件的热电子效应表征方法，应用于一种基于化合物材料MISFET器件的热电子效应测试结构，以对待测器件的热电子效应进行表征，该方法包括：
通过热电子应力实验获取所述待测器件的第一特性和第二特性；
根据所述第一特性和所述第二特性，获取所述热电子应力实验对所述待测器件特性影响的结果；其中，所述热电子应力实验对所述待测器件特性影响的结果，包括获取热电子注入数量对所述待测器件特性影响的结果、热电子注入能量对所述待测器件特性影响的结果和栅极电压对热电子效应影响的结果。
在本发明的一个实施例中，所述第一特性和所述第二特性均包括：输出特性和转移特性。
在本发明的一个实施例中，通过热电子应力实验获取所述待测器件的第一特性和第二特性，包括：
获取所述待测器件的第一特性；
对所述电极A施加第一电压，对所述电极B施加第二电压，对所述栅极施加第三电压，并获取应力时间和栅极电流；其中，所述栅极电流为流过所述栅极的电流；
撤去所述第一电压、所述第二电压和所述第三电压后，获取所述第二特性。
在本发明的一个实施例中，所述第一电压和所述第二电压满足以下公式：
Va-Vb>Von，
其中，所述Va为所述第一电压，所述Vb为所述第二电压，所述Von为所述P型外延层与所述第二N+掺杂区形成pn结的导通电压。
在本发明的一个实施例中，获取热电子注入数量对所述待测器件特性影响的结果，包括：
保持所述第一电压恒定不变，多次改变所述第二电压进行所述应力试验，并获取多组第一应力实验数据；其中，第一应力实验数据包括所述第一特性、所述第二特性、所述应力时间、所述栅极电流；
根据多组所述第一应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
在本发明的一个实施例中，获取热电子注入能量对所述待测器件特性影响的结果，包括：
保持所述第一电压和所述第二电压的压差恒定，多次改变所述第一电压和所述第二电压进行所述应力试验，并获取多组第二应力实验数据，其中，每组第二应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；
根据多组所述第二应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
在本发明的一个实施例中，获取栅极电压对热电子效应的影响的结果，包括：
保持所述第一电压和所述第二电压恒定不变；多次改变所述第三电压进行所述应力试验，并获取多组第三应力实验数据；其中，每组第三应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；
根据多组所述第三应力实验数据获取栅极电压对热电子效应的影响的结果。
在本发明的一个实施例中，获取所述热电子应力实验对所述待测器件特性的影响的结果，包括：获取输出特性的相对退化量和转移特性的相对退化量。
在本发明的一个实施例中，所述输出特性的相对退化量满足以下公式：
Figure BDA0001988791950000051
所述转移特性的相对退化量满足以下公式：
Figure BDA0001988791950000052
其中，ΔSoutput为所述输出特性的相对退化量，Safter-output为所述第二特性中的所述输出特性，Sbefore-output为所述第一特性中的所述输出特性，ΔStc为所述转移特性的相对退化量，Safter-tc为所述第二特性中的所述转移特性，Sbefore-tc为所述第一特性中的所述转移特性。
与现有技术相比，本发明的有益效果：
1)本发明与传统热电子表征相比，其注入绝缘层中的热电子来源于第二N+掺杂区注入到外延层的电子，该电子数量由P/N+结上的偏压(Va-Vb)决定。因此，可调整偏置电压(Va-Vb)来控制绝缘层中热电子的注入数量；
2)本发明与传统热电子表征相比，其注入绝缘层中热电子的能量由P+掺杂区与沟道区之间的加速电场决定。由于源极S、漏极D极均接地，整个沟道区可视为0V等势区，则热电子的加速电场由Va决定。因此，可通过调整偏置电压Va来控制绝缘层中热电子的注入能量；
3)本发明中，外延层电子在P+掺杂区与沟道区之间电场的加速作用下，部分成为热电子。由于源极S、漏极D接地，整个沟道区可视为0V等势区，靠近沟道下方的电场可视为匀强电场，且方向垂直沟道向下，故热电子会均匀地向器件绝缘层注入，有助于深入研究热电子效应；
4)本发明中，该器件在热电子应力实验过程中，源极和漏极接地，整个沟道区可视为0V等势区，而且栅极电压Vg>0，会在整个绝缘层中形成均匀的纵向电场，且方向为从栅极指向沟道。该纵向电场会促进热电子向绝缘层中注入，阻止外延层中的空穴向绝缘层注入。因此，热电子应力后，绝缘层的损伤仅由热电子注入引起，与空穴无关。
附图说明
图1为本发明提供的一种基于化合物材料MISFET器件的热电子效应测试结构的结构示意图；
图2为本发明提供的一种基于化合物材料MISFET器件的结构示意图；
图3为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法的流程示意图；
图4为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法的电路连接示意图；
图5为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法的实现流程图；
图6为本发明提供待测器件输出特性与转移特性的退化量分别随不同热电子注入数量变化的曲线图；
图7为本发明提供待测器件输出特性与转移特性的退化量分别随不同热电子注入能量变化的曲线图；
图8为本发明提供待测器件输出特性与转移特性的退化量分别随不同栅极电压变化的曲线图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一：
请参见图1和图2，图1为本发明提供的一种基于化合物材料MISFET器件的热电子效应测试结构的结构示意图；图2为本发明提供的一种基于化合物材料MISFET器件的结构示意图。本实施例以一种基于化合物材料MISFET器件为例，如图1所示。一种基于化合物材料MISFET器件的热电子效应测试结构，包括：衬底1、P型外延层2、绝缘层3、钝化层4、栅极5、第一N+掺杂区6、源极7、漏极8、P+掺杂区9、第二N+掺杂区10、电极A11和电极B12；其中，
所述P型外延层2位于所述衬底1之上；
所述绝缘层3位于所述P型外延层2之上；
所述栅极5位于所述绝缘层3之上；
两个所述第一N+掺杂区6对应分布在所述P型外延层2内；
所述源极7和所述漏极8分别位于两个所述第一N+掺杂区6之上；
所述P+掺杂区9和所述第二N+掺杂区10位于所述P型外延层2内；其中，所述P+掺杂区9分布在对应的所述第一N+掺杂区6外侧，所述第二N+掺杂区10分布在对应的所述P+掺杂区9外侧；
所述电极A11位于所述P+掺杂区9之上；
所述电极B12位于所述第二N+掺杂区10之上；
所述钝化层4位于所述P型外延层2之上，且所述钝化层4位于所述绝缘层3、所述源极7、所述漏极8、所述电极A11和所述电极B12四周。
优选的，所述P型外延层2为P型掺杂外延层，所述第一N+掺杂区6为N+重掺杂区，所述P+掺杂区9为P+重掺杂区，所述第二N+掺杂区10为N+重掺杂区。
优选地，制作该器件时，首先选取基于化合物材料MISFET器件，如图2所示，包括：衬底21，P型外延层22、绝缘层23、钝化层24、栅极25、N+掺杂区26、源极27和漏极28；其中，P型外延层22位于衬底21之上，绝缘层23位于P型外延层22之上，钝化层24位于绝缘层23两侧，栅极25位于绝缘层23之上，两个N+掺杂区26对应分布在P型外延层22内，源极27和漏极28穿透钝化层24，且源极27和漏极28分别位于N+掺杂区26之上。
优选地，对该MISFET器件的源极27和漏极28两侧的绝缘层23分别进行刻蚀，刻蚀深度与绝缘层23厚度相同，即保留源极27与漏极28之间的P型外延层22，将源极27与漏极28两侧的绝缘层23刻蚀掉，暴露出P型外延层22。接着在源极27和漏极28两侧的P型外延层22表面，由内向外分别制作对称的P+、N+重掺杂区域，并分别在P+、N+重掺杂区域上制作欧姆电极A、B，完成基于MISFET器件的测试结构制备。
本发明提供的一种基于化合物材料MISFET器件的热电子效应测试结构的结构，该测试结构针对沟道区域可提供均匀的热电子注入源，有助于对异质结器件中的热电子效应进行深入分析。
实施例二：
请继续参见图1，并请参见图3和图4。图3为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法流程示意图；图4为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法的电路连接示意图。本实施例在上述实施例的基础上，重点对基于化合物材料MISFET器件的热电子效应表征方法进行详细描述，如图3所示。具体地，包括以下步骤：
通过热电子应力实验获取所述待测器件的第一特性和第二特性；
根据所述第一特性和所述第二特性，获取所述热电子应力实验对所述待测器件特性的影响的结果；其中，所述热电子应力实验对所述待测器件特性影响的结果，包括：获取热电子注入数量对所述待测器件特性影响的结果、热电子注入能量对所述待测器件特性影响的结果和栅极电压对热电子效应影响的结果。
优选的，所述第一特性和所述第二特性包括：输出特性和转移特性。
优选的，如图4所示，所述连接实验电路包括：将所述电极A连接第一电压源V1的一端，所述第一电压源V1另一端接地；将所述电极B连接第二电压源V2一端，所述第二电压源V2的另一端接地；将所述源极和所述漏极接地；所述栅极连接电流表的一端，所述电流表的另一端连接第三电压源V3的一端，所述第三电压源V3的另一端接地。
优选地，电压应力是指一些超出普通工作电压偏置的大电压。在应力之前，初测器件特性时电压源上施加的是正常测试电压；接着进行应力实验，给器件施加一段时间高电压应力之后，要撤去高电压应力，再次测试应力后器件的特性，此时仍需给器件施加正常的测试电压。
优选地，所述热电子应力实验包括：获取所述待测器件的第一特性；对待测器件施加电压应力，即对所述电极A施加第一电压，对所述电极B施加第二电压，对所述栅极施加第三电压，进行应力实验，应力时长为t，并获取所述栅极电流；其中，所述栅极电流为应力过程中通过所述栅极的电流；撤去电压应力后，即撤去所述第一电压、所述第二电压和所述第三电压后，获取所述第二特性。
优选的，设所述第一电压源V1的电压为Va，所述第二电压源V2的电压为Vb，所述第三电压源的电压为Vg，则Vg>0，Vb<Va<0，且Va和Vb满足以下公式：
Va-Vb>Von，其中，P型外延层与N+重掺杂区所形成pn结(P/N+结)的正向导通电压。
优选地，获得注入电子数量对所述待测器件特性影响的结果，包括：保持所述第一电压恒定，多次改变所述第二电压进行所述应力试验，并获取多组第一应力实验数据；其中，每组第一应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；根据所述多组第一应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
优选地，获取注入电子数量对所述待测器件特性影响的结果，包括：保持所述第一电压恒定，多次改变所述第二电压进行所述应力试验，并获取多组第二应力实验数据，其中，每组第二应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；根据所述多组第二应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
优选地，获取栅极电压对热电子效应的影响的结果，包括：多次改变所述第三电压进行所述应力试验，并获取多组第三应力实验数据；其中，每组第三应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；根据所述多组第三应力实验数据获取栅极电压对热电子效应的影响的结果。
优选地，由于实验过程中，Vg>0，故栅压形成的电场垂直绝缘层，方向从栅极自上向下指向P型外延层。因此，该电场会阻止P型外延层的空穴向绝缘层注入，促进P型外延层加速形成的热电子向绝缘层注入，所以栅极电流IG可近似为注入绝缘层的热电子电流。
优选地，根据所述电流表的栅极电流和所述应力时间可以获取热电子注入数量的近似值，该近似值通过以下公式计算：
Figure BDA0001988791950000111
其中，
Q为注入的热电子数量，IG为第二电流表的稳定电流示数，t为应力时间。
优选地，所述注入电子数量对所述待测器件特性影响的结果、注入电子能量对所述待测器件特性影响的结果和所述栅极电压对热电子效应的影响的结果，包括：输出特性的相对退化量和转移特性的相对退化量。
优选的，所述输出特性的相对退化量满足以下公式：
Figure BDA0001988791950000112
所述转移特性的相对退化量满足以下公式：
Figure BDA0001988791950000113
其中，ΔSoutput为所述输出特性的相对退化量，Safter-output为所述第二特性中的所述输出特性，Sbefore-output为所述第一特性中的所述输出特性，ΔStc为所述转移特性的相对退化量，Safter-tc为所述第二特性中的转移特性，Sbefore-tc为所述第一特性中的转移特性。
优选地，该器件在热电子应力实验过程中，源极和漏极接地，整个沟道区可视为0V等势区，而且栅极电压Vg>0，会在整个绝缘层中形成均匀的纵向电场，且方向为从栅极指向沟道。该纵向电场会促进热电子向绝缘层中注入，阻止P型外延层中的空穴向绝缘层注入。因此，热电子应力后，绝缘层的损伤仅由热电子注入引起，与空穴无关。
本发明提供的热电子效应表征方法，注入缓冲层的电子在P+重掺杂区与沟道区之间电场的加速作用下，部分成为热电子。由于源极S、漏极D接地，整个沟道区可视为0V等势区，靠近沟道下方的电场可视为匀强电场，且方向垂直沟道向下，故热电子会均匀地向器件绝缘层注入，有助于深入研究热电子效应。
实施例三：
请继续参见图1、图2、图3和图4，并参见图5、图6a-6b和图7a-7b，图8a-8b，图5为本发明提供的一种基于化合物材料MISFET器件的热电子效应表征方法的实现流程图；图6为本发明提供待测器件输出特性与转移特性的退化量分别随不同热电子注入数量变化的曲线图；图7为本发明提供待测器件输出特性与转移特性的退化量分别随不同热电子注入能量变化的曲线图；图8为本发明提供待测器件输出特性与转移特性的退化量分别随不同栅极电压变化的曲线图。本实施例在上述实施例的基础上对该表征方法进行了详细的描述，如图5所示，本发明具体实施步骤如下：
步骤1，制作测试图形。
选取基于化合物材料MISFET器件，如图2所示，包括：衬底21，P型外延层22、绝缘层23、钝化层24、栅极25、N+掺杂区26、源极27和漏极28；其中，P型外延层22位于衬底21之上，绝缘层23位于P型外延层22之上，钝化层24位于绝缘层23两侧，栅极25位于绝缘层23之上，N+掺杂区26位于P型外延层22内，两个N+掺杂区26对应分布在P型外延层22内，源极27和漏极28穿透钝化层24，且源极27和漏极28分别位于位于N+掺杂区26之上。
然后，对MISFET器件的源极27和漏极28两侧的绝缘层23分别进行刻蚀，刻蚀深度与绝缘层23厚度相同，即保留源极27与漏极28之间的P型外延层22，将源极27与漏极28两侧的绝缘层23刻蚀掉，暴露出P型外延层22。接着在源极27和漏极28两侧的P型外延层22表面，由内向外分别制作对称的P+、N+重掺杂区域，并分别在P+、N+重掺杂区域上制作欧姆电极A、B，完成基于MISFET器件的测试结构制备。
步骤2，进行热电子应力实验。
选取制作好的器件，即未施加过任何应力的器件，测试应力前器件的第一特性Sbefore。
优选的，第一特性包括：输出特性Sbefore-output和转移特性Sbefore-tc。
如图3所示，将第一电压源的一端连接电极A，另一端接地；将第二电压源的一端与电极B连接，第二电压源另一端接地；将第三电压源V3的一端与电流表A、栅电极G连接，另一端接地；将源极S和漏极D接地，完成实验电路连接；
优选的，设置第一电压源V1、第二电压源V2、第三电压源V3的电压分别为Va，Vb，Vg，并接通电路进行热电子应力实验，应力持续时间为t秒。
优选的，Vg>0，Vb<Va<0，且Va-Vb>Von，其中，Von为P型外延层与第二N+掺杂区形成pn结的导通电压。
步骤3，测量热电子注入数量对器件的影响。
优选的，如图4所示，当P型外延层内的P/N+结正向导通时，大量电子会从N+区注入P型外延层，故可通过控制P/N+结上所加偏置电压差Va-Vb的大小，来调整热电子注入的数量。同时，将源极S与漏极D悬空，则整个沟道区可视为0V等势区，当P+区施加电压Va-Vb时，会形成自沟道指向P+区的强电场，加速P型外延层中的电子，使之成为高能热电子，故可通过控制V1电压源来控制加速电场的强弱，进而控制热电子注入的能量
优选地，由于实验过程中，Vg>0，故栅压形成的电场垂直绝缘层，方向从栅极自上向下指向P型外延层。因此，该电场会阻止P型外延层中的空穴向绝缘层注入，促进P型外延层加速形成的热电子向绝缘层注入，所以栅极电流IG可近似为注入绝缘层的热电子电流。
优选的，保持Va值恒定不变，使P型外延层中的加速电场恒定，即保持热电子注入能量不变，通过多次改变(Va-Vb)的差值，来控制热电子的注入数量。其具体操作是：保持Va恒定为-3V，多次改变第二电压源上的电压为Vb(1)＝-4V，Vb(2)＝-5V，Vb(3)＝-6V，则对应P/N+结上的偏压大小为Va-Vb(k)，设置Vg＝1V，应力持续时间为t秒，重复步骤2，对器件施加应力，分别记录热电子应力前后器件的第一特性Sbefore(k)和第二特性Safter(k)，即分别记录应力前后输出特性Sbefore-output(k)和Safter-output(k)，以及转移特性Sbefore-tc(k)和Safter-tc(k)。同时，在应力过程中，记录电流表A的稳定示数IGk(t)。
根据以下公式计算，当热电子应力条件为Va＝-3V，Vb(k)分别为-4V，-5V，-6V，Vg＝1V时，热电子注入数量的近似值Qk(t)：
Figure BDA0001988791950000141
上式中，t为热电子应力时长，k＝1，2，3。
根据应力前后物理参数退化量的定义，可计算出当第二电压源V2上所施加的应力电压为Vb(k)时，待测器件输出特性与转移特性的相对退化量分别为：
Figure BDA0001988791950000151
Figure BDA0001988791950000152
其中，ΔSoutput(k)指应力电压为Va，Vb(k)时，待测器件在此应力前后输出特性的相对退化量；ΔStc(k)指应力电压为Va，Vb(k)时，待测器件在此应力前后转移特性的相对退化量；本实例中k＝1，2，3，即给待测器件分别施加了3组不同的电应力。如图6(a)和图6(b)所示，本实例通过分析器件在不同应力前后Soutput(k)与ΔStc(k)的变化规律，研究热电子注入数量对器件特性的影响。
步骤4、测量热电子注入能量对器件的影响：
保持Va-Vb差值恒定，即保持热电子注入数量不变，通过多次改变Va的值，来调节P型外延层中电子的加速电场，从而控制不同的热电子注入能量。其具体操作是：保持Va(r)-Vb(r)差值恒定为1V，多次改变第一电压源V1上所施加的电压为Va(1)＝-3V，Va(2)＝-4V，Va(3)＝-5V，和第二电压源V2上所施加的电压为Vb(1)＝-4V，Vb(2)＝-5V，Vb(3)＝-6V，设置Vg＝1V，应力持续时间为t秒，重复步骤2，对器件施加电应力，分别记录此应力前后器件特性的测试结果Sbefore(r)与Safter(r)。同时，在应力过程中，记录电流表A的稳定示数IGr(t)。
根据以下公式计算，当热电子应力条件为Va(r)为-3V，-4V，-5V，相应的Vb(r)分别为-4V，-5V，-6V，且Vg＝1V时，热电子注入数量的近似值Qr(t)：
Figure BDA0001988791950000161
上式中，t为热电子应力时长，r＝1，2，3。
根据应力前后物理参数退化量的定义，可计算出当第一电压源V1和第二电压源V2上分别施加电压Va(r)与Vb(r)时，待测器件输出特性与转移特性的相对退化量分别为：
Figure BDA0001988791950000162
Figure BDA0001988791950000163
其中，ΔSoutput(r)指应力电压为Va(r)，Vb(r)时，待测器件在此应力前后输出特性的相对退化量；ΔStc(r)指应力电压为Va(r)，Vb(r)时，待测器件在此应力前后转移特性参量的相对退化量。本实例中r＝1，2，3，即给待测器件分别施加了3组不同的电应力。如图7(a)和图7(b)所示，本实例通过分析器件在不同应力前后，ΔSuotput(r)与ΔStc(r)的变化规律，研究热电子注入能量对器件特性的影响。
步骤5、测量栅极电压对热电子效应的影响：
保持Va值恒定不变，使P型外延层中的加速电场恒定，即保持热电子注入能量不变。同时保持Va-Vb的差值不变，来控制一定的热电子注入数量，通过多次改变栅压Vg来调控注入绝缘层中热电子的加速电场。其具体操作是：多次改变第三电压源V3上所施加的电压为Vg(1)＝1V，Vg(2)＝2V，Vg(3)＝3V，设置Va＝-3V，Vb＝-4V，应力持续时间为t秒，重复步骤2，对器件施加电应力，分别记录此应力前后器件特性的测试结果Sbefore(l)与Safter(l)。同时，在应力过程中，记录电流表A的稳定示数IGl(t)。
根据以下公式计算，当热电子应力条件为Va＝-3V，Vb＝-4V，Vg(l)分别为1V，2V，3V时，热电子注入数量的近似值Ql(t)：
Figure BDA0001988791950000171
上式中，t为热电子应力时长，l＝1，2，3。
根据应力前后物理参数退化量的定义，可计算出当第三电压源V3上分别施加电压Vg(l)时，待测器件输出特性与转移特性的相对退化量分别为：
Figure BDA0001988791950000172
Figure BDA0001988791950000173
其中，ΔSoutput(l)指栅极电压为Vg(l)时，待测器件在此应力前后输出特性的相对退化量；ΔStc(l)指栅极电压为Vg(l)时，待测器件在此应力前后转移特性参量的相对退化量。本实例中l＝1，2，3，即给待测器件分别施加了3组不同的栅极电压应力。如图8(a)和图8(b)所示，本实例通过分析器件在不同应力前后，ΔSoutput(l)与ΔStc(l)的变化规律，研究栅极电压对器件热电子效应的影响。
优选地，本发明所涉及的被测器件为化合物材料MISFET器件，该化合物半导体材料包括但不限于砷化镓(GaAs)、氮化镓(GaN)、氧化镓(GaO)、磷化铟(InP)和碳化硅(SiC)等，本实例的被测器件为GaN基MISFET器件。
本实施例提供了一种热电子注入数量与能量可控技术的化合物材料MISFET器件的表征方法，通过调整电压Va和Vb来控制绝缘层中热电子的注入数量，并通过调整电压Va来控制绝缘层中热电子的注入能量，解决了器件热电子注入数量和注入能量的不可控，以及非均匀注入绝缘层等问题，有助于对化合物材料MISFET器件中的热电子效应进行深入分析。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于化合物材料MISFET器件的热电子效应测试结构，其特征在于，包括：衬底(1)、P型外延层(2)、绝缘层(3)、钝化层(4)、栅极(5)、第一N+掺杂区(6)、源极(7)、漏极(8)、P+掺杂区(9)、第二N+掺杂区(10)、电极A(11)和电极B(12)；其中，
所述P型外延层(2)位于所述衬底(1)之上；
所述绝缘层(3)位于所述P型外延层(2)之上；
所述栅极(5)位于所述绝缘层(3)之上；
两个所述第一N+掺杂区(6)对应分布在所述P型外延层(2)内；
所述源极(7)和所述漏极(8)分别位于两个所述第一N+掺杂区(6)之上；
所述P+掺杂区(9)和所述第二N+掺杂区(10)位于所述P型外延层(2)内；其中，所述P+掺杂区(9)分布在对应的所述第一N+掺杂区(6)外侧，所述第二N+掺杂区(10)分布在对应的所述P+掺杂区(9)外侧；
所述电极A(11)位于所述P+掺杂区(9)之上；
所述电极B(12)位于所述第二N+掺杂区(10)之上；
所述钝化层(4)位于所述P型外延层(2)之上，且所述钝化层(4)位于所述绝缘层(3)、所述源极(7)、所述漏极(8)、所述电极A(11)和所述电极B(12)四周。
2.一种基于化合物材料MISFET器件的热电子效应表征方法，其特征在于，应用于如权利要求1所述的热电子效应测试结构，以对待测器件的热电子效应进行表征，该方法包括：
通过热电子应力实验获取所述待测器件的第一特性和第二特性；
根据所述第一特性和所述第二特性，获取所述热电子应力实验对所述待测器件特性影响的结果；其中，所述热电子应力实验对所述待测器件特性影响的结果，包括获取热电子注入数量对所述待测器件特性影响的结果、热电子注入能量对所述待测器件特性影响的结果和栅极电压对热电子效应影响的结果。
3.根据权利要求2所述的热电子效应表征方法，其特征在于，所述第一特性和所述第二特性均包括：输出特性和转移特性。
4.根据权利要求2所述的热电子效应表征方法，其特征在于，通过热电子应力实验获取所述待测器件的第一特性和第二特性，包括：
获取所述待测器件的第一特性；
对所述电极A施加第一电压，对所述电极B施加第二电压，对所述栅极施加第三电压，并获取应力时间和栅极电流；其中，所述栅极电流为流过所述栅极的电流；
撤去所述第一电压、所述第二电压和所述第三电压后，获取所述第二特性。
5.根据权利要求4所述的热电子效应表征方法，其特征在于，所述第一电压和所述第二电压满足以下公式：
Va-Vb>Von，
其中，所述Va为所述第一电压，所述Vb为所述第二电压，所述Von为所述P型外延层与所述第二N+掺杂区形成pn结的导通电压。
6.根据权利要求5所述的热电子效应表征方法，其特征在于，获取热电子注入数量对所述待测器件特性影响的结果，包括：
保持所述第一电压恒定不变，多次改变所述第二电压进行所述应力试验，并获取多组第一应力实验数据；其中，第一应力实验数据包括所述第一特性、所述第二特性、所述应力时间、所述栅极电流；
根据多组所述第一应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
7.根据权利要求5所述的热电子效应表征方法，其特征在于，获取热电子注入能量对所述待测器件特性影响的结果，包括：
保持所述第一电压和所述第二电压的压差恒定，多次改变所述第一电压和所述第二电压进行所述应力试验，并获取多组第二应力实验数据，其中，每组第二应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；
根据多组所述第二应力实验数据获取注入电子数量对所述待测器件特性影响的结果。
8.根据权利要求5所述的热电子效应表征方法，其特征在于，获取栅极电压对热电子效应的影响的结果，包括：
保持所述第一电压和所述第二电压恒定不变；多次改变所述第三电压进行所述应力试验，并获取多组第三应力实验数据；其中，每组第三应力实验数据包括所述第一特性、所述第二特性、所述应力时间和所述栅极电流；
根据多组所述第三应力实验数据获取栅极电压对热电子效应的影响的结果。
9.根据权利要求4-8任一项所述的热电子效应表征方法，其特征在于，获取所述热电子应力实验对所述待测器件特性的影响的结果，包括：获取输出特性的相对退化量和转移特性的相对退化量。
10.根据权利要求9所述的热电子效应表征方法，其特征在于，所述输出特性的相对退化量满足以下公式：
Figure FDA0001988791940000041
所述转移特性的相对退化量满足以下公式：
Figure FDA0001988791940000042
其中，ΔSoutput为所述输出特性的相对退化量，Safter-output为所述第二特性中的所述输出特性，Sbefore-output为所述第一特性中的所述输出特性，ΔStc为所述转移特性的相对退化量，Safter-tc为所述第二特性中的所述转移特性，Sbefore-tc为所述第一特性中的所述转移特性。
CN201910173484.2A 2019-03-07 2019-03-07 基于化合物材料misfet器件的热电子效应表征方法 Active CN111668190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910173484.2A CN111668190B (zh) 2019-03-07 2019-03-07 基于化合物材料misfet器件的热电子效应表征方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910173484.2A CN111668190B (zh) 2019-03-07 2019-03-07 基于化合物材料misfet器件的热电子效应表征方法

Publications (2)

Publication Number Publication Date
CN111668190A true CN111668190A (zh) 2020-09-15
CN111668190B CN111668190B (zh) 2021-11-19

Family

ID=72382161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910173484.2A Active CN111668190B (zh) 2019-03-07 2019-03-07 基于化合物材料misfet器件的热电子效应表征方法

Country Status (1)

Country Link
CN (1) CN111668190B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382229A (en) * 1980-11-28 1983-05-03 International Business Machines Corporation Channel hot electron monitor
US5533197A (en) * 1994-10-21 1996-07-02 International Business Machines Corporation Method to assess electromigration and hot electron reliability for microprocessors
US20030073256A1 (en) * 2001-10-11 2003-04-17 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, and system for evaluating electrical characteristics of semiconductor device
TW201027535A (en) * 2009-01-13 2010-07-16 Winbond Electronics Corp Method for determining native threshold voltage of nonvolatile memory
CN103869230A (zh) * 2014-01-20 2014-06-18 南京大学 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法
CN106356313A (zh) * 2016-11-04 2017-01-25 东南大学 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382229A (en) * 1980-11-28 1983-05-03 International Business Machines Corporation Channel hot electron monitor
US5533197A (en) * 1994-10-21 1996-07-02 International Business Machines Corporation Method to assess electromigration and hot electron reliability for microprocessors
US20030073256A1 (en) * 2001-10-11 2003-04-17 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, and system for evaluating electrical characteristics of semiconductor device
TW201027535A (en) * 2009-01-13 2010-07-16 Winbond Electronics Corp Method for determining native threshold voltage of nonvolatile memory
CN103869230A (zh) * 2014-01-20 2014-06-18 南京大学 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法
CN106356313A (zh) * 2016-11-04 2017-01-25 东南大学 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘红侠: "GaAsPHEMT器件的退化特性及可靠性表征方法", 《半导体学报》 *

Also Published As

Publication number Publication date
CN111668190B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
Huang et al. Effects of gate field plates on the surface state related current collapse in AlGaN/GaN HEMTs
Zagni et al. “Hole Redistribution” Model Explaining the Thermally Activated R ON Stress/Recovery Transients in Carbon-Doped AlGaN/GaN Power MIS-HEMTs
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
Ghandi et al. Surface-passivation effects on the performance of 4H-SiC BJTs
US20050156234A1 (en) Control of hot carrier injection in a metal-oxide semiconductor device
US20210358749A1 (en) Semiconductor wafer, electronic device, method of performing inspection on semiconductor wafer, and method of manufacturing electronic device
Zeng et al. Designing beveled edge termination in GaN vertical pin diode-bevel angle, doping, and passivation
RU154437U1 (ru) Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной стабилизацией вольт-амперной характеристики
Yu et al. Dynamic characterizations of AlGaN/GaN HEMTs with field plates using a double-gate structure
US11309413B2 (en) Semiconductor device with improved short circuit withstand time and methods for manufacturing the same
Barbato et al. Fast System to measure the dynamic on‐resistance of on‐wafer 600 V normally off GaN HEMTs in hard‐switching application conditions
CN111668190B (zh) 基于化合物材料misfet器件的热电子效应表征方法
US6812730B2 (en) Method for independent measurement of mosfet source and drain resistances
CN108416115B (zh) 氮化镓基大功率高电子迁移率晶体管沟道电流计算方法
CN111668189B (zh) 一种mis-hemt器件的热电子效应测试结构及其表征方法
CN111668127B (zh) 基于hemt器件的热电子效应测试结构及其表征方法
Hontz et al. TCAD modeling of a lateral GaN HEMT using empirical data
Zhu et al. Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width
CN111668126B (zh) 一种化合物misfet器件热空穴效应的测试结构及表征方法
Ghizzo et al. Preconditioning of p-GaN power HEMT for reproducible Vth measurements
Deng et al. Experimental study and characterization of an ultrahigh-voltage Ni/4H–SiC junction barrier Schottky rectifier with near ideal performances
Liu et al. Development of 650v cascode GaN technology
Zhang et al. Study on the Dynamic R on Degradation in GaN-based Power HEMT
Ren et al. Influence of the filling holes on the high temperature characteristics of deep trench superjunction MOSFET
Wang et al. Low‐leakage 4H‐SiC junction barrier Schottky rectifier with sandwich P‐type well

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant