CN111653564A - 一种内建低频振荡抑制电路的晶体管 - Google Patents

一种内建低频振荡抑制电路的晶体管 Download PDF

Info

Publication number
CN111653564A
CN111653564A CN202010236787.7A CN202010236787A CN111653564A CN 111653564 A CN111653564 A CN 111653564A CN 202010236787 A CN202010236787 A CN 202010236787A CN 111653564 A CN111653564 A CN 111653564A
Authority
CN
China
Prior art keywords
metal
metal layer
low
frequency oscillation
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010236787.7A
Other languages
English (en)
Other versions
CN111653564B (zh
Inventor
卢益锋
林传发
刘胜厚
蔡仙清
侯艺伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202010236787.7A priority Critical patent/CN111653564B/zh
Publication of CN111653564A publication Critical patent/CN111653564A/zh
Application granted granted Critical
Publication of CN111653564B publication Critical patent/CN111653564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种内建低频振荡抑制电路的晶体管，在原有的晶体管的体积上，在外延片表面和/或内部设置低频振荡抑制电路，低频振荡抑制电路的接入端与栅极金属电连接，低频振荡抑制电路的引出端通过接地导电结构引出，即可实现进行可靠性测试时，从管芯处抵制低频振荡，解决可靠性测试中的振荡问题，特别是稳定晶体管的DC特性，有利于测试出小器件的DC特性。本发明结构简单、成本低，并且几乎不存在晶体管的体积或面积，对后续的应用生产不造成影响，并有利于厂商的生产资源的优化配置。

Description

一种内建低频振荡抑制电路的晶体管
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种内建低频振荡抑制电路的晶体管。
背景技术
功率放大器是发射机的重要部分之一，在现代通信中占据着总要的地位,被广泛的使用在民用和军事领域。例如在民用上，基站、手机、微波炉、射频治疗仪；在军事上有雷达、制导导弹、卫星等。
晶体管作为功率放大器的核心，为了保证晶体管能够长期稳定工作，则对晶体管进行可靠性测试十分必要。但由于自身寄生参数的影响，在进行可靠性测试过程中，进行DC测试(即，漏极允许通过的最大直流电流测试)时，容易产生低频振荡，如图1、图2所示，进而无法得到晶体管的真实性能，可靠性分析容易出现偏差，得到错误的结论；进行RF测试(即，射频特性测试)时，低频振荡则容易造成晶体管失效。
在DC测试中，如图3、图4、图5所示，晶体管的输入阻抗Zin、输出阻抗Zout为不断变化，输入反射系数S11、输出反射系数S22也随之变化，导致稳定因子K不断变化。当K＞1时，晶体管稳定，当K＜1时，晶体管潜在不稳定；
Figure BDA0002431263600000011
其中，
Figure BDA0002431263600000012
Zs为从晶体管输入端面看向信号源的阻抗，ZL为从晶体管输出端面看向负载的阻抗，S12为传输系数，S21为反向传输系数；
由于在DC测试中，进行可靠性测试的直流电压由交流或直流电源转换产生，在输出端为了抵制波纹，通常设置共模电感L1和滤波电容C1，如图6所示。由表1可知，共模电感L1和滤波电容C1在不同频率下，阻抗变化很大，如图7所示；而晶体管的输入阻抗很小，直流源阻抗变化随着输出不同电压而变化，因此两者失配较大，反射系数较大，则存在振荡风险。
表1：输入阻抗Zin与不同频率的对应关系
Figure BDA0002431263600000021
为了减小反射系数，现有技术中，通过将RLC复合网络串联接入晶体管的栅极或将LCR复合网络并联接入晶体管的栅极，以减小晶体管的输入阻抗与从输入端看向信号源的阻抗的失配，进而减小反射系数。
如图8所示，将RLC复合网络串联接入晶体管的栅极，具有较好的振荡抑制能力，但不足在于，仅仅适用于单频点，不利于使用于宽频；同时，仅能够在晶体管以外的电路进行封装。
如图9所示，将LCR复合网络并联接入晶体管的栅极，能够抑制低频振荡，提高增益平坦度，不影响带内射频性能，但不足在于，结构复杂。
中国发明专利申请201410247142.8公开了一种微波集成放大器电路，包括：氮化镓高电子迁移率晶体管和与其连接的振荡稳定电路，其中，氮化镓高电子迁移率晶体管和振荡稳定电路具有同一衬底和在衬底上的同一外延结构，且通过位于外延结构中的隔离区进行隔离。振荡稳定电路等效于RC并联电路。
上述发明专利申请能够在一定程度上提高放大器电路的稳定性，起到抑制振荡的作用，但不足在于，氮化镓高电子迁移率晶体管和振荡稳定电路使用同一衬底和同一外延结构，并通过位于外延结构中的隔离区进行隔离，实际上仍然是在晶体管外的外电路实现振荡抑制电路，并需要生成围绕晶体管的隔离区，制备工艺复杂。并且氮化镓高电子迁移率晶体管和振荡稳定电路需要在同一个完整的制备流程中进行生产，对于放大器电路的生产，不仅无法提高生产效率，而且需要从制备工艺、生产设备上进行重新设计，不利于资源最优化，成本较高。同时，上述发明专利申请的目的是为了抵制放大器的振荡，采用并联的RC电路，理论上振荡稳定电路的设置，并不适用于晶体管的可靠性测试。
发明内容
本发明的目的在于克服现有技术的不足，提供一种内建低频振荡抑制电路的晶体管，能够从管芯处抵制低频振荡，解决可靠性测试中的振荡问题，而且结构简单、成本低。
本发明的技术方案如下：
一种内建低频振荡抑制电路的晶体管，包括衬底、形成于衬底上的外延片以及设置于外延片上的源极金属、栅极金属、漏极金属，在外延片表面和/或内部设置低频振荡抑制电路，低频振荡抑制电路的接入端与栅极金属电连接，低频振荡抑制电路的引出端通过接地导电结构引出；所述的低频振荡抑制电路包括串联的薄膜电阻与电容。
作为优选，薄膜电阻与电容设置于外延片的上表面。
作为优选，薄膜电阻的第一表面与栅极金属连接，或者通过从栅极金属引出的第一引出金属与薄膜电阻的第一表面连接；薄膜电阻的第二表面连接有第一金属层，第二金属层与第一金属层间隔设置，第一金属层与第二金属层之间设有第一介质层，第一金属层、第二金属层与第一介质层形成第一电容；第二金属层与接地导电结构连接；
或者，第一金属层与栅极金属间隔设置，或者与从栅极金属引出的第一引出金属间隔设置；第一金属层与栅极金属或第一引出金属之间设有第一介质层，第一金属层、栅极金属或第一引出金属与第一介质层形成第一电容；第一金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
所述的第一电容为低频振荡抑制电路的电容。
作为优选，以源极金属作为第二金属层，第一金属层、源极金属与第一介质层形成第一电容。
作为优选，电容设置于外延片的上表面，薄膜电阻设置于外延片的内部；或者，薄膜电阻设置于外延片的上表面，电容设置于外延片的内部。
作为优选，当电容设置于外延片的上表面，薄膜电阻设置于外延片的内部时，第三金属层与栅极金属间隔设置，或者与从栅极金属引出的第二引出金属间隔设置；第三金属层与栅极金属或第二引出金属之间设有第二介质层，第三金属层、栅极金属或第二引出金属与第二介质层形成第二电容；第三金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
当薄膜电阻设置于外延片的上表面，电容设置于外延片的内部时，第三金属层与栅极金属间隔设置，或者与从栅极金属引出的第二引出金属间隔设置；第三金属层与栅极金属或第二引出金属之间接入薄膜电阻；外延片的内部设置有第四金属层，第三金属层与第四金属层之间设有第二介质层，第三金属层、第四金属层与第二介质层形成第二电容；第四金属层与接地导电结构连接；
所述的第二电容为低频振荡抑制电路的电容。
作为优选，薄膜电阻与电容设置于外延片的内部。
作为优选，薄膜电阻的第一表面与栅极金属连接，或者通过从栅极金属引出的第三引出金属与薄膜电阻的第一表面连接；薄膜电阻的第二表面连接有第五金属层，第六金属层与第五金属层间隔设置，第五金属层与第六金属层之间设有第三介质层，第五金属层、第六金属层与第三介质层形成第三电容；第六金属层与接地导电结构连接；
或者，第五金属层与栅极金属间隔设置，或者与从栅极金属引出的第三引出金属间隔设置；第五金属层与第三引出金属之间设有第三介质层，第五金属层、栅极金属或第三引出金属与第三介质层形成第三电容；第五金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
所述的第三电容为低频振荡抑制电路的电容。
作为优选，第一引出金属与栅极金属通过空气桥进行互联；或者，第二引出金属与栅极金属通过空气桥进行互联；或者，第三引出金属与栅极金属通过空气桥进行互联。
作为优选，接地导电结构为覆盖衬底背面的导电层，对应低频振荡抑制电路的引出端，在衬底和/或外延片开设有背面通道，并生成导电层，与低频振荡抑制电路的引出端连接。
本发明的有益效果如下：
本发明所述的内建低频振荡抑制电路的晶体管，在原有的晶体管的体积上，在外延片表面和/或内部设置低频振荡抑制电路，低频振荡抑制电路的接入端与栅极金属电连接，低频振荡抑制电路的引出端通过接地导电结构引出，即可实现进行可靠性测试时，从管芯处抵制低频振荡，解决可靠性测试中的振荡问题，特别是稳定晶体管的DC特性，有利于测试出小器件的DC特性。
本发明结构简单、成本低，并且几乎不存在晶体管的体积或面积，对后续的应用生产不造成影响，并有利于厂商的生产资源的优化配置。
附图说明
图1是现有技术进行DC测试时的转移特性曲线(漏极电流与栅源间电压之间的关系)示意图；
图2是现有技术进行DC测试时的输出特性曲线(漏极伏安特性)示意图；
图3是晶体管的电路示意图；
图4是DC测试时，输入阻抗随栅极电压的变化曲线的示意图；
图5是DC测试时，稳定因子K随栅极电压的变化曲线的示意图；
图6是DC测试时，直流输出的共模电感和滤波电容的示意图；
图7是DC测试时，DC源输出阻抗仿真曲线的示意图；
图8是RLC复合网络串联接入器件栅极的电路示意图；
图9是LCR复合网络并联接入器件栅极的电路示意图；
图10是实施例一的晶体管的结构示意图；
图11是实施例一的晶体管的剖视图；
图12是实施例二的晶体管的结构示意图；
图13是实施例二的晶体管的侧视图；
图14是实施例三的晶体管的剖视图；
图15是未接入低频振荡抑制电路的DC测试的仿真电路图；
图16是接入低频振荡抑制电路的DC测试的仿真电路图；
图17是图15与图16的仿真结果(DC测试时，稳定因子K随栅极电压的变化曲线)示意图；
图18是本发明进行DC测试时的转移特性曲线示意图；
图19是本发明进行DC测试时的输出特性曲线示意图；
图中：10是衬底，20是外延片，31是栅极金属，32是源极金属，33是漏极金属，40是薄膜电阻，50是空气桥，60是导电层，101是第一金属层，102是第一介质层，201是第三金属层，202是第二介质层，301是第五金属层，302是第六金属层，303是第三介质层，304是第三引出金属。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明为了解决现有技术存在的适用性差、需要外电路封装、结构复杂、成本高等不足，提供一种内建低频振荡抑制电路的晶体管，即，内建的低频振荡抑制电路与晶体管集成一体，使得晶体管自带抑制低频振荡的功能，进行可靠性测试时，从管芯处抵制低频振荡，解决可靠性测试中的振荡问题，特别是稳定晶体管的DC特性，有利于测试出小器件的DC特性，特别是适用于GaN基HEMT、GaAs基pHEMT的可靠性测试中。
本发明所述的内建低频振荡抑制电路的晶体管，包括衬底、形成于衬底上的外延片以及设置于外延片上的源极金属、栅极金属、漏极金属等晶体管的基本结构；在外延片表面和/或内部设置低频振荡抑制电路，低频振荡抑制电路的接入端与栅极金属电连接，低频振荡抑制电路的引出端通过接地导电结构引出。所述的接地导电结构为覆盖衬底背面的导电层，对应低频振荡抑制电路的引出端，在衬底和/或外延片开设有背面通道，并通过淀积生成导电层，与低频振荡抑制电路的引出端连接。所述的低频振荡抑制电路包括串联的薄膜电阻与电容；其中，低频振荡抑制电路可设置一个或多个并联接入。
本发明通过将串联的RC电路与晶体管的栅极金属连接，在晶体管进行应用实施时，低频振荡抑制电路通过接地导电结构进行接地，即可实现RC电路并联接入晶体管的栅极金属。所述的低频振荡抑制电路的制备，不会对晶体管的框架造成影响，且理论上，本发明的技术方案适用于任何具有需要解决可靠性测试中的振荡问题的晶体管，故对于晶体管的具体结构不进行详细赘述，包括晶体管的类型，以及各类型的晶体管对应的外延片的结构与材质。
所述的低频振荡抑制电路的接入端与栅极金属电连接，包括直接连接与间接连接，可根据晶体管的源极金属、栅极金属、漏极金属的设置情况选择实施；其中，间接连接为设置引出金属，并通过空气桥实现栅极金属与引出金属互联。
低频振荡抑制电路的薄膜电阻与电容的设置位置与设置方式，可根据晶体管的具体实施需求选择实施，包括如下三种结构：
一、横向布局结构：薄膜电阻与电容设置于外延片的上表面；
二、复合布局结构：电容或薄膜电阻设置于外延片的上表面，薄膜电阻或电容设置于外延片的内部；
三、纵向布局结构：薄膜电阻与电容设置于外延片的内部。
以下实施例中，电容采用MIM电容(板极电容)或实施为等效于MIM电容的结构，如通过设置金属层-介质层-金属层的结构形成电容。具体实施时，薄膜电阻与电容的顺序可根据实施需求进行设置，即薄膜电阻在前，薄膜电阻与栅极金属电连接，或者电容在前，电容与栅极金属电连接。
在本发明中，薄膜电阻是通过沉积形成的一电阻层，其中一种方式电阻层的上表面称之为薄膜电阻的第一表面，电阻层的下表面称之为薄膜电阻的第二表面，另一方也可以为电阻层的两个侧面分别称之为薄膜电阻的第一表面，薄膜电阻的第二表面。
实施例一
本实施例中，低频振荡抑制电路的薄膜电阻与电容为横向布局，即薄膜电阻与电容设置于外延片的上表面。
低频振荡抑制电路的接入端与栅极金属直接连接，且薄膜电阻在前，具体地，薄膜电阻的第一表面与栅极金属连接，薄膜电阻的第二表面连接有第一金属层，第二金属层与第一金属层间隔设置，第一金属层与第二金属层之间设有第一介质层，第一金属层、第二金属层与第一介质层形成第一电容；第二金属层与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且薄膜电阻在前，具体地，通过从栅极金属引出的第一引出金属与薄膜电阻的第一表面连接，第一引出金属与栅极金属通过空气桥进行互联；薄膜电阻的第二表面连接有第一金属层，第二金属层与第一金属层间隔设置，第一金属层与第二金属层之间设有第一介质层，第一金属层、第二金属层与第一介质层形成第一电容；第二金属层与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属直接连接，且电容在前，具体地，第一金属层与栅极金属间隔设置，第一金属层与栅极金属之间设有第一介质层，第一金属层、栅极金属与第一介质层形成第一电容；第一金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且电容在前，具体地，第一金属层与从栅极金属引出的第一引出金属间隔设置，第一引出金属与栅极金属通过空气桥进行互联；第一金属层与第一引出金属之间设有第一介质层，第一金属层、第一引出金属与第一介质层形成第一电容；第一金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
具体实施时，可根据实施需求，以源极金属作为第二金属层，进而第一金属层、源极金属与第一介质层形成第一电容。
所述的第一电容为低频振荡抑制电路的电容。
以图10、图11所示的晶体管为例，实施为GaN基HEMT，设置有两个源极金属32、一个栅极金属31、一个漏极金属33，栅极金属31与漏极金属33大致为直线排列，两个源极金属32分别设置于栅极金属31与漏极金属33的两侧，以得到大的禁带宽度、强极化效应、高临界场强、高载流子饱和迁移率、高热导率等性能。两个低频振荡抑制电路并联接入，薄膜电阻40与电容设置于栅极金属31与源极金属32之间的空间内。本实施例中，以源极金属32作为第二金属层。
薄膜电阻40的第一表面与栅极金属31直接连接，薄膜电阻40的第二表面设置第一金属层101，源极金属32与第一金属层101间隔设置，第一金属层101与源极金属32之间设有第一介质层102，第一金属层101、源极金属32与第一介质层102形成第一电容。接地导电结构为覆盖衬底10背面的导电层60，对应低频振荡抑制电路的引出端，即源极金属32，在衬底10和外延片20开设有背面通道，并通过淀积生成导电层60，与源极金属32连接。
具体实施时，第一金属层101与源极金属32、栅极金属31、漏极金属33共平面设置。
实施例二
本实施例中，低频振荡抑制电路的薄膜电阻与电容为复合布局，即电容设置于外延片的上表面，薄膜电阻设置于外延片的内部；或者，薄膜电阻设置于外延片的上表面，电容设置于外延片的内部。
低频振荡抑制电路的接入端与栅极金属直接连接，且电容在前，具体地，第三金属层与栅极金属间隔设置，第三金属层与栅极金属之间设有第二介质层，第三金属层、栅极金属与第二介质层形成第二电容；第三金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且电容在前，具体地，第三金属层与从栅极金属引出的第二引出金属间隔设置，第二引出金属与栅极金属通过空气桥进行互联；第三金属层与第二引出金属之间设有第二介质层，第三金属层、栅极金属或第二引出金属与第二介质层形成第二电容；第三金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属直接连接，且薄膜电阻在前，具体地，第三金属层与栅极金属间隔设置，第三金属层与栅极金属之间接入薄膜电阻；外延片的内部设置有第四金属层，第三金属层与第四金属层之间设有第二介质层，第三金属层、第四金属层与第二介质层形成第二电容；第四金属层与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且薄膜电阻在前，具体地，第三金属层与从栅极金属引出的第二引出金属间隔设置，第二引出金属与栅极金属通过空气桥进行互联；第三金属层与第二引出金属之间接入薄膜电阻；外延片的内部设置有第四金属层，第三金属层与第四金属层之间设有第二介质层，第三金属层、第四金属层与第二介质层形成第二电容；第四金属层与接地导电结构连接。
所述的第二电容为低频振荡抑制电路的电容。
以图12、图13、图14所示的晶体管为例，设置有两个源极金属32、一个栅极金属31、一个漏极金属33，栅极金属31与漏极金属33大致为直线排列，两个源极金属32分别设置于栅极金属31与漏极金属33的两侧，两个低频振荡抑制电路并联接入，电容设置于栅极金属31与源极金属32之间的空间内，薄膜电阻40设置于栅极金属31与源极金属32之间的外延片20的内部。
电容与栅极金属31直接连接，第三金属层201与栅极金属31间隔设置，第三金属层201与栅极金属31之间设有第二介质层202，第三金属层201、栅极金属31与第二介质层202形成第二电容；第三金属层201与薄膜电阻40的第一表面连接，薄膜电阻40的第二表面与接地导电结构连接。薄膜电阻40的第二表面与外延片20的下表面相平；接地导电结构为覆盖衬底10背面的导电层60，对应低频振荡抑制电路的引出端，即薄膜电阻40的第二表面，在衬底10开设有背面通道，并通过淀积生成导电层60，与薄膜电阻40连接。
具体实施时，第三金属层201与源极金属32、栅极金属31、漏极金属33共平面设置。
实施例三
本实施例中，低频振荡抑制电路的薄膜电阻与电容为纵向布局，即作为优选，薄膜电阻与电容设置于外延片的内部。
低频振荡抑制电路的接入端与栅极金属直接连接，且薄膜电阻在前，具体地，薄膜电阻的第一表面与栅极金属连接，薄膜电阻的第二表面连接有第五金属层，第六金属层与第五金属层间隔设置，第五金属层与第六金属层之间设有第三介质层，第五金属层、第六金属层与第三介质层形成第三电容；第六金属层与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且薄膜电阻在前，具体地，通过从栅极金属引出的第三引出金属与薄膜电阻的第一表面连接，第三引出金属与栅极金属通过空气桥进行互联；薄膜电阻的第二表面连接有第五金属层，第六金属层与第五金属层间隔设置，第五金属层与第六金属层之间设有第三介质层，第五金属层、第六金属层与第三介质层形成第三电容；第六金属层与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属直接连接，且电容在前，具体地，第五金属层与栅极金属间隔设置，第五金属层与第三引出金属之间设有第三介质层，第五金属层、第三引出金属与第三介质层形成第三电容；第五金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
低频振荡抑制电路的接入端与栅极金属间接连接，且电容在前，具体地，第五金属层与从栅极金属引出的第三引出金属间隔设置，第三引出金属与栅极金属通过空气桥进行互联；第五金属层与第三引出金属之间设有第三介质层，第五金属层、第三引出金属与第三介质层形成第三电容；第五金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接。
所述的第三电容为低频振荡抑制电路的电容。
以图14所示的晶体管为例，设置有依次排列一个漏极金属33、一个栅极金属31、一个源极金属32、第三引出金属304，源极金属32、栅极金属31、漏极金属33、第三引出金属304共平面设置，第三引出金属304与栅极金属31通过空气桥50进行互联。通过从栅极金属31引出的第三引出金属304与薄膜电阻40的第一表面连接；薄膜电阻40的第二表面连接有第五金属层301，第六金属层302与第五金属层301间隔设置，第五金属层301与第六金属层302之间设有第三介质层303，第五金属层301、第六金属层302与第三介质层303形成第三电容。第六金属层302的下表面与外延片20的下表面相平；接地导电结构为覆盖衬底10背面的导电层60，对应低频振荡抑制电路的引出端，即第六金属层302，在衬底10开设有背面通道，并通过淀积生成导电层60，与第六金属层302连接。
仿真验证
如图15、图16、图17所示，在晶体管的栅极金属并联接入RC电路后，随着栅极金属电压的变化，稳定因子K保持大于1，能够有效地改善可靠性测试时，晶体管的低频振荡问题。
实测结果
如图18、图19所示，在进行可靠性测试过程中，进行DC测试(即，漏极金属允许通过的最大直流电流测试)时，本发明所述的晶体管能够很好地抑制低频振荡。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。

Claims (10)

1.一种内建低频振荡抑制电路的晶体管，包括衬底、形成于衬底上的外延片以及设置于外延片上的源极金属、栅极金属、漏极金属，其特征在于，在外延片表面和/或内部设置低频振荡抑制电路，低频振荡抑制电路的接入端与栅极金属电连接，低频振荡抑制电路的引出端通过接地导电结构引出；所述的低频振荡抑制电路包括串联的薄膜电阻与电容。
2.根据权利要求1所述的内建低频振荡抑制电路的晶体管，其特征在于，薄膜电阻与电容设置于外延片的上表面。
3.根据权利要求2所述的内建低频振荡抑制电路的晶体管，其特征在于，薄膜电阻的第一表面与栅极金属连接，或者通过从栅极金属引出的第一引出金属与薄膜电阻的第一表面连接；薄膜电阻的第二表面连接有第一金属层，第二金属层与第一金属层间隔设置，第一金属层与第二金属层之间设有第一介质层，第一金属层、第二金属层与第一介质层形成第一电容；第二金属层与接地导电结构连接；
或者，第一金属层与栅极金属间隔设置，或者与从栅极金属引出的第一引出金属间隔设置；第一金属层与栅极金属或第一引出金属之间设有第一介质层，第一金属层、栅极金属或第一引出金属与第一介质层形成第一电容；第一金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
所述的第一电容为低频振荡抑制电路的电容。
4.根据权利要求3所述的内建低频振荡抑制电路的晶体管，其特征在于，以源极金属作为第二金属层，第一金属层、源极金属与第一介质层形成第一电容。
5.根据权利要求1所述的内建低频振荡抑制电路的晶体管，其特征在于，电容设置于外延片的上表面，薄膜电阻设置于外延片的内部；或者，薄膜电阻设置于外延片的上表面，电容设置于外延片的内部。
6.根据权利要求5所述的内建低频振荡抑制电路的晶体管，其特征在于，当电容设置于外延片的上表面，薄膜电阻设置于外延片的内部时，第三金属层与栅极金属间隔设置，或者与从栅极金属引出的第二引出金属间隔设置；第三金属层与栅极金属或第二引出金属之间设有第二介质层，第三金属层、栅极金属或第二引出金属与第二介质层形成第二电容；第三金属层与薄膜电阻第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
当薄膜电阻设置于外延片的上表面，电容设置于外延片的内部时，第三金属层与栅极金属间隔设置，或者与从栅极金属引出的第二引出金属间隔设置；第三金属层与栅极金属或第二引出金属之间接入薄膜电阻；外延片的内部设置有第四金属层，第三金属层与第四金属层之间设有第二介质层，第三金属层、第四金属层与第二介质层形成第二电容；第四金属层与接地导电结构连接；
所述的第二电容为低频振荡抑制电路的电容。
7.根据权利要求1所述的内建低频振荡抑制电路的晶体管，其特征在于，薄膜电阻与电容设置于外延片的内部。
8.根据权利要求7所述的内建低频振荡抑制电路的晶体管，其特征在于，薄膜电阻的第一表面与栅极金属连接，或者通过从栅极金属引出的第三引出金属与薄膜电阻的第一表面连接；薄膜电阻的第二表面连接有第五金属层，第六金属层与第五金属层间隔设置，第五金属层与第六金属层之间设有第三介质层，第五金属层、第六金属层与第三介质层形成第三电容；第六金属层与接地导电结构连接；
或者，第五金属层与栅极金属间隔设置，或者与从栅极金属引出的第三引出金属间隔设置；第五金属层与第三引出金属之间设有第三介质层，第五金属层、栅极金属或第三引出金属与第三介质层形成第三电容；第五金属层与薄膜电阻的第一表面连接，薄膜电阻的第二表面与接地导电结构连接；
所述的第三电容为低频振荡抑制电路的电容。
9.根据权利要求3或6或8所述的内建低频振荡抑制电路的晶体管，其特征在于，第一引出金属与栅极金属通过空气桥进行互联；或者，第二引出金属与栅极金属通过空气桥进行互联；或者，第三引出金属与栅极金属通过空气桥进行互联。
10.根据权利要求1至8任一项所述的内建低频振荡抑制电路的晶体管，其特征在于，接地导电结构为覆盖衬底背面的导电层，对应低频振荡抑制电路的引出端，在衬底和/或外延片开设有背面通道，并生成导电层，与低频振荡抑制电路的引出端连接。
CN202010236787.7A 2020-03-30 2020-03-30 一种内建低频振荡抑制电路的晶体管 Active CN111653564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010236787.7A CN111653564B (zh) 2020-03-30 2020-03-30 一种内建低频振荡抑制电路的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010236787.7A CN111653564B (zh) 2020-03-30 2020-03-30 一种内建低频振荡抑制电路的晶体管

Publications (2)

Publication Number Publication Date
CN111653564A true CN111653564A (zh) 2020-09-11
CN111653564B CN111653564B (zh) 2023-03-31

Family

ID=72348213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010236787.7A Active CN111653564B (zh) 2020-03-30 2020-03-30 一种内建低频振荡抑制电路的晶体管

Country Status (1)

Country Link
CN (1) CN111653564B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736901A (en) * 1995-04-04 1998-04-07 Matsushita Electric Industrial Co., Ltd. Radio frequency amplifier with stable operation and restrained oscillation at low frequencies
CN102769441A (zh) * 2012-07-25 2012-11-07 中国科学院微电子研究所 内匹配的高频大功率晶体管
CN104113289A (zh) * 2014-06-05 2014-10-22 苏州能讯高能半导体有限公司 一种微波集成放大器电路及其制作方法
JP2015104006A (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 負性抵抗生成回路
CN105122457A (zh) * 2013-03-31 2015-12-02 新电元工业株式会社 半导体装置
CN105161491A (zh) * 2015-09-22 2015-12-16 苏州东微半导体有限公司 一种集成栅级驱动功率器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736901A (en) * 1995-04-04 1998-04-07 Matsushita Electric Industrial Co., Ltd. Radio frequency amplifier with stable operation and restrained oscillation at low frequencies
CN102769441A (zh) * 2012-07-25 2012-11-07 中国科学院微电子研究所 内匹配的高频大功率晶体管
CN105122457A (zh) * 2013-03-31 2015-12-02 新电元工业株式会社 半导体装置
JP2015104006A (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 負性抵抗生成回路
CN104113289A (zh) * 2014-06-05 2014-10-22 苏州能讯高能半导体有限公司 一种微波集成放大器电路及其制作方法
CN105161491A (zh) * 2015-09-22 2015-12-16 苏州东微半导体有限公司 一种集成栅级驱动功率器件及其制备方法

Also Published As

Publication number Publication date
CN111653564B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
Grebennikov RF and microwave transmitter design
Ellinger 26-42 GHz SOI CMOS low noise amplifier
Suijker et al. Robust AlGaN/GaN low noise amplifier MMICs for C-, Ku-and Ka-band space applications
US4390851A (en) Monolithic microwave amplifier having active impedance matching
US20210083641A1 (en) Transistor level input and output harmonic terminations
Zheng et al. Ka-band high power GaN SPDT switch MMIC
US20180061785A1 (en) Power transistor with harmonic control
CN105141278A (zh) 一种晶体管与薄膜体声波谐振器集成的放大模块
US11171607B2 (en) Source injection mixer
Hamdoun et al. Characterization of GaN-based HEMTs as varactor diode devices
CN111653564B (zh) 一种内建低频振荡抑制电路的晶体管
Shih et al. Broadband GaN dual-gate HEMT low noise amplifier
Komiak et al. Wideband 1 to 6 GHz ten and twenty watt balanced GaN HEMT power amplifier MMICs
Malmqvist et al. E/W-band CPW-based amplifier MMICs fabricated in a 60 nm GaN-on-Silicon foundry process
RU2503087C1 (ru) Монолитная интегральная схема миллиметрового диапазона
JP5547048B2 (ja) 電力増幅器用バイアス回路
Schwantusche et al. A 56–65 GHz high-power amplifier MMIC using 100 nm AlGaN/GaN dual-gate HEMTs
Wane et al. Broadband Smart mmWave Front-End-Modules in Advanced FD-SOI with Adaptive-Biasing and Tuning of Distributed Antenna-Arrays
Bettidi et al. High power GaN‐HEMT SPDT switches for microwave applications
Xie et al. A high efficiency broadband monolithic gallium nitride distributed power amplifier
Dunleavy Monolithic microwave IC technology
Thorsell et al. Thermal characterization of the intrinsic noise parameters for AlGaN/GaN HEMTs
US20220149794A1 (en) Power Amplifier
Gopal et al. Extraction of S parameter from EEHEMT nonlinear model of HJFET for X band
Xu MMICs using gallium nitride HEMTs and thin-film BST capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant