CN111600672B - 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 - Google Patents
生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 Download PDFInfo
- Publication number
- CN111600672B CN111600672B CN202010393478.0A CN202010393478A CN111600672B CN 111600672 B CN111600672 B CN 111600672B CN 202010393478 A CN202010393478 A CN 202010393478A CN 111600672 B CN111600672 B CN 111600672B
- Authority
- CN
- China
- Prior art keywords
- random numbers
- generating
- spreading codes
- spreading
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0018—Chaotic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
Abstract
本发明涉及一种生成扩频码的方法,其包括:生成多个随机数;根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码;以及组合所述多个第一扩频码,形成第二扩频码。本发明还涉及一种生成扩频码的装置、电子设备和非瞬时性计算机存储介质。根据本发明的生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质,提出了由长度较短的扩频码组合生成长度较长的扩频码的实现方式,通过这种简单的实现方式,可以实现较长长度的伪随机扩频码,具有实现简单、配置灵活、保密性强的优点。
Description
技术领域
本发明属于通讯技术领域,特别是涉及一种生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质。
背景技术
扩频通信因其具有抗干扰能力强、保密性好、具有抗衰落内、抗多径干扰能力和多址能力,而被广泛采用。在军用卫星导航精码以及各种保密通信领域,采用扩频码实现保密性能。
扩频码的保密性由扩频码的长度决定,一般来说,码长度越长,破解越困难,保密性越好。然而,在实际工程实践中,扩频码序列长度越长,其生方式也越复杂,同时其生成多项式的寻找和验证就越困难。
因此,需要寻找一种简单生成长的扩频码的方式。
发明内容
有鉴于此,本发明提出一种生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质,通过采取短扩频码组合成为长扩频码的方式,对短扩频码的组合顺序进行随机排列,比单一码型提高了码的随机性,同时生成复杂度较低,以短扩频码的生成复杂度实现扩频长码的保密性能。
根据本发明的第一个方面,提供一种生成扩频码的方法,生成多个随机数;
根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码;以及
组合所述多个第一扩频码,形成第二扩频码。
根据本发明的第二个方面,提供一种生成扩频码的装置,其包括:
随机数生成单元,用于生成多个随机数;
扩频码生成单元,用于根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码;以及
组合单元,用于组合所述多个第一扩频码,形成第二扩频码。
根据本发明的第三个方面,提供一种电子设备,包括:
处理器;以及
存储器,存储有计算机指令,当所述计算机指令被所述处理器执行时,使得所述处理器执行第一方面所述的方法。
根据本发明的第四个方面,提供一种非瞬时性计算机存储介质,存储有计算机程序,当所述计算机程序被一个或多个处理器执行时,使得所述处理器执行第一方面所述的方法。
根据本发明的生成扩频码的方法和装置,提出了由长度较短的扩频码组合生成长度较长的扩频码的实现方式,通过这种简单的实现方式,可以实现较长长度的伪随机扩频码,具有实现简单、配置灵活、保密性强的优点。
附图说明
为进一步清楚解释本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
在下面的附图中:
图1是根据本发明实施例的生成扩频码的装置的示意图。
图2是根据本发明一个具体实施例的生成扩频码的装置的结构示意图。
图3是根据本发明另一个具体实施例的生成扩频码的装置的结构示意图。
图4是根据本发明实施例的生成扩频码的方法的流程图。
图5是根据本发明实施例的生成扩频码的装置的另一个示意图。
图6是本发明实施例提供的一种电子设备的结构图。
具体实施方式
以下通过特定的具体实施例来说明本发明所公开的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不悖离本发明的构思下进行各种修改与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。
图1是根据本发明实施例的生成扩频码的装置的示意图。如图1所示,生成扩频码的装置包括随机数生成组件和扩频码生成组件。其中,该随机数生成组件用于生成多个随机数,而该扩频码生成组件根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码,并组合所述多个第一扩频码,形成第二扩频码。该扩频码生成组件生成的第一扩频码是短的扩频码,然后将多个短的第一扩频码进行组合,形成长的扩频码,即第二扩频码。例如,该随机数生成组件的随机数的数量是M个,而每个第一扩频码的长度是N个,那么,组合形成的第二扩频码的长度是M×N。
在图1所示的实施例中,随机数生成组件是能够生成随机数的任何器件,只要能够随机生成随机数,都可以作为本发明的随机数生成组件。扩频码生成组件是能够生成扩频码的器件,例如包括混沌序列生成器、m序列生成器、M序列生成器、PN序列生成器、Gold序列生成器、Walsh序列生成器等。
图2是根据本发明一个具体实施例的生成扩频码的装置的结构示意图。如图2所示,随机数生成组件为m序列生成器。在一个可选实施例中,随机数生成组件为m序列生成器与一个加权系数存储单元的组合。m序列生成器包括n级移位寄存器,码更新时钟clk1频率为fclk1,将加权系数存储单元中的加权系数设定为k,而扩频码生成组件为混沌序列生成器,码更新时钟频率为fclk2,一个周期的混沌序列长度设定为X。
在具体操作中,m序列生成器中的n级移位寄存器内的值组合作为码序编号,此编号是在的clk1驱动下产生随机数。在一个可选的实施例中,将m序列生成器中的n级移位寄存器内的值组合作为码序编号乘以加权系数k得到的值作为随机数,输出至混沌序列生成器作为混沌序列初始值。例如,n级移位寄存器中的n为4,n级移位寄存器中存储的数值分别为二进制数字1、0、0和1,那么,n级移位寄存器内的组合值为十进制数9,加权系数k设定为0.1,然后9乘以加权系数0.1之后输出0.9至混沌序列生成器作为混沌序列生成器的序列初始值。这样,通过取不同的序列初始值,混沌序列生成器生成不同的随机序列。根据多个序列初始值的排列顺序,相应地按顺序生成多个第一扩频码。时间上每隔1/fclk1混沌序列生成器更新一组。在一个优选实施例中,要求随机数生成组件生成的随机数各不相同,n级移位寄存器有2n-1种组合,混沌序列相应有2n-1不同的组,如果将n级移位寄存器有2n-1种组合都用于混沌序列生成器生成扩频码,组合输出后的扩频码的最大长度将为(2n-1)×X。
图3是根据本发明另一个具体实施例的生成扩频码的装置的结构示意图。如图3所示,随机数生成组件为m序列生成器。在一个可选实施例中,随机数生成组件为m序列生成器与一个加权系数存储单元的组合。m序列生成器包括n级移位寄存器,码更新时钟clk3频率为fclk3,将加权系数存储单元中的加权系数设定为k。在图3所示的实施例中,扩频码生成组件为m序列生成器,实际上,扩频码生成组件还可以为M序列生成器、PN序列生成器、Gold序列生成器、Walsh序列生成器,根据图3所描述的方法也类似的使用上述生成器。为了简便,这里只给出扩频码生成组件为m序列生成器的情形下生成长的扩频码的过程,本领域技术人员在根据下面的描述,可以知道扩频码生成组件为其他扩频码生成器的情形下生成长的扩频码的过程。
扩频码生成组件为具有x级移位寄存器的第二m序列生成器,码更新时钟频率为fclk3,一个周期的m序列长度设定为X。
对于扩频码生成组件为具有x级移位寄存器的第二m序列生成器的情形,根据随机数生成组件的随机数,确定第二m序列生成器对应的生成多项式。例如,如果第二m序列生成器具有5级移位寄存器,对应的生成多项式包括x5+x2+1x5+x4+x2+x+1和x5+x4+x2+x+1。建立所述多个随机数与生成所述多个第一扩频码的生成多项式之间的对应关系,例如,设定两个分界值,1和100,当随机数小于等于1时,对应的生成多项式为x5+x2+1,当随机数大于1而小于等于100时,对应的生成多项式为x5+x4+x2+x+1,而当随机数大于100时,对应的生成多项式为x5+x4+x2+x+1。其中,分界值是可以根据实际需要设定的,不限于上述实施例所给出的数值。这样,在随机数生成组件生成的多个随机数后,扩频码生成组件根据多个随机数与所述生成多项式之间的对应关系,确定与所述多个随机数对应的生成多项式;并根据所述生成多项式生成多个第一扩频码。
在一个可选实施例中,可以对随机数生成组件所生成的多个随机数进行重新排序。例如,随机数生成组件生成了M个随机数,将这M个随机数进行重新排序后获得重新排序后的M个随机数,然后,根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在另一个可选实施例中,可以对随机数生成组件所生成的多个随机数截取预设值个随机数。例如,随机数生成组件生成了M个随机数,从这M个随机数中截取M’(M’<M)个随机数,获得M’个随机数。然后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在一个可选实施例中,可以对随机数生成组件所生成的多个随机数进行重新排序,然后对重新排序的多个随机数按照预设值进行截取,最后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。或者,在一个可选实施例中,可以对随机数生成组件所生成的多个随机数截取预设值个随机数,然后对截取后的随机数进行重新排列,最后,根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
从而,在随机数生成组件生成多个随机数后,可以对该多个随机数进行进一步的计算、变形或其他操作,使得根据多个随机数生成多个第一扩频码的顺序更为随机。
在一个可选实施例中,在扩频码生成组件生成第一扩频码后,可以对扩频码生成组件所生成的每个第一扩频码中按照预设值进行截取,使得所生成的多个第一扩频码中的每一个的长度为所述预设值。然后,将截取后的所述多个第一扩频码进行组合,形成所述第二扩频码。
对于扩频码生成组件所生成的多个第一扩频码来说,对每一个扩频码进行截取的预设值可以是相同的,也可以是不同的。
在一个优选的实施例中,为了使得随机数生成组件产生的多个第一扩频码彼此不同,要求随机数生成组件生成的多个随机数彼此均不相等。例如,在图2所示的实施例中,随机数与序列初始值是一一对应的关系,由于随机数不同,扩频码生成组件获取不同的序列初始值,从而生成不同的随机序列。再如,在图3所示的实施例中,可以为多个随机数中的每一个与生成多个第一扩频码的生成多项式建立对应关系,即随机数与生成第一扩频码的生成多项式是一一对应的关系,这样,由于产生的随机数不同,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。在进一步的实施例中,可以为多个随机数与生成多个第一扩频码的生成多项式建立对应关系,即一定数值范围内的随机数与生成第一扩频码的生成多项式是对应的关系,例如,生成多项式有共十个,在第一数值范围内的随机数采用第一个生成多项式,在第二数值范围内的随机数采用第二个生成多项式,…,在第十数值范围内的随机数采用第十个生成多项式,并且,这十个数值范围互不重叠,这样,要求用于产生第一扩频码的多个随机数属于不同的数值范围,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。
根据本发明的一个方面,提供一种生成扩频码的方法。如图4所示,该方法包括:
步骤S401,生成多个随机数。
在图1所示的实施例中,随机数生成组件用于生成多个随机数,随机数生成组件是能够生成随机数的任何器件,只要能够随机生成随机数,都可以作为本发明的随机数生成组件。
步骤S402,根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在图1所示的实施例中,扩频码生成组件生成的第一扩频码是短的扩频码。例如,该随机数生成组件的随机数的数量是M个,而每个第一扩频码的长度是N个,那么,组合形成的第二扩频码的长度是M×N。
在图2所示的实施例中,在扩频码生成组件为混沌序列生成器的情形下,将随机数生成组件生成的随机数作为混沌序列生成器的序列初始值。这样,对于不同的序列初始值,混沌序列生成器生成不同的随机序列。根据多个序列初始值的排列顺序,相应地按顺序生成多个第一扩频码。
在图3所示的实施例中,在扩频码生成组件为m序列生成器的情形下,建立多个随机数与生成所述多个第一扩频码的生成多项式之间的对应关系,这样,在随机数生成组件生成的多个随机数后,扩频码生成组件根据多个随机数与所述生成多项式之间的对应关系,首先确定与所述多个随机数对应的生成多项式;然后根据所确定的生成多项式生成多个第一扩频码。
其中,扩频码生成组件是能够生成扩频码的器件,例如包括混沌序列生成器、m序列生成器、M序列生成器、PN序列生成器、Gold序列生成器、Walsh序列生成器等。
步骤S403,组合所述多个第一扩频码,形成第二扩频码。
在一个具体的实施例中,对于扩频码生成器生成的多个第一扩频码,可以按照多个第一扩频码生成的顺序,依次进行组合。
在另一个具体的实施例中,对于扩频码生成器生成的多个第一扩频码,对所生成的多个第一扩频码中的每一个按照预设值进行截取,使得所生成的多个第一扩频码中的每一个的长度为所述预设值。那么,步骤S403具体包括:将截取后的所述多个第一扩频码进行组合,形成所述第二扩频码。其中,对每一个扩频码进行截取的预设值可以是相同的,也可以是不同的。
在一个可选实施例中,可以对随机数生成组件所生成的多个随机数进行重新排序。例如,随机数生成组件生成了M个随机数,将这M个随机数进行重新排序后获得重新排序后的M个随机数,然后,根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在另一个可选实施例中,该生成扩频码的方法还包括:对随机数生成组件所生成的多个随机数截取预设值个随机数。可以对随机数生成组件所生成的多个随机数截取预设值个随机数。例如,随机数生成组件生成了M个随机数,从这M个随机数中截取M’(M’<M)个随机数,获得M’个随机数。然后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在一个可选实施例中,该生成扩频码的方法还包括:对所生成的多个随机数进行重新排序。这样,可以对随机数生成组件所生成的多个随机数进行重新排序,然后对重新排序的多个随机数按照预设值进行截取,最后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。或者,在一个可选实施例中,可以对随机数生成组件所生成的多个随机数截取预设值个随机数,然后对截取后的随机数进行重新排列,最后,根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
从而,在随机数生成组件生成多个随机数后,可以对该多个随机数进行进一步的计算、变形或其他操作,使得根据多个随机数生成多个第一扩频码的顺序更为随机。
在一个优选的实施例中,为了使得随机数生成组件产生的多个第一扩频码彼此不同,要求随机数生成组件生成的多个随机数彼此均不相等。例如,在图2所示的实施例中,随机数与序列初始值是一一对应的关系,由于随机数不同,扩频码生成组件获取不同的序列初始值,从而生成不同的随机序列。再如,在图3所示的实施例中,可以为多个随机数中的每一个与生成多个第一扩频码的生成多项式建立对应关系,即随机数与生成第一扩频码的生成多项式是一一对应的关系,这样,由于产生的随机数不同,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。在进一步的实施例中,可以为多个随机数与生成多个第一扩频码的生成多项式建立对应关系,即一定数值范围内的随机数与生成第一扩频码的生成多项式是对应的关系,例如,生成多项式有共十个,在第一数值范围内的随机数采用第一个生成多项式,在第二数值范围内的随机数采用第二个生成多项式,…,在第十数值范围内的随机数采用第十个生成多项式,并且,这十个数值范围互不重叠,这样,要求用于产生第一扩频码的多个随机数属于不同的数值范围,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。
根据本发明的生成扩频码的方法,提出了由长度较短的扩频码组合生成长度较长的扩频码的实现方式,通过这种简单的实现方式,可以实现较长长度的伪随机扩频码,具有实现简单、配置灵活、保密性强的优点。
根据本发明的另一个方面,提供一种生成扩频码的装置。如图5所示,该装置包括:
随机数生成单元501,用于生成多个随机数。
在图1所示的实施例中,随机数生成组件用于生成多个随机数,随机数生成组件是能够生成随机数的任何器件,只要能够随机生成随机数,都可以作为本发明的随机数生成组件。
扩频码生成单元502,用于根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在图1所示的实施例中,扩频码生成组件生成的第一扩频码是短的扩频码。例如,该随机数生成组件的随机数的数量是M个,而每个第一扩频码的长度是N个,那么,组合形成的第二扩频码的长度是M×N。
在图2所示的实施例中,在扩频码生成组件为混沌序列生成器的情形下,将随机数生成组件生成的随机数作为混沌序列生成器的序列初始值。这样,对于不同的序列初始值,混沌序列生成器生成不同的随机序列。根据多个序列初始值的排列顺序,相应地按顺序生成多个第一扩频码。
在图3所示的实施例中,在扩频码生成组件为m序列生成器的情形下,示生成扩频码的装置还包括建立单元,用于建立多个随机数与生成所述多个第一扩频码的生成多项式之间的对应关系,这样,在随机数生成组件生成的多个随机数后,所述扩频码生成单元502还用于根据多个随机数与所述生成多项式之间的对应关系,确定与所述多个随机数对应的生成多项式;然后根据所确定的生成多项式生成多个第一扩频码。
组合单元503,用于组合所述多个第一扩频码,形成第二扩频码。
在一个具体的实施例中,对于扩频码生成器生成的多个第一扩频码,可以按照多个第一扩频码生成的顺序,依次进行组合。
在另一个具体的实施例中,对于扩频码生成器生成的多个第一扩频码,所示生成扩频码的装置还包括截取单元,用于对所生成的多个第一扩频码中的每一个按照预设值进行截取,使得所生成的多个第一扩频码中的每一个的长度为所述预设值。那么,组合单元503还用于:将截取后的所述多个第一扩频码进行组合,形成所述第二扩频码。其中,对每一个扩频码进行截取的预设值可以是相同的,也可以是不同的。
在一个可选实施例中,该生成扩频码的装置还包括:排序单元,用于对所生成的多个随机数进行重新排序。例如,随机数生成组件生成了M个随机数,将这M个随机数进行重新排序后获得重新排序后的M个随机数,然后,扩频码生成单元502还用于:根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在另一个可选实施例中,该生成扩频码的装置还包括:随机数截取单元,用于对随机数生成组件所生成的多个随机数截取预设值个随机数。可以对随机数生成组件所生成的多个随机数截取预设值个随机数。例如,随机数生成组件生成了M个随机数,从这M个随机数中截取M’(M’<M)个随机数,获得M’个随机数。然后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。
在一个可选实施例中,该生成扩频码的装置还可以对随机数生成组件所生成的多个随机数进行重新排序,然后对重新排序的多个随机数按照预设值进行截取,最后,根据截取后的随机数的排列顺序,相应地按顺序生成多个第一扩频码。或者,在一个可选实施例中,可以对随机数生成组件所生成的多个随机数截取预设值个随机数,然后对截取后的随机数进行重新排列,最后,根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
从而,在随机数生成组件生成多个随机数后,可以对该多个随机数进行进一步的计算、变形或其他操作,使得根据多个随机数生成多个第一扩频码的顺序更为随机。
在一个优选的实施例中,为了使得随机数生成组件产生的多个第一扩频码彼此不同,要求随机数生成组件生成的多个随机数彼此均不相等。例如,在图2所示的实施例中,随机数与序列初始值是一一对应的关系,由于随机数不同,扩频码生成组件获取不同的序列初始值,从而生成不同的随机序列。再如,在图3所示的实施例中,可以为多个随机数中的每一个与生成多个第一扩频码的生成多项式建立对应关系,即随机数与生成第一扩频码的生成多项式是一一对应的关系,这样,由于产生的随机数不同,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。在进一步的实施例中,可以为多个随机数与生成多个第一扩频码的生成多项式建立对应关系,即一定数值范围内的随机数与生成第一扩频码的生成多项式是对应的关系,例如,生成多项式有共十个,在第一数值范围内的随机数采用第一个生成多项式,在第二数值范围内的随机数采用第二个生成多项式,…,在第十数值范围内的随机数采用第十个生成多项式,并且,这十个数值范围互不重叠,这样,要求用于产生第一扩频码的多个随机数属于不同的数值范围,对应的生成多项式也不相同,所产生的多个第一扩频码也彼此不同。
根据本发明的生成扩频码的装置,提出了由长度较短的扩频码组合生成长度较长的扩频码的实现方式,通过这种简单的实现方式,可以实现较长长度的伪随机扩频码,具有实现简单、配置灵活、保密性强的优点。
参阅图6,图6提供一种电子设备,包括处理器;以及存储器,所述存储器存储有计算机指令,当所述计算机指令被所述处理器执行时,使得所述处理器执行所述计算机指令时实现如图4所示的方法以及细化方案。
应该理解,上述的装置实施例仅是示意性的,本发明披露的装置还可通过其它的方式实现。例如,上述实施例中所述单元/模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如,多个单元、模块或组件可以结合,或者可以集成到另一个系统,或一些特征可以忽略或不执行。
另外,若无特别说明,在本发明各个实施例中的各功能单元/模块可以集成在一个单元/模块中,也可以是各个单元/模块单独物理存在,也可以两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现,也可以采用软件程序模块的形式实现。
所述集成的单元/模块如果以硬件的形式实现时,该硬件可以是数字电路,模拟电路等等。硬件结构的物理实现包括但不局限于晶体管,忆阻器等等。若无特别说明,所述处理器或芯片可以是任何适当的硬件处理器,比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明,所述片上缓存、片外内存、存储器可以是任何适当的磁存储介质或者磁光存储介质,比如,阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic Random Access Memory)、静态随机存取存储器SRAM(Static Random-AccessMemory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC(Hybrid Memory Cube)等等。
所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本披露各个实施例所述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例还提供一种非瞬时性计算机存储介质,存储有计算机程序,当所述计算机程序被一个或多个处理器执行时,使得所述处理器执行如图4所示的方法以及细化方案。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (16)
1.一种生成扩频码的方法,其包括:
生成多个随机数;
根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码;
组合所述多个第一扩频码,形成第二扩频码;以及
建立所述多个随机数与生成所述多个第一扩频码的生成多项式或序列初始值之间的对应关系;其中,所述根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码包括:
根据所述多个随机数与所述生成多项式或序列初始值之间的对应关系,确定与所述多个随机数对应的生成多项式或序列初始值;
根据所确定的生成多项式或序列初始值生成多个第一扩频码。
2.如权利要求1所述的方法,还包括:
对所生成的多个随机数进行重新排序。
3.如权利要求2所述的方法,其中,所述根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码包括:
根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
4.如权利要求1所述的方法,还包括:
对所生成的多个第一扩频码中的每一个按照预设值进行截取,使得所生成的多个第一扩频码中的每一个的长度为所述预设值。
5.如权利要求4所述的方法,其中,所述组合所述多个第一扩频码,形成第二扩频码包括:
将截取后的所述多个第一扩频码进行组合,形成所述第二扩频码。
6.如权利要求1所述的方法,其中,所述多个随机数彼此均不相等。
7.如权利要求6所述的方法,其中,所述多个随机数分别属于不同的数值范围。
8.一种生成扩频码的装置,其包括:
随机数生成单元,用于生成多个随机数;
扩频码生成单元,用于根据所述多个随机数的排列顺序,相应地按顺序生成多个第一扩频码;
组合单元,用于组合所述多个第一扩频码,形成第二扩频码;以及
建立单元,用于建立所述多个随机数与生成所述多个第一扩频码的生成多项式或序列初始值之间的对应关系;其中,所述扩频码生成单元还用于:
根据所述多个随机数与所述生成多项式或序列初始值之间的对应关系,确定与所述多个随机数对应的生成多项式或序列初始值;以及
根据所确定的生成多项式或序列初始值生成多个第一扩频码。
9.如权利要求8所述的装置,还包括:
排序单元,对所生成的多个随机数进行重新排序。
10.如权利要求9所述的装置,其中,所述扩频码生成单元还用于:
根据重新排序的多个随机数的排列顺序,相应地按顺序生成多个第一扩频码。
11.如权利要求8所述的装置,还包括:
截取单元,用于对所生成的多个第一扩频码中的每一个按照预设值进行截取,使得所生成的多个第一扩频码中的每一个的长度为所述预设值。
12.如权利要求11所述的装置,其中,所述组合单元还用于:
将截取后的所述多个第一扩频码进行组合,形成所述第二扩频码。
13.如权利要求8所述的装置,其中,所述多个随机数彼此均不相等。
14.如权利要求13所述的装置,其中,所述多个随机数分别属于不同的数值范围。
15.一种电子设备,包括:
处理器;以及
存储器,存储有计算机指令,当所述计算机指令被所述处理器执行时,使得所述处理器执行如权利要求1-7任一者所述的方法。
16.非瞬时性计算机存储介质,存储有计算机程序,当所述计算机程序被一个或多个处理器执行时,使得所述处理器执行如权利要求1-7任一者所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010393478.0A CN111600672B (zh) | 2020-05-11 | 2020-05-11 | 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010393478.0A CN111600672B (zh) | 2020-05-11 | 2020-05-11 | 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111600672A CN111600672A (zh) | 2020-08-28 |
CN111600672B true CN111600672B (zh) | 2022-07-08 |
Family
ID=72191140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010393478.0A Active CN111600672B (zh) | 2020-05-11 | 2020-05-11 | 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111600672B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112799721B (zh) * | 2021-02-05 | 2024-07-23 | 北京科电航宇空间技术有限公司 | 含误码m序列与Gold序列的高效重构方法、电子设备、系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144694A (en) * | 1996-10-17 | 2000-11-07 | Hitachi, Ltd. | Transmitting apparatus for code division multiplexed signals |
CN101242196A (zh) * | 2008-03-21 | 2008-08-13 | 熊猫电子集团有限公司 | 基于时分同步码分多址的自组织网络扩频码分配方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1221097C (zh) * | 2000-06-29 | 2005-09-28 | 重庆邮电学院 | 码分多址系统中的混沌扩频地址码方法 |
JP2007243277A (ja) * | 2006-03-06 | 2007-09-20 | Institute Of Physical & Chemical Research | 受信装置、受信方法、ならびに、プログラム |
-
2020
- 2020-05-11 CN CN202010393478.0A patent/CN111600672B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144694A (en) * | 1996-10-17 | 2000-11-07 | Hitachi, Ltd. | Transmitting apparatus for code division multiplexed signals |
CN101242196A (zh) * | 2008-03-21 | 2008-08-13 | 熊猫电子集团有限公司 | 基于时分同步码分多址的自组织网络扩频码分配方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111600672A (zh) | 2020-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4559505B2 (ja) | ランダム系列の反復周期の拡張 | |
US4691291A (en) | Random sequence generators | |
CN111694545B (zh) | 随机数产生器 | |
US20030204541A1 (en) | Seedable pseudo-random number generator | |
Pananjady et al. | Optimally approximating the coverage lifetime of wireless sensor networks | |
CN109375897B (zh) | 伪随机序列的生成方法 | |
CN111600672B (zh) | 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 | |
Hobincu et al. | FPGA implementation of a chaos based PRNG targetting secret communication | |
Michaels | Improved RNS-based PRNGs | |
US20050135621A1 (en) | System and method for determining the nth state of linear feedback shift registers | |
EP2827516A1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
US8909510B2 (en) | LFSR emulation | |
Babitha et al. | FPGA based N-bit LFSR to generate random sequence number | |
US9389834B2 (en) | Pseudorandom number generating circuit and method | |
US11586418B2 (en) | Random number generator, random number generating circuit, and random number generating method | |
Ma et al. | A pseudo-random sequence generation scheme based on RNS and permutation polynomials | |
Zhang et al. | Implementation of Classic McEliece key generation based on Goppa binary code | |
US6691142B2 (en) | Pseudo random address generator for 0.75M cache | |
Nambiar et al. | Fpga implementation of multibit lfsr as key generator for aes encryption | |
Wijesinghe et al. | Hardware implementation of random number generators | |
Jiang et al. | Research on pseudo-random characteristics of new random components | |
Godavarty | Using quasigroups for generating pseudorandom numbers | |
Anchana et al. | Design of PUF Based Chaotic Random Number Generator | |
US7050582B1 (en) | Pseudo-random one-to-one circuit synthesis | |
Ramesh et al. | SRAM based random number generator for non-repeating pattern generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |