CN111597062A - 一种电能表通信可靠性测试方法及装置 - Google Patents

一种电能表通信可靠性测试方法及装置 Download PDF

Info

Publication number
CN111597062A
CN111597062A CN202010338920.XA CN202010338920A CN111597062A CN 111597062 A CN111597062 A CN 111597062A CN 202010338920 A CN202010338920 A CN 202010338920A CN 111597062 A CN111597062 A CN 111597062A
Authority
CN
China
Prior art keywords
data
electric energy
energy meter
response frame
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010338920.XA
Other languages
English (en)
Inventor
陈叶
韩彤
曹敏
廖耀华
刘光界
程富勇
朱梦梦
宋淑敏
代谱捷
熊金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electric Power Research Institute of Yunnan Power Grid Co Ltd
Original Assignee
Electric Power Research Institute of Yunnan Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electric Power Research Institute of Yunnan Power Grid Co Ltd filed Critical Electric Power Research Institute of Yunnan Power Grid Co Ltd
Priority to CN202010338920.XA priority Critical patent/CN111597062A/zh
Publication of CN111597062A publication Critical patent/CN111597062A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开了一种电能表通信可靠性测试方法及装置，方法包括解析从上位机获取的测试指令，生成初始数据；FPGA芯片对初始数据进行故障注入和协议打包处理，生成测试数据；FPGA芯片通过RS485通信接口仿真模块，将测试数据发送至电能表MCU，电能表MCU对测试数据进行处理，生成回应帧数据；FPGA芯片将回应帧数据反馈至上位机；上位机解析打包后的回应帧数据，生成评价数据；根据评价数据和初始数据匹配关系，判断电能表MCU工作是否正常。与相关技术相比，本申请通过FPGA模拟的RS485仿真通信接口模块，代替真实接口模块，实现了电能表通信可靠性测试过程中故障数据可注入、接口参数可调整、通信数据可监控的功能，提高电能表接口可靠性测试灵活性。

Description

一种电能表通信可靠性测试方法及装置
技术领域
本发明涉及电力电网技术领域，特别涉及一种电能表通信可靠性测试方法及装置。
背景技术
随着智能电网的建设，电能表已经从单一计量设备发展成为集计量、计费、远程通信于一体的智能电网设备。同时，随着电网用电信息采集系统的快速建设，使得电能表能否正确、及时应答终端发出的回应帧以及在遭受通信数据恶意篡改、攻击时保持系统稳定可靠运行显得尤为重要。因此，通信可靠性已经成为评价电能表软件可靠性的重要指标，也是整个电力系统在实际使用中可靠运行的关键。
当前电能表通信可靠性测试大都采用故意发送错误通信帧的方式测试电能表MCU(微控制单元，Microcontroller Unit)通信错误处理能力。这种方法只能按照通信规约测试终端通信数据发送错误时的一种情况。该测试方法采用封闭式的通信模块，在测试过程中灵活性差，不能够通过上位机软件对通讯接口进行信息配置以及故障注入等操作，不能够通过第三方工具实时监测通讯帧数据，不能仿真模拟电能表在真实运行环境下通讯速率不匹配，受到第三方恶意攻击，受到强磁场、雷击等外部干扰导致通讯数据异常、不完整以及不符合通信规约等情况。同时，当前电能表测试装置只针对单一型号的电能表进行设计，其接口特性、接口数量、错误数据注入方式固定且单一，缺乏良好的可扩展性、可升级性和通用性，当该型号电能表停产后会造成额外的浪费。
发明内容
本申请实施例提供了一种电能表通信可靠性测试方法及装置，以解决目前的测试方法采用封闭式的通信模块，导致测试过程中灵活性差，并且由于接口特性、接口数量、错误数据注入方式固定且单一导致缺乏良好的可扩张性、可升级性和通用性的问题。
一方面，本申请实施例提供的电能表通信可靠性测试方法，包括：
数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据；
FPGA芯片从所述数据解析芯片获取所述初始数据，以及对所述初始数据进行故障注入和协议打包处理，生成测试数据；
所述FPGA芯片通过RS485通信接口仿真模块，将所述测试数据发送至电能表MCU，所述电能表MCU对所述测试数据进行处理，生成回应帧数据；
所述FPGA芯片从所述电能表MCU监听所述回应帧数据,以及将所述回应帧数据反馈至所述数据解析芯片；
数据解析芯片将所述回应帧数据打包处理后反馈至所述上位机；
所述上位机解析打包后的所述回应帧数据，生成评价数据；
根据所述评价数据和所述初始数据匹配关系，判断所述电能表MCU工作是否正常；
如果所述评价数据和所述初始数据匹配，则所述电能表MCU工作正常。
结合一方面，在第一种可能的实现方式中，数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据，具体包括：
所述数据解析芯片通过Modbus接口从所述上位机获取所述测试指令，以及根据Modbus协议解析所述测试指令，生成初始数据。
结合一方面，在第二种可能的实现方式中，数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据，具体包括：
所述数据解析芯片从所述上位机获取所述测试指令，以及解析所述测试指令，生成初始数据和控制指令。
结合第二种可能的实现方式，在第三种可能的实现方式中，生成初始数据和控制指令之后，还包括：
所述数据解析芯片将所述初始数据存入数据缓存区，以及将所述控制指令存入指令缓存区。
结合第三种可能的实现方式，在第四种可能的实现方式中，FPGA芯片从所述数据解析芯片获取所述初始数据，以及对所述初始数据进行故障注入和协议打包处理，生成测试数据，具体包括：
所述FPGA芯片解析所述指令缓存区中的所述控制指令，以及根据解析后的所述控制指令从所述数据缓存区中获取所述初始数据；
对所述初始数据进行故障注入和协议打包处理，生成测试数据。
结合第四种可能的实现方式，在第五种可能的实现方式中，对所述初始数据进行故障注入和协议打包处理之前，还包括：清空所述指令缓存区。
结合第四种可能的实现方式，在第六种可能的实现方式中，所述FPGA芯片从所述电能表MCU监听回应帧数据,以及将所述回应帧数据反馈至所述数据解析芯片，具体包括：
所述FPGA芯片从所述电能表MCU监听回应帧数据，以及将所述回应帧数据存入所述数据缓存区，同时设置指令缓存区中的回应帧控制指令；
将所述回应帧数据和所述回应帧控制指令反馈至所述上位机。
结合第六种可能的实现方式，在第七种可能的实现方式中，数据解析芯片将所述回应帧数据打包处理后反馈至所述上位机，具体包括：
所述数据解析芯片根据所述回应帧控制指令将所述回应帧数据打包处理后反馈至所述上位机。
结合第七种可能的实现方式，在第八种可能的实现方式中，所述数据解析芯片根据所述回应帧控制指令将所述回应帧数据打包处理后反馈至所述上位机之后，还包括：
清空所述指令缓存区。
第二方面，本申请提供的电能表通信可靠性测试装置，包括：上位机、FPGA开发板以及电能表MCU；
所述上位机用于电能表测试方案的运行以及测试指令的生成和发送；
所述FPGA开发板包括数据解析芯片、数据缓存区、指令缓存区以及FPGA芯片，所述数据解析芯片通过Modbus接口与所述上位机相互通信，所述数据解析芯片与所述数据缓存区和所述指令缓存区均相互通信，所述所述数据缓存区和所述指令缓存区均与所述FPGA芯片相互通信；其中，所述数据解析芯片用于Modbus协议的收发和解析通讯；所述数据缓存区用于在所述数据解析芯片与所述FPGA芯片通信时进行数据的缓存，所述指令缓存区用于在所述数据解析芯片与所述FPGA芯片通信时进行指令的缓存；
所述电能表MCU为被测模块，通过RS485通信接口仿真模块与所述FPGA芯片相互通信。
从上述实施例可以看出，方法包括数据解析芯片从上位机获取测试指令，以及解析测试指令，生成初始数据；FPGA芯片从数据解析芯片获取初始数据，以及对初始数据进行故障注入和协议打包处理，生成测试数据；FPGA芯片通过RS485通信接口仿真模块，将测试数据发送至电能表MCU，电能表MCU对测试数据进行处理，生成回应帧数据；FPGA芯片从电能表MCU监听回应帧数据,以及将回应帧数据反馈至数据解析芯片；数据解析芯片将回应帧数据打包处理后反馈至上位机；上位机解析打包后的回应帧数据，生成评价数据；根据评价数据和初始数据匹配关系，判断电能表MCU工作是否正常；如果评价数据和初始数据匹配，则电能表MCU工作正常。
与相关技术相比，本申请实施例基于FPGA技术，通过FPGA模拟的RS485仿真通信接口模块，代替真实接口模块，实现了电能表通信可靠性测试过程中故障数据可注入、接口参数可调整、通信数据可监控的功能，提高电能表接口可靠性测试灵活性、可扩展性和可升级性。另外，基于FPGA模拟的RS485仿真通信接口模块，还可以实现电能表通信可靠性测试过程中第三方恶意攻击测试。利用基于FPGA模拟的RS485仿真通信接口模块配合上位机及测试方案，实现了电能表通信可靠性测试的自动化。由于是仿真通信接口，用户可根据测试需要更改接口特性及接口数量，满足不同的测试需求，提高测试装置的灵活性和通用性。FPGA平台加入测试系统，由于其自身的高集成度和高可靠性，增强了整个测试系统的稳定性和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为申请的实施例示例性示出的通讯接口测试原理示意图；
图2为本申请实施例示例性示出的电能表可靠性测试方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所述为本申请的实施例的通讯接口测试原理示意图，实现装置主要由三部分组成：上位机、FPGA(Field-Programmable Gate Array，现场可编程门阵列)开发板以及电能表MCU(Microcontroller Unit，微控制单元)。其中上位机用于电能表测试方案的运行以及测试指令的生成及发送；FPGA开发板主要有数据解析芯片、数据缓存区、指令缓存区以及FPGA芯片组成，其中数据解析芯片可以是ARM芯片，所述FPGA开发板中内嵌ARM芯片。
ARM芯片主要用于Modbus协议的收发和解析，实现FPGA开发板与上位机的通讯，数据缓存区和指令缓存区主要用来在ARM芯片与FPGA芯片通信时进行控制指令的缓存和数据的缓存，实现FPGA芯片与ARM芯片之间内存共享式通讯。FPGA芯片主要进行RS485通信接口仿真模块的仿真以及控制指令的解析；电能表MCU为被测模块，通过RS485接口与FPGA开发板连接，从而实现电能表MCU通信可靠性的测试。
其中，基于FPGA的RS485通信接口仿真模块的模拟仿真用Verilog进行开发。所述内存共享式通讯方式：在FPGA芯片一侧开辟两片内存区域，用于FPGA芯片和ARM芯片控制指令(指令缓存区)和通信数据(数据缓存区)的交互，实现FPGA芯片与ARM芯片的通讯。
参见图2，为本申请实施例示例性示出的电能表可靠性测试方法流程图，所述方法包括以下步骤：
步骤101：ARM芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据；在电能表通讯可靠性测试过程中，上位机加载测试方案，根据测试方案以及测试需求向测试装置发送控制指令。FPGA开发板内ARM芯片通过Modbus接口接收来自上位机的通讯数据，并根据Moudbus协议解析数据内容，生成待传送的初始数据。这里，测试人员根据测试需求预先编制的自动化测试流程脚本，上位机根据测试方案自动对电能表软件可靠性进行测试。
步骤102：FPGA芯片从所述数据解析芯片获取所述初始数据，以及对所述初始数据进行故障注入和协议打包处理，生成测试数据；
具体的，ARM芯片将解析得的初始数据存入FPGA芯片与ARM芯片之间的数据缓存区。同时，根据初始数据的信息及FPGA芯片与ARM芯片之间的通讯规约将初始数据的信息按照特定格式编辑为控制指令，并将控制指令存入指令缓存区。FPGA在运行过程中实时监控指令缓存区中的数据，当检测到指令缓存区有控制指令时，会立即获取并解析控制指令。FPGA根据解析控制指令的内容取出数据缓存区中的数据，同时，清空指令缓存区中的控制指令等待下次传输。FPGA取得通讯数据后根据解析得到控制指令的测试需求，对测试数据进行故障注入及格式打包等处理，生成测试数据。
步骤103：所述FPGA芯片通过RS485通信接口仿真模块，将所述测试数据发送至电能表MCU，所述电能表MCU对所述测试数据进行处理，生成回应帧数据；
生成测试数据之后，FPGA芯片将测试数据传送给RS485通信接口仿真模块。RS485接口仿真模块根据通信协议按照一定时序，将数据发送给MCU被测单元。所述电能表MCU对所述测试数据进行处理，生成回应帧数据。
步骤104：所述FPGA芯片从所述电能表MCU监听所述回应帧数据,以及将所述回应帧数据反馈至所述数据解析芯片；
具体的，FPGA监听通信接口仿真模块的回应帧数据，接收到回应帧数据后，FPGA将接收到的回应帧数据解包后放入数据缓存区，同时设置指令缓存区中的回应帧控制指令。
步骤105：数据解析芯片将所述回应帧数据打包处理后反馈至所述上位机；
ARM芯片通过轮询方式监控指令缓存区中的回应帧控制指令。检测到回应帧控制指令后，根据回应帧控制指令解析结果，将数据缓存区中的回应帧数据通过Modbus协议传给上位机，同时清空指令缓存区中的回应帧控制指令以便下次数据传输。
步骤106：所述上位机解析打包后的所述回应帧数据，生成评价数据；
步骤107：根据所述评价数据和所述初始数据匹配关系，判断所述电能表MCU是否正常；
步骤108：如果所述评价数据和所述初始数据匹配，则所述电能表MCU正常。
上位机接收到回应帧数据后，解析打包后的回应帧数据，生成评价数据。这里的评价数据是经过电能表MCU处理的，因此通过匹配评价数据和原始的初始数据的关系，就能够判断电能表MCU工作是否正常。具体的，如果评价数据和初始数据匹配，则可以判断电能表MCU工作正常。相反的，如果评价数据和初始数据不相匹配，则可以判断电能表MCU工作不正常。另外，同时通过观察电能表显示信息、电量信息等可以进一步的评价电能表MCU工作是否正常。
从上述实施例可以看出，方法包括数据解析芯片从上位机获取测试指令，以及解析测试指令，生成初始数据；FPGA芯片从数据解析芯片获取初始数据，以及对初始数据进行故障注入和协议打包处理，生成测试数据；FPGA芯片通过RS485通信接口仿真模块，将测试数据发送至电能表MCU，电能表MCU对测试数据进行处理，生成回应帧数据；FPGA芯片从电能表MCU监听回应帧数据,以及将回应帧数据反馈至数据解析芯片；数据解析芯片将回应帧数据打包处理后反馈至上位机；上位机解析打包后的回应帧数据，生成评价数据；根据评价数据和初始数据匹配关系，判断电能表MCU工作是否正常；如果评价数据和初始数据匹配，则电能表MCU工作正常。
与相关技术相比，本申请实施例基于FPGA技术，通过FPGA模拟的RS485仿真通信接口模块，代替真实接口模块，实现了电能表通信可靠性测试过程中故障数据可注入、接口参数可调整、通信数据可监控的功能，提高电能表接口可靠性测试灵活性、可扩展性和可升级性。另外，基于FPGA模拟的RS485仿真通信接口模块，还可以实现电能表通信可靠性测试过程中第三方恶意攻击测试。利用基于FPGA模拟的RS485仿真通信接口模块配合上位机及测试方案，实现了电能表通信可靠性测试的自动化。由于是仿真通信接口，用户可根据测试需要更改接口特性及接口数量，满足不同的测试需求，提高测试装置的灵活性和通用性。FPGA平台加入测试系统，由于其自身的高集成度和高可靠性，增强了整个测试系统的稳定性和可靠性。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电能表通信可靠性测试方法，其特征在于，所述方法包括：
数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据；
FPGA芯片从所述数据解析芯片获取所述初始数据，以及对所述初始数据进行故障注入和协议打包处理，生成测试数据；
所述FPGA芯片通过RS485通信接口仿真模块，将所述测试数据发送至电能表MCU，所述电能表MCU对所述测试数据进行处理，生成回应帧数据；
所述FPGA芯片从所述电能表MCU监听所述回应帧数据,以及将所述回应帧数据反馈至所述数据解析芯片；
数据解析芯片将所述回应帧数据打包处理后反馈至所述上位机；
所述上位机解析打包后的所述回应帧数据，生成评价数据；
根据所述评价数据和所述初始数据匹配关系，判断所述电能表MCU工作是否正常；
如果所述评价数据和所述初始数据匹配，则所述电能表MCU工作正常。
2.根据权利要求1所述的电能表通信可靠性测试方法，其特征在于，数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据，具体包括：
所述数据解析芯片通过Modbus接口从所述上位机获取所述测试指令，以及根据Modbus协议解析所述测试指令，生成初始数据。
3.根据权利要求1所述的电能表通信可靠性测试方法，其特征在于，数据解析芯片从上位机获取测试指令，以及解析所述测试指令，生成初始数据，具体包括：
所述数据解析芯片从所述上位机获取所述测试指令，以及解析所述测试指令，生成初始数据和控制指令。
4.根据权利要求3所述的电能表通信可靠性测试方法，其特征在于，生成初始数据和控制指令之后，还包括：
所述数据解析芯片将所述初始数据存入数据缓存区，以及将所述控制指令存入指令缓存区。
5.根据权利要求4所述的电能表通信可靠性测试方法，其特征在于，FPGA芯片从所述数据解析芯片获取所述初始数据，以及对所述初始数据进行故障注入和协议打包处理，生成测试数据，具体包括：
所述FPGA芯片解析所述指令缓存区中的所述控制指令，以及根据解析后的所述控制指令从所述数据缓存区中获取所述初始数据；
对所述初始数据进行故障注入和协议打包处理，生成测试数据。
6.根据权利要求5所述的电能表通信可靠性测试方法，其特征在于，对所述初始数据进行故障注入和协议打包处理之前，还包括：清空所述指令缓存区。
7.根据权利要求5所述的电能表通信可靠性测试方法，其特征在于，所述FPGA芯片从所述电能表MCU监听回应帧数据,以及将所述回应帧数据反馈至所述数据解析芯片，具体包括：
所述FPGA芯片从所述电能表MCU监听回应帧数据，以及将所述回应帧数据存入所述数据缓存区，同时设置指令缓存区中的回应帧控制指令；
将所述回应帧数据和所述回应帧控制指令反馈至所述上位机。
8.根据权利要求7所述的电能表通信可靠性测试方法，其特征在于，数据解析芯片将所述回应帧数据打包处理后反馈至所述上位机，具体包括：
所述数据解析芯片根据所述回应帧控制指令将所述回应帧数据打包处理后反馈至所述上位机。
9.根据权利要求8所述的电能表通信可靠性测试方法，其特征在于，所述数据解析芯片根据所述回应帧控制指令将所述回应帧数据打包处理后反馈至所述上位机之后，还包括：
清空所述指令缓存区。
10.一种电能表可靠性测试装置，其特征在于，所述装置包括：上位机、FPGA开发板以及电能表MCU；
所述上位机用于电能表测试方案的运行以及测试指令的生成和发送；
所述FPGA开发板包括数据解析芯片、数据缓存区、指令缓存区以及FPGA芯片，所述数据解析芯片通过Modbus接口与所述上位机相互通信，所述数据解析芯片与所述数据缓存区和所述指令缓存区均相互通信，所述所述数据缓存区和所述指令缓存区均与所述FPGA芯片相互通信；其中，所述数据解析芯片用于Modbus协议的收发和解析通讯；所述数据缓存区用于在所述数据解析芯片与所述FPGA芯片通信时进行数据的缓存，所述指令缓存区用于在所述数据解析芯片与所述FPGA芯片通信时进行指令的缓存；
所述电能表MCU为被测模块，通过RS485通信接口仿真模块与所述FPGA芯片相互通信。
CN202010338920.XA 2020-04-26 2020-04-26 一种电能表通信可靠性测试方法及装置 Pending CN111597062A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010338920.XA CN111597062A (zh) 2020-04-26 2020-04-26 一种电能表通信可靠性测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010338920.XA CN111597062A (zh) 2020-04-26 2020-04-26 一种电能表通信可靠性测试方法及装置

Publications (1)

Publication Number Publication Date
CN111597062A true CN111597062A (zh) 2020-08-28

Family

ID=72190711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010338920.XA Pending CN111597062A (zh) 2020-04-26 2020-04-26 一种电能表通信可靠性测试方法及装置

Country Status (1)

Country Link
CN (1) CN111597062A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425201A (zh) * 2015-12-11 2016-03-23 中国电力科学研究院 用于智能电能表软件可靠性检测的计量芯片模拟测试方法
CN105573912A (zh) * 2015-12-11 2016-05-11 中国电力科学研究院 用于智能电能表软件可靠性检测的时钟芯片模拟测试方法
WO2016090908A1 (zh) * 2014-12-12 2016-06-16 国家电网公司 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
CN206162500U (zh) * 2016-08-18 2017-05-10 中国电力科学研究院 一种用于检测智能电能表软件可靠性的智能装置
CN107678960A (zh) * 2017-09-26 2018-02-09 国网冀北电力有限公司电力科学研究院 智能电能表软件黑盒测试系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016090908A1 (zh) * 2014-12-12 2016-06-16 国家电网公司 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
CN105738854A (zh) * 2014-12-12 2016-07-06 国家电网公司 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
CN105425201A (zh) * 2015-12-11 2016-03-23 中国电力科学研究院 用于智能电能表软件可靠性检测的计量芯片模拟测试方法
CN105573912A (zh) * 2015-12-11 2016-05-11 中国电力科学研究院 用于智能电能表软件可靠性检测的时钟芯片模拟测试方法
CN206162500U (zh) * 2016-08-18 2017-05-10 中国电力科学研究院 一种用于检测智能电能表软件可靠性的智能装置
CN107678960A (zh) * 2017-09-26 2018-02-09 国网冀北电力有限公司电力科学研究院 智能电能表软件黑盒测试系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杜蜀薇 等: "基于FPGA 仿真模拟技术的智能电能表软件可靠性测试系统设计" *
连盟 等: "1553B 总线故障注入测试方法研究" *

Similar Documents

Publication Publication Date Title
CN106597947B (zh) 变电站设备测试方法、服务器、测试仪及系统
CN108234614B (zh) 一种基于自定义协议及Netty框架的交互方法
CN102946616B (zh) 一种物联网中间件性能测试系统和测试方法
CN103150238B (zh) 一种服务请求处理方法、模拟性能测试方法及装置
WO2012155842A1 (zh) Ctcs-3级列控测试仿真系统
US20120036275A1 (en) Message traffic interception system
CN107819611B (zh) 基于iec61850多服务端仿真的客户端测试方法
CN113890830B (zh) 一种iec104主站模拟系统
CN206673990U (zh) 一种通信报文的检测系统
CN112994972B (zh) 一种分布式探针监测平台
CN103984335A (zh) 配电自动化系统的测试方法及系统
CN203909606U (zh) 配电自动化系统的测试系统
CN100493005C (zh) 一种基于ttcan的燃料电池汽车整车通讯网络测试系统
CN102821010A (zh) 保护装置仿真仪
CN111123009A (zh) 一种基于scd文件的智能变电站雪崩测试方法、系统及终端设备
CN111935767B (zh) 一种网络仿真系统
CN102298112B (zh) 一种可编程逻辑器件的测试方法及系统
US7272750B2 (en) Expert system for intelligent testing
CN104780123B (zh) 一种网络包收发处理装置及其设计方法
CN201037955Y (zh) 一种基于ttcan的燃料电池汽车整车通讯网络测试装置
CN101808082A (zh) 一种支持多协议的设备仿真方法
CN111597062A (zh) 一种电能表通信可靠性测试方法及装置
CN1932774A (zh) 一种基于多串口资源的嵌入式系统软件快速测试系统和方法
CN110868341A (zh) 就地化保护智能管理单元测试方法及装置
CN110262454A (zh) 风机控制系统的测试系统、方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828