CN111596887B - 一种基于可重构计算结构的内积计算方法 - Google Patents

一种基于可重构计算结构的内积计算方法 Download PDF

Info

Publication number
CN111596887B
CN111596887B CN202010442271.8A CN202010442271A CN111596887B CN 111596887 B CN111596887 B CN 111596887B CN 202010442271 A CN202010442271 A CN 202010442271A CN 111596887 B CN111596887 B CN 111596887B
Authority
CN
China
Prior art keywords
inner product
input
calculation
level
mantissa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010442271.8A
Other languages
English (en)
Other versions
CN111596887A (zh
Inventor
李亮
王晶
李振
冯新用
刘广才
程文播
韩文念
凌星
贾明正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weigao Guoke Mass Spectrometry Medical Technology Tianjin Co ltd
Original Assignee
Weigao Guoke Mass Spectrometry Medical Technology Tianjin Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weigao Guoke Mass Spectrometry Medical Technology Tianjin Co ltd filed Critical Weigao Guoke Mass Spectrometry Medical Technology Tianjin Co ltd
Priority to CN202010442271.8A priority Critical patent/CN111596887B/zh
Publication of CN111596887A publication Critical patent/CN111596887A/zh
Application granted granted Critical
Publication of CN111596887B publication Critical patent/CN111596887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4876—Multiplying
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Advance Control (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供了一种基于可重构计算结构的内积计算结构，采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器；所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为L2级流水线级数为其中m为乘法器个数，N为元素个数。本发明的内积计算结构由3种基本结构构成，这样组合的计算结构简单，容易实现，而且在搭建内积计算结构时更加灵活实用。

Description

一种基于可重构计算结构的内积计算方法
技术领域
本发明属于可重构计算领域，尤其是涉及一种基于可重构计算结构的内积计算方法。
背景技术
可重构架构是兼顾了软件计算的灵活性和硬件计算的高效率的新型计算架构，近年来，可重构计算技术已经深入到几乎所有的应用领域，包括汽车电子、国防、医疗器械、航天航空、高性能计算等领域。其中一种目前主流的可重构计算技术是基于FPGA实现的，基于FPGA的可重构系统是指以FPGA为可重构处理单元的系统。FPGA是细粒度的重构器件，其重构的基本元素是逻辑门、触发器和连线，允许设计者对门器件进行操作，因此FPGA具有很大的灵活性，尤其适用于处理复杂的位计算。当前工程中大多数的算法都依赖于矩阵计算，而矩阵计算或者矩阵分解在很大程度上都是内积计算。
传统的内积计算结构的乘法器数量固定，结构确定，在使用的灵活度上受到极大的限制，而且可移植性差，同时对于维数较小的向量内积计算又造成了资源浪费，难以针对不同的硬件资源生成合理的解决方案，资源利用率不高，可扩展性较差。另一方面，以往对矩阵进行处理时，一般基于向量处理器在FPGA上实现矩阵或者向量运算，这就需要考虑数据的访问模式，尤其是矩阵涉及到二维方向性问题，在对矩阵进行操作时，需要运行多条指令实现，这就使得对数据的访问的效率变得低下。
发明内容
有鉴于此，本发明旨在提出一种基于可重构计算结构的内积计算结构，以解决上述背景技术中存在的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于可重构计算结构的内积计算结构，采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器。
进一步的，所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为L2级流水线级数为/>其中m为乘法器个数，N为元素个数。
进一步的，处理器依据库函数和定义的指令集将存储器中的数据通过通信模块以设定的数据流格式发送给内积计算结构，数据首先进入到L1级，如果需要计算的维数小于等于16，则跳过L2级，直接得到计算结果；如果计算的内积维数大于16，则需进入L2级，最终计算完成的数据缓存在输出模块中，输出模块将计算结果和L1、L2级索引号以及有效标志位上传至上位机进行整合存储。
进一步的，还包括使用L1级和L2级索引号以及尾标志位来标记矩阵的行列，通过单指令实现对整个矩阵进行操作，其中，指令集分为计算指令和配置指令两类，计算指令包括矩阵计算和向量内积两组指令；配置指令包括内积计算结构配置和结果返回指令。
进一步的，所述基本单元中的乘法操作执行对应元素之间的浮点乘法，具体浮点乘法过程如下：
计算输入a的尾数和输入b的尾数的乘积；
计算输入a和输入b的符号位；
判断输入数据尾数+1的乘积是否大于2；
若是，则输入a和输入b阶数做和且额外加1；
若不是，则输入a和输入b阶数做和。
进一步的，所述基本单元中的加法操作执行对应元素之间的浮点加法，具体浮点加法过程如下：
计算输入a的尾数和输入b阶数的绝对值c；
判断a的阶数是否大于等于b的阶数；
若是，则b的尾数右移c位得b1；
若不是，则a的尾数右移c位得a1；
计算a1+b1并获取其符合和绝对值d以及绝对值d的阶数e；
判断d是否大于等于2；
若是，则a和b阶数较大的值减去e加1；
若不是，则a和b阶数较大的值减去e。
相对于现有技术，本发明所述的一种基于可重构计算结构的内积计算结构具有以下优势：
(1)本发明中内积计算结构随着操作矩阵或者向量的规模变化而变化，当计算的矩阵或者向量的规模有所缩减时，其相应的内积计算结构也会随之变化，会释放其中的一些资源进行其他操作。这样可以在计算内积中节省资源，提高运算效率；
(2)本发明的内积计算结构由3种基本结构构成，这样组合的计算结构简单，容易实现，而且在搭建内积计算结构时更加灵活实用；
(3)本发明针对输入向量维数很高的情形设计了L2级流水线操作，L2级流水线级数为这样提供了针对较高维向量内积的计算方法。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的矩阵数据流时序图示意图；
图2为本发明实施例所述的8输入内积计算结构示意图；
图3为本发明实施例所述的两级内积计算结构示意图；
图4为本发明实施例所述的指令流水示意图；
图5为本发明实施例所述的向量内积指令的指令流和数据流示意图；
图6为本发明实施例所述的调用结果返回指令以获取结果示意图；
图7为本发明实施例所述的配置指令的指令帧示意图；
图8为本发明实施例所述的浮点乘法计算流程图；
图9为本发明实施例所述的浮点加法计算流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
针对传统的内积计算结构的乘法器数量固定，结构确定，在使用的灵活度上受到极大的限制，而且可移植性差，同时对于维数较小的向量内积计算又造成了资源浪费，难以针对不同的硬件资源生成合理的解决方案，资源利用率不高，可扩展性较差的问题，本发明提供一种基于可重构计算结构的内积计算结构，以图2中的3种结构为基本单元，可以进行多种模式的组合，对于N元素向量的内积，假设此时FPGA资源可以提供的乘法器数目为m个，则得到结果的时延为：
其中时延周期个数为：
其中符号表示向上取整，整数Mclk亦为流水线的级数。
以3种基本结构来组合生成内积计算结构，这样可以利用最少的资源来得到较高的效率。内积计算结构随着操作矩阵或者向量的规模变化而变化，当计算的矩阵或者向量的规模有所缩减时，其相应的内积计算结构也会随之变化，会释放其中的一些资源进行其他操作。例如开始时刻需计算大量16维向量内积，一段时间后又需要计算8维向量内积，则5级流水的16输入型计算结构会自动退化为两个4级流水的8输入型内积计算结构，这样不仅节省了资源也提高了计算效率。
本发明在图2中的3个基本结构下最大程度上实现了系统资源于数据计算效率之间的平衡，即尽量用最少的资源完成同等的浮点计算量；本发明有较强的通用性，该结构适用于依赖内积计算的算法(例如Least mean square算法、radial-basis-functions算法等)，且基于该结构的算法执行具有低时延的优点。
本发明采用多级流水线设计思路，流水线级数是可配置的，内积计算结构分成L1和L2两级，其中基本模块定义为L1级，加法器定义为L2级。一般而言，L1级流水线级数为L2级流水线级数为/>如图3所示。处理器依据库函数和定义的指令集将存储器中的数据通过通信模块以某种特定的数据流格式发送给内积计算结构，数据首先进入到L1级，如果需要计算的维数小于等于16，则跳过L2级，直接得到计算结果；如果计算的内积维数大于16，则需进入L2级，最终计算完成的数据缓存在输出模块中，输出模块将计算结果和L1、L2级索引号以及有效标志位一同交付，上位机基于此进行整合存储。
本发明为了克服在对矩阵进行操作时，需要运行多条指令实现，使得对数据的访问的效率变得低下的问题，矩阵的截断方式采用图1的方式，使用L1级和L2级索引号以及尾标志位来标记矩阵的行列，这样单指令就可以对整个矩阵进行操作，而无需多个指令才能操作一个矩阵。正是基于此，本发明设计了一套相对比较完整的指令集，以实现单指令操作矩阵的相关运算，例如矩阵乘法操作、向量内积操作、内积计算结构配置、内积结果输出以及索引返回等指令。
指令集分为计算指令和配置指令两类，计算指令包括矩阵计算和向量内积两组指令；配置指令包括内积计算结构配置和结果返回指令。
下面以向量内积指令为例，其指令流和数据流如图5所示。
该指令完成后，对应的数据并行流入转换模块进入基本模块，直至所有的数据输入完成，期间依据流水线思想执行向量内积计算。计算完成后缓存，此后可以调用结果返回指令以获取结果，下面以立即获取结果为例，如图6所示。
在向量内积指令后立即执行立即获取内积指令，即可返回向量内积，也可以选择获取所需维数的计算结果。
配置指令的指令帧如图7所示。
配置类型有内积输入规模和最大缓存规模两种，后面是配置数值，内积输入规模可以配置为8、16和32。
本发明的单指令可以操作矩阵浮点运算，访问效率高，系统具备较为完整的指令集，该指令集亦可以用在其他类似的系统中，比如其他浮/定点计算结构的硬件加速器中；
图4为多级指令流水线操作步骤，以8输入内积计算结构举例说明，最初对数据进行采样并进行缓存，在同步时钟节拍下，进入第1级，第1级为乘法操作，执行对应元素之间的浮点乘法(标量乘法)，本发明设计的浮点乘法运算单元在一个时钟周期下就可以得到运算结果。其结果缓存后，依次进入到第2-4级，第2-4级为累和过程，级间设计缓存结构，同样地，本发明设计的浮点加法运算单元在一个时钟周期下就可以得到运算结果。将最终的内积结果缓存并提交给通信模块，交由上位机根据两级索引做整合处理。
本实施例中，浮点乘法过程如图8所示：
计算输入a的尾数和输入b的尾数的乘积；
计算输入a和输入b的符号位；
判断输入数据尾数+1的乘积是否大于2；
若是，则输入a和输入b阶数做和且额外加1；
若不是，则输入a和输入b阶数做和。
浮点乘法实现举例：
比如2.0乘以0.5为例，单精度浮点数2.0的16进制格式为：4000000，对应的2进制格式为0100 0000 0000 0000 0000 0000 0000 0000，符号位为0，指数位为1000 0000，尾数为0000 0000 0000 0000 0000 000；
单精度浮点数0.5的16进制格式为：3F00000，对应的2进制格式为00111111 00000000 0000 0000 0000 0000，符号位为0，指数位为0111 1110，尾数为0000 0000 00000000 0000 000；
计算时分为三个步骤，且三个步骤同时进行，这是单时钟得出结果的原因。步骤一，乘积符号位为两个符号位的异或，故符号位为0；步骤二，指数相差1，0.5的1+尾数，得到1000 0000 0000 0000 0000 0000，2.0的尾数为1000 0000 0000 0000 0000 0000，相乘得到1000 0000 0000 0000 00000000，这个结果小于2，指数不加1，于是得到乘积尾数为0000000 0000 00000000 0000；步骤三，指数取二者之和，且根据步骤二不加1，于是得到乘积的指数为0111 1111。于是得到乘积的16进制的浮点格式3F800000，转换成十进制为1.0。
本实施例中，浮点加法过程如图9所示：
计算输入a的尾数和输入b阶数的绝对值c；
判断a的阶数是否大于等于b的阶数；
若是，则b的尾数右移c位得b1；
若不是，则a的尾数右移c位得a1；
计算a1+b1并获取其符合和绝对值d以及绝对值d的阶数e；
判断d是否大于等于2；
若是，则a和b阶数较大的值减去e加1；
若不是，则a和b阶数较大的值减去e。
浮点加法实现举例：
比如2.0乘以0.5为例，单精度浮点数2.0的16进制格式为：4000000，对应的2进制格式为0100 0000 0000 0000 0000 0000 0000 0000，符号位为0，指数位为1000 0000，尾数为0000 0000 0000 0000 0000 000；
单精度浮点数0.5的16进制格式为：3F00000，对应的2进制格式为00111111 00000000 0000 0000 0000 0000，符号位为0，指数位为0111 1110，尾数为0000 0000 00000000 0000 000；
计算时分为三个步骤，且三个步骤同时进行，这是单时钟得出结果的原因。步骤一，两个都是正数，和还为正数，故符号位为0；步骤二，指数相差1，0.5的1+尾数向右移位2位，得到0010 0000 0000 0000 0000 0000，2.0的尾数为1000 0000 0000 0000 00000000，相加得到1010 0000 0000 00000000 0000，于是得到尾数为010 0000 0000 00000000 0000；步骤三，指数取二者中的最大值，于是得到乘积的指数为1000 0000。于是得到乘积的16进制的浮点格式40200000，转换成十进制为2.5。
本发明的内积的浮点计算结构可以配置，其可扩展性强，使用灵活。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于可重构计算结构的内积计算方法，其特征在于：采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器；
所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为（log2m）+1，L2级流水线级数为（N/m）+1，其中m为乘法器个数，N为元素个数；
处理器依据库函数和定义的指令集将存储器中的数据通过通信模块以设定的数据流格式发送给内积计算结构，数据首先进入到L1级，如果需要计算的维数小于等于16，则跳过L2级，直接得到计算结果；如果计算的内积维数大于16，则需进入L2级，最终计算完成的数据缓存在输出模块中，输出模块将计算结果和L1、L2级索引号以及有效标志位上传至上位机进行整合存储；
还包括使用L1级和L2级索引号以及尾标志位来标记矩阵的行列，通过单指令实现对整个矩阵进行操作，其中，指令集分为计算指令和配置指令两类，计算指令包括矩阵计算和向量内积两组指令；配置指令包括内积计算结构配置和结果返回指令。
2.根据权利要求1所述的一种基于可重构计算结构的内积计算方法，其特征在于：所述基本单元中的乘法操作执行对应元素之间的浮点乘法，具体浮点乘法过程如下：
计算输入a的尾数和输入b的尾数的乘积；
计算输入a和输入b的符号位；
判断输入数据尾数+1的乘积是否大于2；
若是，则输入a和输入b阶数做和且额外加1；
若不是，则输入a和输入b阶数做和。
3.根据权利要求1所述的一种基于可重构计算结构的内积计算方法，其特征在于：所述基本单元中的加法操作执行对应元素之间的浮点加法，具体浮点加法过程如下：
计算输入a的尾数和输入b阶数的绝对值c；
判断a的阶数是否大于等于b的阶数；
若是，则b的尾数右移c位得b1；
若不是，则a的尾数右移c位得a1；
计算a1+b1并获取其符合和绝对值d以及绝对值d的阶数e；
判断d是否大于等于2；
若是，则a和b阶数较大的值减去e加1；
若不是，则a和b阶数较大的值减去e。
CN202010442271.8A 2020-05-22 2020-05-22 一种基于可重构计算结构的内积计算方法 Active CN111596887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010442271.8A CN111596887B (zh) 2020-05-22 2020-05-22 一种基于可重构计算结构的内积计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010442271.8A CN111596887B (zh) 2020-05-22 2020-05-22 一种基于可重构计算结构的内积计算方法

Publications (2)

Publication Number Publication Date
CN111596887A CN111596887A (zh) 2020-08-28
CN111596887B true CN111596887B (zh) 2023-07-21

Family

ID=72182971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010442271.8A Active CN111596887B (zh) 2020-05-22 2020-05-22 一种基于可重构计算结构的内积计算方法

Country Status (1)

Country Link
CN (1) CN111596887B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735857A (zh) * 2002-11-06 2006-02-15 诺基亚有限公司 用于完成乘法运算的方法、系统和设备
CN101547089A (zh) * 2008-03-28 2009-09-30 上海爱信诺航芯电子科技有限公司 集成电路中素数域椭圆曲线密码算法的实现方法
CN102566967A (zh) * 2011-12-15 2012-07-11 中国科学院自动化研究所 一种采用多级流水线结构的高速浮点运算器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108958705B (zh) * 2018-06-26 2021-11-12 飞腾信息技术有限公司 一种支持混合数据类型的浮点融合乘加器及其应用方法
CN109739555B (zh) * 2019-01-04 2023-06-16 腾讯科技（深圳）有限公司 包括乘累加模块的芯片、终端及控制方法
CN109828744B (zh) * 2019-01-18 2020-09-08 东北师范大学 一种基于fpga的可配置浮点向量乘法ip核

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735857A (zh) * 2002-11-06 2006-02-15 诺基亚有限公司 用于完成乘法运算的方法、系统和设备
CN101547089A (zh) * 2008-03-28 2009-09-30 上海爱信诺航芯电子科技有限公司 集成电路中素数域椭圆曲线密码算法的实现方法
CN102566967A (zh) * 2011-12-15 2012-07-11 中国科学院自动化研究所 一种采用多级流水线结构的高速浮点运算器

Also Published As

Publication number Publication date
CN111596887A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN108287681B (zh) 一种单精度浮点融合点乘运算装置
US10698657B2 (en) Hardware accelerator for compressed RNN on FPGA
CN107168678B (zh) 一种乘加计算装置及浮点乘加计算方法
CN102103479B (zh) 浮点运算器及浮点运算的处理方法
CN102495719B (zh) 一种向量浮点运算装置及方法
US9274750B2 (en) System and method for signal processing in digital signal processors
CN109146067B (zh) 一种基于FPGA的Policy卷积神经网络加速器
CN112712172B (zh) 用于神经网络运算的计算装置、方法、集成电路和设备
CN101847087A (zh) 一种支持定浮点可重构的横向求和网络结构
CN110851779B (zh) 用于稀疏矩阵运算的脉动阵列架构
CN110162742B (zh) 实数矩阵求逆的浮点运算电路实现方法
CN111898733A (zh) 一种深度可分离卷积神经网络加速器架构
Yue et al. A 28nm 16.9-300TOPS/W computing-in-memory processor supporting floating-point NN inference/training with intensive-CIM sparse-digital architecture
WO2020215124A1 (en) An improved hardware primitive for implementations of deep neural networks
CN112540743A (zh) 面向可重构处理器的有无符号乘累加器及方法
CN116450217A (zh) 一种多功能定点乘法和乘累加运算装置及方法
CN101840324B (zh) 支持复数运算和子字并行的64位定浮点乘法器
Ullah et al. Factored radix-8 systolic array for tensor processing
CN113313252A (zh) 一种基于脉动阵列的深度可分离卷积实现方法
EP3841461B1 (en) Digital circuit with compressed carry
CN111596887B (zh) 一种基于可重构计算结构的内积计算方法
CN110825346B (zh) 一种低逻辑复杂度的无符号近似乘法器
CN116484886A (zh) 高精度雷达信号运算芯片的数据处理架构和运算芯片系统
Yang et al. Approximate compressor-based multiplier design methodology for error-resilient digital signal processing
CN115357214A (zh) 一种兼容非对称多精度混合乘累加运算的运算单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220330

Address after: 300000 building 19, No. 16, Wujing Road, economic and Technological Development Zone, Dongli District, Tianjin

Applicant after: Weigao Guoke mass spectrometry medical technology (Tianjin) Co.,Ltd.

Address before: Building 4, No.16 Wujing Road, development zone, Dongli District, Tianjin

Applicant before: TIANJIN GUOKE YIGONG TECHNOLOGY DEVELOPMENT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant