CN111585592B - 支持非连续带内载波聚合和带间载波聚合两者的rffe lna拓扑 - Google Patents

支持非连续带内载波聚合和带间载波聚合两者的rffe lna拓扑 Download PDF

Info

Publication number
CN111585592B
CN111585592B CN202010100721.5A CN202010100721A CN111585592B CN 111585592 B CN111585592 B CN 111585592B CN 202010100721 A CN202010100721 A CN 202010100721A CN 111585592 B CN111585592 B CN 111585592B
Authority
CN
China
Prior art keywords
low noise
noise amplifier
output
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010100721.5A
Other languages
English (en)
Other versions
CN111585592A (zh
Inventor
埃姆雷·艾兰哲
迈尔斯·萨内
帕宁德拉·耶拉米利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
Original Assignee
PASSION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PASSION filed Critical PASSION
Publication of CN111585592A publication Critical patent/CN111585592A/zh
Application granted granted Critical
Publication of CN111585592B publication Critical patent/CN111585592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3089—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising field-effect transistors in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H04L5/001—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT the frequencies being arranged in component carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

本发明涉及一种支持非连续带内载波聚合和带间载波聚合两者的RFFE LNA拓扑，具体地涉及一种用于支持带间载波聚合(CA)信号、带内非连续CA信号和非CA信号的各种组合的接收器拓扑，这些信号具有聚合在其中的不同的信号组合。

Description

支持非连续带内载波聚合和带间载波聚合两者的RFFE LNA 拓扑
技术领域
本文中描述的各种实施方式涉及接收器，并且更具体地涉及具有低噪声放大器的射频前端(RFFE)，该RFFE用于被配置成用于接收载波聚合信号的通信设备中。
背景技术
许多现代电子系统包括能够发送和接收信号的射频(RF)收发器；示例包括个人计算机、无线平板电脑、蜂窝电话、无线网络部件、电视、线缆系统“机顶盒”、雷达系统等。在依赖于这样的收发器的通信系统中，射频被分成分配至特定频率范围的频带。例如，IEEE(电气与电子工程师协会)定义了以下频带：
Figure GDA0002944475650000021
依赖于发送和接收RF信号的收发器的现代电子系统的一个示例是蜂窝电话系统。为了在北美2G/3G/4G中的最大兼容性，蜂窝电话通常能够处理双频800MHz蜂窝或1900MHzPCS信号。在许多市场中，通过这样的蜂窝电话发送和接收的4G数据(LTE、WiMAX)对以频率为700MHz、1700至2100MHz、1900MHz以及2500至2700MHz操作的信号进行调制。在每个频带内，将信道分配至较窄的频率范围。通常，要发送的RF信号在所选频带的信道之一内被调制。
能够接收这样的信号的射频(RF)收发器包括接收器前端电路，接收器前端电路通常包括低噪声放大器(“LNA”)。LNA负责为通信接收器内接收到的信号提供第一级放大。LNA的操作规范对于通信接收器的整体质量非常重要。到LNA的输入中的任何噪声或失真都将会被放大，并且使整体接收器性能下降。因此，接收器的灵敏度在很大程度上由接收器前端电路的质量并且具体地由LNA的质量来确定。
在一些情况下，例如在上述蜂窝电话的情况下，需要LNA在相对宽的频带上操作并且放大具有若干调制基带或中频(IF)信号的信号。在一些情况下，可能需要蜂窝电话的LNA来放大具有多个调制IF或基带信号的接收信号。例如，需要一些蜂窝电话来接收带内非连续载波聚合(CA)信号。CA信号可以具有两个信道(或IF载波)，两个信道的频率彼此不相邻，但是位于同一频带中。例如，CA信号在由众所周知的行业标准制定组织第三代合作伙伴计划(3GPP)定义的蜂窝频带内可以具有两个非相邻信道。
在需要接收器来接收CA信号的情况下，例如在符合3GPP通信行业标准的第11版的蜂窝电话的情况下，LNA通常会放大接收到的信号，并且将经放大的输出信号提供至无源分离器。
图1是蜂窝电话接收器前端电路的一部分的图示，其中，LNA 101耦接至可变衰减器103。旁路开关105使得可变衰减器能够被可选地分流。然后，将信号耦合至单刀三掷模式选择器开关107，单刀三掷模式选择器开关107使得LNA 101的输出能够仅选择性地耦接至第一下变频器和基带电路(DBC)109、第二DBC 111或者第一DBC 109和第二DBC 111两者。
当模式选择器开关107处于第一位置(即，单信道模式1)时，LNA 101的输出直接耦接至第一DBC 109。在第二位置(即，分离模式)时，LNA 101的输出通过无源功率分离器113耦接至第一DBC 109和第二DBC 111两者。在第三位置(即，单信道模式2)时，LNA 101的输出仅耦接至第二DBC 111。
图1所示的架构产生了若干限制。第一个限制是在第一DBC 109与第二DBC 111之间可以实现的隔离量。通常，制造良好的3dB分离器可以在分离器113设计用于其操作的中心频率下实现输出之间的大约18-20dB隔离。从一个DBC交叉耦合至另一DBC的信号通常将会导致干扰和失真，从而将导致接收器灵敏度的整体下降。
此外，无源分离器通常被设计成在相对窄的频率范围内最佳地操作。也就是说，无源分离器本质上是窄带设备。随着通过分离器113耦合的信号的频率偏离针对分离器设计的最佳频率，输出至输出隔离将下降。由于当前可用的分离器的限制，并且由于被设计成处理CA信号的接收器必须在相对宽的频率范围内操作，因此难以实现DBC 109与DBC 111之间期望的隔离。
此外，功率分离器例如图1所示的分离器113具有很大的损耗。由于3dB功率分离器会将功率分离成一半，因此即使是理想的分离器也将导致功率降低3dB。另外，大多数分离器将具有附加的1.0至1.5dB的插入损耗。插入损耗如输出至输出隔离一样通常将会随着所施加信号的频率偏离分离器被设计成进行操作所针对的中心频率而变得更糟。
此外，在模式选择开关107和分离器113中遇到的损耗导致需要更多的增益。当以分离模式操作时，这会导致线性度的降低(如通常以测量“三阶截距”为特征)以及接收器噪声系数的下降。
因此，当前需要可以在分离模式下以高输出至输出隔离来操作而不会降低三阶截距和噪声系数且具有相对低的前端损耗的具有CA能力的接收器前端电路。
此外，在如今的若干情况下，需要具有多于两个的输入，每个输入可以接收不同频率处的带内(Intra-B)CA信号或带间(Inter-B)CA信号。由于在LNA处理宽频率范围的能力方面的限制，因此可能必须具有若干LNA，每个LNA都被调谐成放大特定频率范围内的信号。然而，对LNA所驻留在其中的接收器前端电路的大小的限制可能对可以存在的LNA的数目产生限制，或者至少使其必须有效地使用FEC的集成电路中的实际资源(real estate)。
因此，当前需要能够处理若干可能的信号的有效、灵活的FEC，若干可能的信号包括不同频率范围内的Intra-B CA信号和不同频率范围内的Inter-B CA信号以及非CA信号。
发明内容
本文中公开了一种可以以低噪声、高线性度、高隔离和小面积来有效地放大并处理单频带RF信号和多频带RF信号的接收器前端电路(FEC)。
已经描述了所要求保护的发明的多个实施方式。应当理解，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，所描述的步骤中的一些可以是与顺序无关的，并且因此可以以与所描述的顺序不同的顺序来执行。此外，所描述的步骤中的一些可以是可选的。关于所识别的方法描述的各种活动可以以重复、系列或并行的方式执行。应当理解，以下描述旨在说明而非限制所要求保护的发明的范围，该范围由所附权利要求书的范围限定，并且其他实施方式在权利要求书的范围内。
附图说明
图1是现有技术通信接收器的接收器前端电路的图示。
图2A是根据所公开的方法和设备的一些实施方式的具有LNA电路的前端电路(FEC)的接收器部分的图示。
图2B是根据目前公开的方法和设备的一些实施方式的LNA电路例如图2A所示的LNA的图示。
图3是FEC的接收器部分的图示，其中，栅极开关耦接至输入FET的栅极以使得栅极能够耦接至已知电位。
图4是具有两个部分的输入开关的简化示意图。
图5是根据实施方式的FEC的接收器部分的图示，其中，分离的LNA由两个输入FET实现并且具有与LNA1和LNA2共享的输出FET。
图6是根据实施方式的FEC的接收器部分的图示，其中，可以在图2A的电路的益处与图5的电路的益处之间进行选择。
图7是作为图2B所示的LNA电路的扩展的LNA电路的图示。
图8是根据另一实施方式的FEC的接收器部分的图示，其中，提供了第四信号输出并且提供了第四单个LNA。
在各个附图中，相似的附图标记和名称指示相似的元件。
具体实施方式
图2A是根据目前公开的方法和设备的一些实施方式的前端电路(FEC)200的接收器部分(在下文中称为“接收器FEC”)的图示。接收器FEC 200包括低噪声放大器(LNA)电路201。图2B是LNA电路201的图示，其中LNA电路201被隔离以便更容易观看。因此，对“图2”的引用应当被理解为包括图2A和图2B。在一些实施方式中，LNA电路201是具有三个电路输入202、204、206、两个电路输出208、210以及各种电源和接地连接的LNA集成电路(LNAIC)。在一些实施方式中，还提供了控制端子以使得能够由外部LNA控制器245控制LNA电路201。可替选地，LNA控制器245被制造在LNAIC 201上。LNA电路201包括两个单模LNA即LNA1 203和LNA2 209以及分离的LNA 215。
接收器FEC 200是用于接收并放大非载波聚合(非CA)信号、Inter-B载波聚合(Inter-CA)信号和带内载波聚合(Intra-B CA)信号的灵活且有效的电路。Inter-B CA信号是包括不同频带的两个或更多个频率的信号。Intra-B CA信号是包括在频率上分开但是位于同一频带内的两个或更多个信号的信号。LNA控制器245或其他控制系统提供对接收器FEC 200的三个LNA 203、LNA 209、LNA 215的控制。通过控制LNA，可以选择适合于正在接收的特定信号的操作模式。例如，对于图2所示的实施方式，接收器FEC 200可以接收以下四种类型的信号之一：(1)在针对LNA1 203被调谐的频率范围内的非载波聚合(非CA)信号；(2)在针对LNA2 209被调谐的频率范围内的非载波聚合(非CA)信号；(3)具有LNA1 203被调谐到的第一频带内的第一信号与LNA2 209被调谐到的第二频带内的信号聚合的Inter-B CA信号；以及(4)具有分离的LNA 215被调谐到的第一频带内的第一信号与在相同的第一频带内的第二非连续信号聚合的带内CA信号。当接收信号类型(1)时，LNA1 203被接通，而其他LNA 209、LNA 215被关断。当接收信号类型(2)时，LNA2 209被接通，而其他LNA 203、LNA215被关断。当接收信号类型(3)时，LNA1 203和LNA2 209两者都被接通，而分离的LNA 215被关断。当接收信号类型(4)时，分离的LNA 215被接通，而LNA1 203和LNA2 209都被关断。
在一些实施方式中，两个单模LNA 203、LNA 209均包括一个共源共栅放大器级(CAS)212、CAS 214。在一些这样的实施方式中，两个CAS 212、CAS 214基本相同。因此，为了简洁起见，仅详细描述第一CAS 212。
CAS 212是两晶体管放大器。第一晶体管205被配置为“共源极”输入晶体管。第二晶体管207被配置为“共栅极”输出晶体管。在一些实施方式中，晶体管205、207是场效应晶体管(FET)。在其他实施方式中，CAS 212可以具有为了简单起见未在图2中示出的附加晶体管(即，两个或更多个级和/或堆叠晶体管)。因此，应当理解，提供简单的两晶体管CAS 212作为根据目前公开的方法和设备的CAS的一个示例。然而，存在本领域技术人员已知的可以用于实现CAS 212的相对多的替选放大器。
在图2所示的CAS 212中，输出FET 207的源极耦接至输入FET 205的漏极。CAS 212的信号输出220取自输出FET 207的漏极。CAS 212可以通过耦接至输出FET 207的栅极的控制信号D接通或关断。在一些实施方式中，LNA控制器245提供控制信号D。在一些这样的实施方式中，LNA控制器245可以被制造在与LNA电路201相同的LNAIC上(即，被制造在与LNA203、LNA 209、LNA 215相同的集成电路(IC)上)。可替选地，LNA控制器245和LNA电路201可以被制造在分开的IC上。
通过耦接至输入FET 205的栅极的电路输入202来施加要由第一LNA即“LNA1”203放大的输入信号。应当理解，在一些实施方式中，CAS 212是LNA1 203中唯一的电路。然而，在其他实施方式中，LNA1 203可以包括未在图2中示出的CAS 212外部的其他电路。例如，这样的电路可以包括用于阻抗匹配的部件。LNA1 203的输出取自输出FET 207的漏极，并且耦接至LNA电路201的电路输出208。在LNA电路201被制造为IC的一些实施方式中，电路输入202和电路输出208是提供用于将LNA电路201电连接和机械连接至接收器FEC 200的其他部件例如芯片外电感器235a至235c、227的连接点的焊料凸块。
在一些实施方式中，到第二LNA即“LNA2”209的输入耦接至电路输入206。具体地，LNA2 209的CAS 214的输入FET 211的栅极耦接至电路输入206。在一些这样的实施方式中，类似于电路输入202，电路输入206是焊料凸块。耦接至第二LNA电路209中的CAS 214的输出FET 213的栅极的控制信号G可以用于接通和关断LNA2 209。在一些实施方式中，控制信号G是从LNA控制器245输出的。在一些实施方式中，LNA2 209中唯一的电路是CAS 214。可替选地，CAS 214外部的未示出的其他部件可以被提供在LNA2 209内。LNA2 209的输出取自输出FET 213的漏极。在一些实施方式中，LNA2 209的输出耦接至用作电路输出210的焊料凸块。
第三LNA即“分离的LNA”215包括两个CAS 216、CAS 218。在一些实施方式中，每个CAS 216、CAS 218与单模LNA1 203的CAS 212基本相同。然而，输入FET 217、输入FET 219的栅极耦接在一起并且耦接至电路输入204。在该实施方式中，分离的LNA 215的两个CAS216、CAS 218中的每一个都可以独立地接通或关断。第一CAS 216由CAS 216内耦接至输出FET 221的栅极的控制信号E控制(即，接通或关断)。第二CAS 218由耦接至输出FET 223的栅极的控制信号F控制。在一些实施方式中，两个输出FET 221、输出FET 223的栅极耦接在一起并且由一个控制信号控制，这是因为在大多数情况下，分离的LNA 215的两个CAS 216、CAS 218一起接通或关断。在一些实施方式中，控制信号E、F由LNA控制器245提供。此外，在一些实施方式中，部件225耦接在第一CAS 216的输入FET 217的漏极与第二CAS 218的输入FET 219的漏极之间。在一些实施方式中，部件225是电容器。可替选地，部件225是电阻器、串联的电容器和电阻器或者并联的电容器和电阻器。
分离的LNA 215具有两个信号输出。分离的LNA 215的第一信号输出取自CAS 216的信号输出222。CAS 216的信号输出取自第一CAS 216的输出FET 221的漏极。分离的LNA215的第一信号输出还耦接至LNA1 203的信号输出220。来自分离的LNA 215的第二信号输出224耦接至CAS 218的信号输出224。CAS 218的信号输出224取自第二CAS 218的输出FET223的漏极并且耦接至LNA2 209的信号输出226。LNA2 209的输出耦接至CAS 214的CAS信号输出226，CAS信号输出226取自输出FET 213的漏极并且耦接至LNA电路201的电路输出210。
分离的LNA 215的第一CAS 216的输入FET 217的源极耦接至CAS 216的退化输出240。退化输出240耦接至CAS 212的退化输出242。CAS 212的退化输出242耦接至CAS 212的输入FET 205的源极并且耦接至退化部件231。在一些实施方式中，退化部件231是电感器。
分离的LNA 215的第二CAS 218的输入FET 219的源极耦接至CAS 218的退化输出244。CAS 218的退化输出244耦接至CAS 214的退化输出246。退化输出246耦接至CAS 214的输入FET的源极并且耦接至第二退化部件233。在一些实施方式中，第二退化部件233是电感器。在退化部件不在LNA电路201上的一些实施方式中，提供焊料凸块250、252以将退化输出240、242、244、246耦接至退化部件231、233。
四个控制信号D、E、F、G使得LNA控制器245能够控制LNA电路201的模式。另外，在一些实施方式中，通用双分离输入开关241将多个输入滤波器243之一选择性地耦接至电路输入202、204、206之一。在一些实施方式中，每个输入信号通过电感器235a、235b、235c耦合。在LNA电路201是LNAIC 201的一些实施方式中，电感器是“芯片外”的(即，未在LNAIC 201上制造)。在一些这样的实施方式中，输入开关241在LNAIC 201上，并且滤波器243不在LNAIC201上。然而，在其他实施方式中，电感器235a、235b、235c可以被制造在LNAIC 201上。此外，输入开关241可以是芯片外的。此外，滤波器243中的一个或更多个可以在芯片上。在其他实施方式中，芯片上和芯片外配置的任何组合都是可能的。
通过确定输入开关241和控制信号D、E、F、G的状态，可以选择用于接收器FEC 200的若干操作模式。例如，在图2中提供的表的第一行中，接收到具有在适合于由LNA1 203放大的频率范围内的频率的非载波聚合(非CA)信号。在这种情况下，信号通过输入开关241路由至电路输入202(并且因此路由至LNA1 203)。在那种情况下，将控制信号D设置为使LNA1203接通。将控制信号E、F、G设置为使LNA2 209中的CAS 214以及分离的LNA 215的两个CAS216、CAS 218关断。在第一电路输出208处，来自接收器FEC 200的所得输出是经放大的非CA信号。
图2中提供的表的第二行示出了适合于以下情况的配置：接收到具有在适合于由LNA2 209放大的频率范围内的频率的非载波聚合信号。在这种情况下，信号通过输入开关241路由至电路输入204(并且因此路由至LNA2 209)。将控制信号G设置为使LNA2 209接通。将控制信号D、E、F设置为使LNA1 203中的CAS 212以及分离的LNA 215的两个CAS 216、CAS218关断。在第二电路输出210处，来自接收器FEC 200的所得输出是经放大的非CA信号。
图2中提供的表的第三行示出了由接收器FEC 200接收到Inter-B CA信号的情况。滤波器243a中的第一滤波器被调谐成对信号中的适合于由LNA1 203放大的那部分进行滤波。该滤波器243a的输出通过输入开关241路由至电路输入202，并且因此施加至LNA1 203的输入。信号中的适合于由LNA2 209放大的一部分通过滤波器243f中的第二滤波器进行滤波。滤波器243f中的第二滤波器的输出通过输入开关241路由至电路输入206，并且因此路由至LNA2 209的输入。将到LNA2 209的控制信号G设置为使LNA2 209接通。因此，通过第一电路输出208输出经放大的适合于LNA1 203的频率内的信号，并且通过第二电路输出210输出经放大的适合于LNA2 209的频率内的信号。分离的LNA 215的两个CAS 216、CAS 218通过控制信号E、F关断。
图2中提供的表的第四行示出了由接收器FEC 200接收到带内CA信号的情况。滤波器243c中的第三滤波器被调谐成对信号中的适合于由分离的LNA 215放大的那部分进行滤波。该滤波器243c的输出通过输入开关241路由至电路输入204，并且因此施加至分离的LNA215的输入。将到分离的LNA 215的控制信号E、F设置为使分离的LNA 215的CAS 216、CAS218两者接通。通过控制信号D、G使LNA1 203的CAS 212和LNA2 209的CAS 214关断。因此，通过第一电路输出208输出经放大的适合于分离的LNA 215的CAS 216的频率内的信号，并且通过第二电路输出210输出经放大的适合于分离的LNA 215的第二CAS 218的频率内的信号。第一输出负载匹配元件227耦接在第一电路输出208与参考源(例如Vdd)之间。另外，第一DC阻断和输出阻抗匹配电容228耦接在第一电路输出208与第一FEC输出236之间。类似地，第二输出负载匹配元件229耦接在第二电路输出210与参考源(例如Vdd)之间。另外，第二DC阻断和输出阻抗匹配电容230耦接在第二电路输出210与第二FEC输出237之间。
所公开的方法和设备的各种实施方式相较于现有技术呈现出优点。这些优点中的一些的示例包括以下：
·单模性能不会由于分离模式功能的存在而降低；
·单模和分离模式彼此之间更加独立，允许更好的灵活性来优化两种模式下的设计；
·双分离的LNA具有同时放大来自两个不同输入的信号的能力，即，与两个单个LNA类似的功能。这是通过重新使用分离模式已经需要的许多硬件来完成的，因此产生最小的整体管芯大小。该特征使得双分离的LNA能够充当分离的LNA以支持NC IB CA并且还充当两个单个LNA以支持带间CA；
·由于每个LNA的元件都与其他LNA共享，因此LNAIC的面积节省是显著的；
·改进了LNA之间的隔离和LNA模式之间的隔离；
图3是接收器FEC 300的简化示意图，其中，当LNA1关断时，将栅极开关302添加至输入FET 205的栅极以将输入FET 205的栅极下拉至已知电位例如接地电位。类似地，提供栅极开关304、306以将其他FET 211、FET 217、FET 219的栅极选择性地下拉至已知电位。在一些实施方式中，控制信号I、J、K通过LNA控制器245提供，并且使得LNA控制器245能够选择性地断开和闭合栅极开关302、304、306中的每一个。通过闭合栅极开关302、304、306，可以使可能在关断的CAS中感应地耦合至输入路径、共享的源极连接和共享的漏极连接的信号分流至地。
除了以上针对图2的实施方式列出的优点之外，图3所示的实施方式的栅极开关通过将关断的LNA的输入节点短接至地而增加了不同操作模式之间的隔离，并且改进了FEC的NF性能。
图4是具有两个部分404、406的输入开关402的简化示意图。输入开关402是图2所示的具有三刀和六掷的输入开关241的简化。在输入开关241中，三个刀中的任何一个都可以耦接至六个掷中的任何一个。这样的开关实现起来可能相对复杂。输入开关402提供更加有限但是更容易实现的简化。第一部分404是使得刀408或410中任一能够连接至三个掷412、414、416中的任何一个的两刀三掷开关。第二部分406是类似地操作的第二两刀三掷开关。每个部分404、406的第二刀408、410耦接在一起并且耦接至分离的LNA 215的输入。由于每个部分404、406的第二刀408、410耦接在一起，因此分离的LNA 215的输入可以耦接至6个掷412、414、416、422、424、426中的任何一个。然而，耦接至LNA1 203的刀410和耦接至LNA2209的刀420受到限制，这是因为每一个仅可以耦接至相关联部分的三掷之一。在一些实现方式中，输入开关的这样的简化是适当的，这是因为仅可以路由至LNA之一的输入信号仍然可以通过输出开关路由至接收器FEC 200的期望输出。因此，只要每个输入信号可以路由至LNA中的至少之一即LNA1 203或LNA2 209，适当的输出开关(未示出)就可以确保任何输入信号可以路由至接收器FEC 200的任何输出。
图5是根据实施方式的接收器FEC 500的图示，其中，分离的LNA 515由两个输入FET 217、219实现，并且输出FET与LNA1 203和LNA2 209共享。也就是说，输入FET 217、219分别共享LNA1 203和LNA2 209的输出FET 207、213。分离的LNA 515的第一输入FET 217的漏极耦接至LNA1 203的输出FET 207的源极。分离的LNA 515的输入FET 217的源极耦接至LNA1 203的输入FET 205的源极。类似地，分离的LNA 515的第二输入FET 219的漏极耦接至LNA2 209的输出FET 213的源极。分离的LNA 515的输入FET 219的源极耦接至LNA2 209的输入FET 211的源极。以这种方式配置分离的LNA 515通过添加分离模式支持来改变电路中存在的附加电容性负载的位置(即，从如图2中的节点208和210至FET 205和211的漏极)。节点208和210处的附加电容性负载增加了节点阻抗的电抗，这导致较低的最大可实现增益和较窄的匹配带宽。当如图5中而是在FET 205和211的漏极处存在负载时，先前的退化降低，但是，由于由通过输入FET 203或505的电容性负载的寄生电流路径引起的输出FET 220或213的附加输出噪声贡献，噪声系数可能会恶化。因此，在一些实现方式中，图5的配置可以是优选的。然而，在其他实现方式中，图2的配置可以是优选的。应当注意，图3的栅极开关302、304、306(为了简单起见未在图5中示出)可以用于图5中的接收器FEC 500。另外，为了简单起见，在图5的接收器FEC 500中未示出LNA控制器245。然而，可以在接收器FEC 500中提供LNA 245。此外，可以使用图4所示的输入开关402来代替图5所示的输入开关241。
除了上述那些优点之外，图5所示的实施方式节省了附加的面积，并且可以以更高的噪声系数为代价来致使更高的最大可实现增益和匹配带宽。
图6是根据目前公开的方法和设备的实施方式的LNA电路601的示意图的图示，其中，可以在图2B的其中分离的LNA 215包括四个FET的电路的益处与图5的其中分离的LNA515仅包括两个FET的电路的益处之间进行选择。也就是说，分离的LNA 215包括与图2的分离的LNA215相同的四个FET 217、219、221、223。然而，第一开关602通过第一CAS 212的输入晶体管漏极节点624将输入晶体管217的漏极选择性地连接至第一CAS 212的输入晶体管205的漏极。第二开关604通过第二CAS 214的输入晶体管漏极节点626将输入晶体管219的漏极选择性地连接至第二CAS 214的输入晶体管211的漏极。提供这两个开关602、604以使得能够从有源电路移除输出FET 221、223，同时通过共源共栅晶体管207维持第二CAS 214的共源共栅操作。提供第三开关606和第四开关608，以将分离的LNA 215的输出FET 221、223的漏极分别耦接至LNA1 203和LNA2 209的输出FET 207、209的漏极。这些开关(602、604、606和608)可以被实现为FET开关。因此，通过断开第一两个开关602、604并且闭合第二两个开关606、608，接收器FEC 600与图2的接收器FEC 200相同地操作。然而，当第一两个开关602、604闭合并且第二两个开关606、608断开时，图6的分离的LNA 215与图5的分离的LNA515类似地操作。对于本领域技术人员应该清楚的是，可以提供图3所示的栅极开关308、310、312以与图6的接收器FEC 600一起使用。此外，可以使用图4所示的输入开关402来代替图6所示的输入开关241。另外，为了简单起见，在图6的接收器FEC600中未示出LNA控制器245。然而，可以在接收器FEC 600中提供LNA 245。
图6所示的实施方式具有能够定制LNAIC以使得能够在制造之后改变LNAIC的配置的优点。这使得能够更改LNAIC性能以匹配若干不同的要求，从而提高整体系统性能。此功能可以用于减少处理各种不同性能要求所需的库存的大小。
图7是作为图2B所示的LNA电路201的扩展的LNA电路701的图示。也就是说，LNA电路701包括六个LNA 203、209、215、702、706、712。三个中的第一个是包括一个CAS 203的单模LNA即“LNA1”203。第二个是包括一个CAS 214的单模LNA即“LNA2”209。第三个是包括CAS707的单模LNA即“LNA3”706。CAS 707与上面关于图2的单模LNA1 203和LNA2 209描述的CAS203和CAS 214类似。
另外，LNA电路701包括与上面关于图2描述的分离的LNA 215类似的三个分离的LNA 215、702、712以及均与图2的实施方式的两个LNA 203、209类似的三个单模LNA 203、209和706。每个分离的LNA与两个单模LNA相关联。例如，分离的1 LNA 215与单模LNA1 203和LNA2 209相关联。在此上下文中，相关联意味着分离的1 LNA的第一信号输出(即，第一CAS 221的信号输出222)耦接至LNA1 203的信号输出(即，CAS 212的CAS信号输出220)。此外，在分离的1 LNA 215内的第一CAS 216的退化输出240耦接至LNA1 203的CAS 212的退化输出242。通过使信号输出和退化输出耦接，LNA1 203的CAS 212与分离的1 LNA 215的第一CAS 216并联。类似地，分离的1 LNA的第二CAS 218与LNA2 209的CAS 214并联耦接。
同样地，分离的2 LNA 702与单模LNA2 209和单模LNA3 706相关联。因此，分离的2LNA 702的第一CAS 703与LNA2 209的CAS 214并联耦接，并且分离的2 LNA 702的第二CAS705与LNA3 706的CAS 707并联耦接。
最后，分离的3 LNA 712与单模LNA3 706和单模LNA1 203相关联。也就是说，分离的3 LNA 712的第一CAS 709与LNA3 706的CAS 707并联耦接，并且分离的3 LNA 712的第二CAS 711与LNA1 203的CAS 212并联耦接。
六个LNA 203、209、215、702、706、712中的每一个都具有输入202、204、206、704、708、714。通过选择性地接通或关断LNA中的每一个，可以从以下中选择路由至三个FEC信号输出716、718、720中的每一个的信号：(1)耦接至与特定FEC信号输出相关联的单模LNA的非CA信号；(2)耦接至两个分离的LNA中的耦接至FEC信号输出的一个的带内CA信号；(3)耦接至单模LNA的Inter-B CA信号，单模LNA耦接至FEC信号输出。例如，非CA信号可以耦合至到LNA1 203的输入202并且通过FEC信号输出716输出。可替选地，非CA信号可以耦合至到单模LNA2 209的输入206或者到单模LNA3 706的输入708并且从与输入相关联的FEC信号输出718、720输出。在又一场景中，带内CA信号可以耦合至到三个分离的LNA 215、702、712之一的输入，并且两个载波聚合信号可以在与输入信号耦合至其的分离的LNA相关联的两个信号输出上输出。在又一场景中，Inter-B CA信号可以耦合至三个单模LNA 203、209、706中的两个或更多个，以使得每个频带的CA信号能够通过三个FEC信号输出之一输出。
图8是根据又一实施方式的LNA电路801的简化示意图，其中，提供了第四信号输出806并且提供了第四单个LNA即LNA4 802。还提供了第七电路输入804，并且将第七电路输入804耦接至LNA4 802内的CAS 803的输入FET 805的栅极。来自LNA4 802的信号输出806耦接至分离的3LNA 712的第二信号输出。LNA4的退化输出耦接至分离的3 LNA 712的第二退化输出。因此，可以同时接收每个具有不同频带的两个Intra-B CA信号。第一个可以耦合至分离的1 LNA 215的输入，并且第二个可以耦合至分离的3 LNA 712的输入。第一Intra-CA信号的两个聚合信号将通过第一电路输出208和第二电路输出210输出。第二Intra-B CA信号的两个聚合信号将通过第三电路输出710和第四电路输出806输出。可替选地，其中已经聚合了四个信号的Inter-B CA信号可以施加至四个单个LNA即LNA1 203、LNA2 209、LNA3 706和LNA4 802中的每一个的输入。四个聚合信号中的每一个将从四个电路输出208、210、710、806中的相应一个输出。还可以接收Intra-B CA信号和Inter-B CA信号的其他组合。此外，此处示出的基本构思可以扩展为包括期望的多个输出。
除了上面列出的优点之外，图7和图8所示的实施方式还增加了可以由单个LNAIC支持的不同频带的数目。随着现代无线电设备中复杂性的不断提高，将核心构思扩展至大量频带对于某些系统要求显然具有价值。对于本领域普通技术人员而言将明显的是，通过当前示例性实施方式的当前描述，预想将概念进一步扩展至更多频带。
已经描述了多个实施方式。应当理解，在不脱离所要求保护的发明的精神和范围的情况下，可以进行各种修改。例如，上面描述的步骤中的一些可以是与顺序无关的，并且因此可以以与所描述的顺序不同的顺序来执行。此外，上面描述的步骤中的一些可以是可选的。关于所识别的方法描述的各种活动可以以重复、系列或并行的方式执行。部件电压、电流和功率处理能力可以根据需要例如通过调整设备大小、串联“堆叠”部件(特别是FET)以承受更大的电压和/或使用多个并联部件来处理更大的电流来进行调整。可以添加附加的电路部件以增强所公开的电路的能力和/或提供附加的功能，而不会显著更改所公开的电路的功能。
可以实现各种实施方式以满足各种规格。除非以上另有说明，否则选择合适的部件值是设计选择的问题。所公开的方法和设备的各种实施方式可以以任何合适的IC技术(包括但不限于FET结构)或以混合或离散电路形式来实现。可以使用任何合适的衬底和工艺来制造集成电路实施方式，包括但不限于标准体硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)双极、GaAs HBT、GaN HEMT、GaAs pHEMT和MESFET技术。
应当理解，前述描述旨在说明而非限制本发明的范围，该范围由所附权利要求书的范围限定，并且其他实施方式在权利要求书的范围内。(注意，用于权利要求元件的括号标签是为了方便引用这样的元件，并且其本身并不指示元件的特定必需顺序或枚举；此外，这样的标签可以在从属权利要求中作为对附加元件的引用而重新使用，而不必视为开始矛盾的标签序列)。

Claims (28)

1.一种低噪声放大器(LNA)电路，包括：
(a)第一低噪声放大器，所述第一低噪声放大器具有被配置成接收第一输入信号并且被配置成将经放大的第一输出信号选择性地提供至第一电路输出的输入；
(b)第二低噪声放大器，所述第二低噪声放大器具有被配置成接收第二输入信号并且被配置成将经放大的第二输出信号选择性地提供至第二电路输出的输入；以及
(c)分离的低噪声放大器，所述分离的低噪声放大器具有被配置成接收第三输入信号的输入、第一信号输出和第二信号输出，所述第一信号输出被配置成将所述第三输入信号的第一放大版本选择性地提供至所述第一电路输出，所述第二信号输出被配置成将所述第三输入信号的第二放大版本选择性地提供至所述第二电路输出。
2.根据权利要求1所述的低噪声放大器电路，其中，
(a)在第一模式下，将所述第一低噪声放大器设置为接通状态，并且将所述第二低噪声放大器和所述分离的低噪声放大器设置为关断状态；
(b)在第二模式下，将所述第二低噪声放大器设置为接通状态，并且将所述第一低噪声放大器和所述分离的低噪声放大器设置为关断状态；
(c)在第三模式下，将所述第一低噪声放大器设置为接通状态，将所述第二低噪声放大器设置为接通状态，并且将所述分离的低噪声放大器设置为关断状态；以及
(d)在第四模式下，将所述分离的低噪声放大器设置为接通状态，并且将所述第一低噪声放大器和所述第二低噪声放大器设置为关断状态。
3.根据权利要求2所述的低噪声放大器电路，其中，所述第三输入信号为带内非连续载波聚合射频信号。
4.根据权利要求2所述的低噪声放大器电路，其中，在所述第三模式下，所述第一输入信号和所述第二输入信号各自为带间载波聚合射频信号。
5.根据权利要求1所述的低噪声放大器电路，还包括至少一个输入匹配元件，每个输入匹配元件耦接至相应低噪声放大器的输入。
6.根据权利要求1所述的低噪声放大器电路，还包括至少一个输出负载匹配元件，每个输出负载匹配元件耦接至所述第一电路输出或所述第二电路输出中的相应之一。
7.根据权利要求1所述的低噪声放大器电路，还包括至少一个分流开关，每个分流开关耦接在接地与相应低噪声放大器的输入之间。
8.根据权利要求1所述的低噪声放大器电路，其中，所述第一输入信号、所述第二输入信号和/或所述第三输入信号中的至少之一被滤波以匹配相应的第一低噪声放大器、第二低噪声放大器或分离的低噪声放大器的放大器特性。
9.根据权利要求1所述的低噪声放大器电路，其中，所述第一低噪声放大器和所述第二低噪声放大器中的至少之一包括共源共栅放大器级。
10.根据权利要求1所述的低噪声放大器电路，其中，所述分离的低噪声放大器包括第一共源共栅放大器级和第二共源共栅放大器级，每个共源共栅放大器级具有被配置成接收所述第三输入信号的输入，所述第一共源共栅放大器级被配置成将所述第三输入信号的第一放大版本选择性地提供至所述第一电路输出，并且所述第二共源共栅放大器级被配置成将所述第三输入信号的第二放大版本选择性地提供至所述第二电路输出。
11.根据权利要求10所述的低噪声放大器电路，还包括：第一退化元件，所述第一退化元件耦接至所述第一低噪声放大器的相应退化输出和所述分离的低噪声放大器的所述第一共源共栅放大器级；以及第二退化元件，所述第二退化元件耦接至所述第二低噪声放大器的相应退化输出和所述分离的低噪声放大器的所述第二共源共栅放大器级。
12.根据权利要求10所述的低噪声放大器电路，其中，所述第一共源共栅放大器级和所述第二共源共栅放大器级各自包括在节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管。
13.根据权利要求11所述的低噪声放大器电路，还包括耦接在所述第一共源共栅放大器级的相应节点与所述第二共源共栅放大器级的相应节点之间的部件，其中，所述部件包括电容器、电阻器、串联的电容器和电阻器或者并联的电容器和电阻器中的至少之一。
14.根据权利要求1所述的低噪声放大器电路，
(a)其中，所述第一低噪声放大器和所述第二低噪声放大器各自包括共源共栅放大器级，所述共源共栅放大器级包括在相应节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管；
(b)其中，所述分离的低噪声放大器包括第一共源共栅放大器级和第二共源共栅放大器级，每个共源共栅放大器级包括在相应节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管，每个共源共栅放大器级具有被配置成接收所述第三输入信号的输入，所述第一共源共栅放大器级被配置成将来自所述第一共源共栅放大器级的输出的所述第三输入信号的第一放大版本选择性地提供至所述第一电路输出，并且所述第二共源共栅放大器级被配置成将来自所述第二共源共栅放大器级的输出的所述第三输入信号的第二放大版本选择性地提供至所述第二电路输出；以及
(c)所述低噪声放大器电路还包括：
(1)第一开关，所述第一开关耦接在所述第一低噪声放大器的共源共栅放大器级的节点与所述分离的低噪声放大器的所述第一共源共栅放大器级的节点之间；
(2)第二开关，所述第二开关耦接在所述第二低噪声放大器的共源共栅放大器级的节点与所述分离的低噪声放大器的所述第二共源共栅放大器级的节点之间；
(3)第三开关，所述第三开关耦接在所述第一电路输出与所述分离的低噪声放大器的所述第一共源共栅放大器级的输出之间；以及
(4)第四开关，所述第四开关耦接在所述第二电路输出与所述分离的低噪声放大器的所述第二共源共栅放大器级的输出之间。
15.根据权利要求1所述的低噪声放大器电路，
(a)其中，所述第一低噪声放大器和所述第二低噪声放大器各自包括共源共栅放大器级，所述共源共栅放大器级包括在相应节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管；以及
(b)其中，所述分离的低噪声放大器包括第一放大器级和第二放大器级，所述第一放大器级包括具有以共源共栅布置的方式耦接至所述第一低噪声放大器的节点的漏极的至少一个输入晶体管，并且所述第二放大器级包括具有以共源共栅布置的方式耦接至所述第二低噪声放大器的节点的漏极的至少一个输入晶体管。
16.一种低噪声放大器(LNA)电路，包括：
(a)第一低噪声放大器，所述第一低噪声放大器具有被配置成接收第一输入信号并且被配置成将经放大的第一输出信号选择性地提供在第一电路输出上的输入；
(b)第二低噪声放大器，所述第二低噪声放大器具有被配置成接收第二输入信号并且被配置成将经放大的第二输出信号选择性地提供在第二电路输出上的输入；以及
(c)分离的低噪声放大器，所述分离的低噪声放大器包括第一共源共栅放大器级和第二共源共栅放大器级，每个共源共栅放大器级具有被配置成接收第三输入信号的输入，所述第一共源共栅放大器级被配置成将来自所述第一共源共栅放大器级的输出的所述第三输入信号的第一放大版本选择性地提供至所述第一电路输出，并且所述第二共源共栅放大器级被配置成将来自所述第二共源共栅放大器级的输出的所述第三输入信号的第二放大版本选择性地提供至所述第二电路输出。
17.根据权利要求16所述的低噪声放大器电路，其中，
(a)在第一模式下，将所述第一低噪声放大器设置为接通状态，并且将所述第二低噪声放大器和所述分离的低噪声放大器设置为关断状态；
(b)在第二模式下，将所述第二低噪声放大器设置为接通状态，并且将所述第一低噪声放大器和所述分离的低噪声放大器设置为关断状态；
(c)在第三模式下，将所述第一低噪声放大器设置为接通状态，将所述第二低噪声放大器设置为接通状态，并且将所述分离的低噪声放大器设置为关断状态；以及
(d)在第四模式下，将所述分离的低噪声放大器设置为接通状态，并且将所述第一低噪声放大器和所述第二低噪声放大器设置为关断状态。
18.根据权利要求17所述的低噪声放大器电路，其中，所述第三输入信号为带内非连续载波聚合射频信号。
19.根据权利要求17所述的低噪声放大器电路，其中，在所述第三模式下，所述第一输入信号和所述第二输入信号各自为带间载波聚合射频信号。
20.根据权利要求16所述的低噪声放大器电路，还包括至少一个输入匹配元件，每个输入匹配元件耦接至相应低噪声放大器的输入。
21.根据权利要求16所述的低噪声放大器电路，还包括至少一个输出负载匹配元件，每个输出负载匹配元件耦接至所述第一电路输出或所述第二电路输出中的相应之一。
22.根据权利要求16所述的低噪声放大器电路，还包括至少一个分流开关，每个分流开关耦接在接地与相应低噪声放大器的输入之间。
23.根据权利要求16所述的低噪声放大器电路，其中，所述第一输入信号、所述第二输入信号和/或所述第三输入信号中的至少之一被滤波以匹配相应的第一低噪声放大器、第二低噪声放大器或分离的低噪声放大器的放大器特性。
24.根据权利要求16所述的低噪声放大器电路，其中，所述第一低噪声放大器和所述第二低噪声放大器中的至少之一包括共源共栅放大器级。
25.根据权利要求16所述的低噪声放大器电路，还包括：第一退化元件，所述第一退化元件耦接至所述第一低噪声放大器的相应退化输出和所述分离的低噪声放大器的所述第一共源共栅放大器级；以及第二退化元件，所述第二退化元件耦接至所述第二低噪声放大器的相应退化输出和所述分离的低噪声放大器的所述第二共源共栅放大器级。
26.根据权利要求16所述的低噪声放大器电路，其中，所述第一共源共栅放大器级和所述第二共源共栅放大器级各自包括在节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管。
27.根据权利要求26所述的低噪声放大器电路，还包括耦接在所述第一共源共栅放大器级的相应节点与所述第二共源共栅放大器级的相应节点之间的部件，其中，所述部件包括电容器、电阻器、串联的电容器和电阻器、或者并联的电容器和电阻器中的至少之一。
28.根据权利要求16所述的低噪声放大器电路，
(a)其中，所述第一低噪声放大器和所述第二低噪声放大器各自包括共源共栅放大器级，所述共源共栅放大器级包括在相应节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管；
(b)其中，所述分离的低噪声放大器的每个共源共栅放大器级包括在相应节点处串联耦接至至少一个输出晶体管的至少一个输入晶体管；以及
(c)所述低噪声放大器电路还包括：
(1)第一开关，所述第一开关耦接在所述第一低噪声放大器的共源共栅放大器级的节点与所述分离的低噪声放大器的所述第一共源共栅放大器级的节点之间；
(2)第二开关，所述第二开关耦接在所述第二低噪声放大器的共源共栅放大器级的节点与所述分离的低噪声放大器的所述第二共源共栅放大器级的节点之间；
(3)第三开关，所述第三开关耦接在所述第一电路输出与所述分离的低噪声放大器的所述第一共源共栅放大器级的输出之间；以及
(4)第四开关，所述第四开关耦接在所述第二电路输出与所述分离的低噪声放大器的所述第二共源共栅放大器级的输出之间。
CN202010100721.5A 2019-02-19 2020-02-18 支持非连续带内载波聚合和带间载波聚合两者的rffe lna拓扑 Active CN111585592B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/279,487 2019-02-19
US16/279,487 US10771025B1 (en) 2019-02-19 2019-02-19 RFFE LNA topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation

Publications (2)

Publication Number Publication Date
CN111585592A CN111585592A (zh) 2020-08-25
CN111585592B true CN111585592B (zh) 2022-07-08

Family

ID=72043714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010100721.5A Active CN111585592B (zh) 2019-02-19 2020-02-18 支持非连续带内载波聚合和带间载波聚合两者的rffe lna拓扑

Country Status (2)

Country Link
US (3) US10771025B1 (zh)
CN (1) CN111585592B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771025B1 (en) 2019-02-19 2020-09-08 Psemi Corporation RFFE LNA topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation
US11632107B1 (en) 2021-10-01 2023-04-18 Psemi Corporation Gate resistive ladder bypass for RF FET switch stack
EP4297275A1 (en) * 2022-06-24 2023-12-27 Infineon Technologies AG Radio frequency, rf, amplifier circuit with a feedback circuit and method for adjusting a gain mode of a rf amplifier circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105409116A (zh) * 2013-08-01 2016-03-16 高通股份有限公司 具有可配置的相互耦合的源极退化电感器的放大器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH695431A5 (fr) * 2001-11-15 2006-05-15 Herve Deletraz Amplificateur de puissance.
US6888411B2 (en) * 2003-06-06 2005-05-03 Broadcom Corporation Radio frequency variable gain amplifier with linearity insensitive to gain
DE10344878B4 (de) * 2003-09-26 2014-05-28 Infineon Technologies Ag Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung
US7068104B2 (en) * 2004-07-08 2006-06-27 Amalfi Semiconductor, Inc. Power amplifier utilizing high breakdown voltage circuit topology
US7388436B2 (en) * 2005-11-02 2008-06-17 Marvell World Trade Ltd High-bandwidth high-gain amplifier
US8031005B2 (en) * 2009-03-23 2011-10-04 Qualcomm, Incorporated Amplifier supporting multiple gain modes
US9154356B2 (en) * 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8928415B2 (en) * 2012-11-16 2015-01-06 Qualcomm Incorporated Adjustable gain for multi-stacked amplifiers
JP6899259B2 (ja) * 2017-05-17 2021-07-07 ラピスセミコンダクタ株式会社 半導体装置及びデータドライバ
US10454426B2 (en) * 2017-11-30 2019-10-22 Texas Instruments Incorporated Methods and apparatus providing high efficiency power amplifiers for both high and low output power levels
US10686409B2 (en) * 2018-05-29 2020-06-16 Psemi Corporation Drain switched split amplifier with capacitor switching for noise figure and isolation improvement in split mode
US10771025B1 (en) 2019-02-19 2020-09-08 Psemi Corporation RFFE LNA topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105409116A (zh) * 2013-08-01 2016-03-16 高通股份有限公司 具有可配置的相互耦合的源极退化电感器的放大器

Also Published As

Publication number Publication date
US11336243B2 (en) 2022-05-17
US10771025B1 (en) 2020-09-08
US20210058044A1 (en) 2021-02-25
US20220345096A1 (en) 2022-10-27
CN111585592A (zh) 2020-08-25
US20200266778A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
CN109716649B (zh) 源极切换分离低噪声放大器
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
CN111585592B (zh) 支持非连续带内载波聚合和带间载波聚合两者的rffe lna拓扑
JP2021525482A (ja) ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
WO2019152326A1 (en) Drain sharing split lna
US20210409055A1 (en) Configurable wideband split lna
US20200220508A1 (en) Configurable Wideband Split LNA
US11025208B2 (en) Switchless multi input stacked transistor amplifier tree structure
US9716475B1 (en) Programmable low noise amplifier
US10326484B1 (en) Reconfigurable carrier aggregation FECC with switched filters and programmable band switching LNA
US11742847B2 (en) RF switch with bypass topology
US11251827B2 (en) Front-end module
US10826450B2 (en) Hybrid concurrent and switched dual-band low noise amplifier
US11632094B2 (en) Radio frequency splitter and front-end module
US11984855B2 (en) Source switched split LNA
US20240014845A1 (en) Radio-frequency circuit
US20230291368A1 (en) Wideband auxiliary input for low noise amplifiers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant