CN111562932A - 一种高可靠嵌入式软件升级方法及系统 - Google Patents

Abstract

本发明涉及一种高可靠嵌入式软件升级方法及系统，系统包括：管理控制器，用于配置内部数据通路；DSP，用来存储应用程序，通过数据接口从程序存储器中自动加载运行应用程序；FPGA，配合DSP进行接口控制；DSP FLASH，用来存储DSP使用的应用程序，备份FLASH用来存储产品出厂时DSP的应用程序；FPGA FLASH，用来存储FPGA使用的配置程序，备份FLASH用来存储产品出厂时DSP应用程序与FPGA配置程序；DSP FLASH与FPGA FLASH内，在程序存储空间后的用户指定地址内保存当前FLASH内程序有效标志。本发明可保证程序更新过程中遇到掉电、死机、误操作等异常情况时，不致因破坏原有版本程序造成系统崩溃。

Description

一种高可靠嵌入式软件升级方法及系统

技术领域

本发明涉及DSP技术，特别涉及一种高可靠嵌入式软件升级方法。

背景技术

DSP控制器件在计算速度上有着巨大的优势，近年来，DSP己成为图像、通信、自动控制等数字信号处理领域产品的关键部件。一般来说，采用高性能DSP设计的复杂设备或系统，在其产品生命周期内，有必要具备一种有效的在线更新机制，实现原功能的改进或全新的功能。这种软件更新是系统调试和功能完善的重要手段，大大增强了系统的可维护性、可扩展能力。

目前，DSP系统一般采用FLASH存储器作为外部扩展非易失存储器，用于存储上电后的DSP运行程序。在开发和生产调试阶段，DSP程序的更改是在PC上运行DSP集成开发环境，再连接仿真器，通过JTAG口将数据更新到DSP的外部程序FLASH。这种方法不能实现远距离编程，也无法满足具有防护箱体的产品的快速维护。同时DSP应用程序线更新时，还为保证程序更新过程中遇到掉电、死机、误操作等异常情况时，不致因破坏原有版本程序造成系统崩溃，往往需要对软件进行复杂的可靠性处理。由引导程序进行更新时，虽然可靠性高，但是需要重新上电后才能完成更新过程，更新方式不灵活。专利201310209638.1公开了一种基于DSP的远程应用程序在线更新方法，其将远程DSP终端的外部FLASH存储器划分为引导区、主区和备份区，引导区用于存储引导程序，主区用于存储当前运行的应用程序，备份区用于存储更新应用程序，来实现正常情况下应用程序在线更新的步骤和异常情况下应用程序在线更新的步骤。然而，该方法仅适用于采用两级BootLoader加载架构的DSP，通过改变第二级BootLoader程序实现，无法实现仅采用一级BootLoader加载架构的DSP程序的在线更新。

发明内容

本发明的目的在于提供一种高可靠嵌入式软件升级系统，用于解决数字信号处理领域的DSP在线更新的技术问题。

本发明一种高可靠嵌入式软件升级系统，其中，包括：管理控制器，用于配置内部数据通路，管理控制器与DSP之间的信号线能够同管理控制器与备份FlASH之间信号线以及管理控制器与DSP FlASH之间信号线间通信；DSP，用来存储应用程序，通过数据接口从程序存储器中自动加载运行应用程序；FPGA，配合DSP进行接口控制；DSP FLASH，用来存储DSP使用的应用程序，备份FLASH用来存储产品出厂时DSP的应用程序；FPGA FLASH，用来存储FPGA使用的配置程序，备份FLASH用来存储产品出厂时DSP应用程序与FPGA配置程序；DSP FLASH与FPGA FLASH内，在程序存储空间后的用户指定地址内保存当前FLASH内程序有效标志，用于管理控制器控制启动流程中确定数据路径，在DSP上电前，管理控制器检查DSP FLASH的程序有效标志，若标志有效，则配置数据通道，DSP加载运行DSP FLASH内的应用程序；否则，DSP加载运行备份FLASH内的应用程序，在更新DSP FLASH与FPGA FLASH内程序前，先将程序有效标志修改无无效，更新完成确认后在修改为有效。

根据本发明的高可靠嵌入式软件升级系统的一实施例，其中，还包括：电源模块，将外部输入电压转化为系统内部使用的输出电压。

根据本发明的高可靠嵌入式软件升级系统的一实施例，其中，还包括：上位机，对高可靠嵌入式软件升级系统发出操作命令。

根据本发明的高可靠嵌入式软件升级系统的一实施例，其中，还包括：备份FLASH，存储完整的DSP应用程序与FPGA配置程序，DSP应用程序存储在从地址0空间开始的一段连续存储空间内，FPGA配置程序存储在DSP应用程序后，从一个完整的存储扇区开始的一段连续的存储空间。

根据本发明的高可靠嵌入式软件升级系统的一实施例，其中，进行程序更新时，更新DSP FLASH与FPGA FLASH内的程序，备份FLASH内的程序不进行更新，对DSP FLASH与FPGAFLASH的程序更新依次进行。

本发明一种高可靠嵌入式软件升级方法，其中，包括：DSP与FPGA上电启动流程以及DSP对DSP FLASH与FPGA FLASH的程序更新流程；对于DSP与FPGA上电启动流程，包括：DSPFLASH与FPGA FLASH程序均有效；DSP连接DSP FLASH，DSP从DSP FLASH正常启动，FPGA连接FPGA FLASH，FPGA从FPGA FLASH正常启动；如DSP FLASH程序无效，FPGA FLASH程序有效，DSP连接备份FLASH，DSP从备份FLASH启动，FPGA连接FPGA FLASH，FPGA从FPGA FLASH正常启动；如DSP FLASH程序有效，FPGA FLASH程序无效，FPGA连接备份FLASH，FPGA从备份FLASH启动，DSP连接DSP FLASH，DSP从DSP FLASH正常启动；DSP对DSP FLASH与FPGA FLASH的程序更新流程包括：DSP接收上位机的指令和数据，进行DSP与FPGA的程序更新；DSP同上位机之间，每次通信均采用校验和握手机制；DSP接收到上位机的指令，开始执行程序更新指令分支，首先配置DSP同FLASH间的数据通道，对DSP FLASH与FPGA FLASH的程序更新均由DSP控制进行，由DSP对DSP FLASH与FPGA FLASH进行读写操作；数据通道配置完成后，DSP修改待更改FLASH中程序有效状态为无效，返回准备好状态给上位机；DSP接收数据后进行校验，同时将校验结果发送给上位机；DSP对接收到的正确数据，进行重新组包后写进FLASH中，并通过回读检验的方式保证烧写的正确性，如果回读校验不通过DSP自动重复执行烧写操作，上报给上位机状态，

根据本发明的高可靠嵌入式软件升级方法的一实施例，其中，上电启动时，程序更新过程中断电，上电后产品重新执行DSP与FPGA的上电启动流程，上位机重新开始发起程序更新流程，当所有程序数据均烧写成功后，DSP对上位机发送程序更新成功信息。

根据本发明的高可靠嵌入式软件升级方法的一实施例，其中，DSP接收数据后会返回上位机是否接收成功，DSP在烧写FLASH时返回当前在烧写中或者校验中、校验是否成功以及烧写完成比例。

根据本发明的高可靠嵌入式软件升级方法的一实施例，其中，启动流程中给DSP和FPGA上电前，检查DSP FLASH与FPGA FLASH程序有效性，从而决定数据通道的配置。

根据本发明的高可靠嵌入式软件升级方法的一实施例，其中，所有的数据均接收成功后，DSP执行一次FLASH烧写过程，或接收一部分数据后即执行一次FLASH的烧写过程。

本发明的高可靠嵌入式软件升级系统架构简单性能可靠，在主控器件(DSP与FPGA)同FLASH之间只增加一个管理控制器升级软件开发简单，升级软件由C语言开发，运行在DSP，可利用现有DSP的程序烧写工程快速实现，技术基础成熟。适应面更广泛，采用一级BootLoader加载架构的DSP，或者需要应用厂家提供的数据链产生烧写镜像的DSP均可采用此方法实现在线更新。同时适用于SRAM架构的FPGA。扩展性强，通过增加MC两端的FLASH与主控芯片数量，可以很容易扩展到多主控芯片的在线更新应用。

附图说明

图1所示为高可靠嵌入式软件升级系统的模块原理图；

图2所示为高可靠嵌入式软件升级系统的另一模块原理图；

图3所示为DSP与FPGA上电启动流程图；

图4为单次烧写方式程序更新流程图；

图5为分段多次烧写方式程序更新流程图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1所示为高可靠嵌入式软件升级系统的模块原理图，如图1所示，高可靠嵌入式软件升级系统包括：管理控制器(Management Controller，简称MC)，可作为整个功能板卡的辅助支持单元，包含多个功能，示例图中相关功能可总结为三部分，完成类似DC/DC的使能控制，从而实现对DSP和FPGA的电源管理。完成类似数据复用器的功能，实现内部数据通路的动态可配置。在图1中，MC与DSP之间的信号DB3可以同MC与备份FlASH之间信号DB1间对应实现连接，也可以同MC与DSP FlASH之间DB2相应信号间对应连接，当配置信号DB3同信号DB1连接时，MC此时对用户为透明的，可等效理解为备份FLASH直接连接在DSP上。完成主控器件(如DSP)间完成数据交互，提供状态信息(如DB3的数据路径，如DB3连接的是DB1，此路径也可直接理解为DSP的启动位置是备份FLASH)；受控完成指定流程，如控制主控期间重新启动操作。图1中PW信号为电源信号，DBn信号为数据信号，CTL信号为控制信号，EDB信号为外部接口数据信号。

如图1所示，第二电源模块作为电压转换单元，通常由一组电源转换芯片组成，将外部输入电压转化为适合功能芯片使用的输出电压，电源模块具有控制功能，可受控使能(输出电源)与禁止(关闭电源)。在图1中，电源模块均省略了外部输入电源信号。第一电源模块未体现CTL(控制信号)，默认其控制信号由外部系统信号产生，或者上电即启动。第二电源模块的控制信号CTL由MC模块产生。

如图1所示，数字信号处理器(digital signal processor，简称DSP)，为适应高速实时信号处理而发展起来的专用芯片，在产品或功能板卡上一般作为CPU使用。需要外置程序存储器(ROM)，用来存储应用程序，上电后可通过数据接口从程序存储器中自动加载运行应用程序。在具体应用中可根据需要可采用特定外围接口芯片，扩展出满足要求的接口形式与通信标准，实现同其它节点的数据交互。

如图1所示，现场可编程门阵列(Filed Programmable Gate Array，简称FPGA)。具有丰富的可编程逻辑资源，配合DSP使用，根据需要扩展DSP的数据接口或控制接口，可同时兼顾运算与控制的需求。FPGA根据实现架构的不同可分为3种类型，反熔丝FPGA，FLASH型FPGA和SRAM型FPGA。图2所示为高可靠嵌入式软件升级系统的另一模块原理图，如图2所示，FPGA可以是SRAM型的FPGA，此种FPGA需要外置程序存储器用来存储配置程序，当FPGA上电后通过配置接口(一种专用的数据接口)可自动加载配置程序，加载程序完成后FPGA可实现用户设计的功能。FLASH：Flash Memory一般简称为Flash,一种非易失存储器，经常作为程序存储器使用。图2中PW信号为电源信号，DBn信号为数据信号，CTL信号为控制信号，EDB信号为外部接口数据信号。

在图1中，DSP FLASH用来存储DSP使用的最新的应用程序，备份FLASH用来存储产品出厂时DSP最新的应用程序。

在图2中，DSP FLASH用来存储DSP使用的最新的应用程序，FPGA FLASH用来存储FPGA使用的最新的配置程序，备份FLASH用来存储产品出厂时DSP最新的应用程序与FPGA最新的配置程序。

如图2所示，备份FLASH存储空间应满足可存储完整的DSP应用程序与FPGA配置程序。在备份FLASH存储空间中，DSP应用程序存储在从地址0空间开始的一段连续存储空间内。FPGA配置程序存储在DSP应用程序后，从一个完整的存储扇区开始的一段连续的存储空间。

如图2所示，DSP FLASH与FPGA FLASH内，在程序存储空间后的用户指定地址内保存当前FLASH内程序有效标志，用于MC控制启动流程中确定DB数据路径。例如，在DSP上电前，MC会检查DSP FLASH的程序有效标志，若标志有效，则配置DB2和DB3数据通道，DSP加载运行DSP FLASH内的应用程序；否则则配置DB1和DB3数据通道，DSP加载运行备份FLASH内的应用程序。在更新DSP FLASH与FPGA FLASH内程序前，先将程序有效标志修改无无效，更新完成确认后在修改为有效。

进行程序更新时，只更新DSP FLASH与FPGA FLASH内的程序，备份FLASH内的程序不进行更新。

进行程序更新时，对DSP FLASH与FPGA FLASH的程序更新依次进行，即一次程序更新操作仅对一个FLASH进行更新，完成一个FLASH程序的更新后才会开始另一个FLASH程序的更新。因此在更新过程中，存在掉电等意外情况时，最多只有一个FLASH内的程序存在问题。

上位机：可以对产品发出操作命令的计算机。在图1以及图2中所示的实施例，可以采用有线(电缆或光纤)的或无线的数据接口形式以某种通信协议(如采取有线连接方式可选择CAN、以太网、RS422、RS485、RS232、1553B等通信协议，无线连接方式可选择wifi、蓝牙、zigbee等通信协议)同产品内的DSP间进行数据通信。

如图1以及图2所示，简述本发明的主要工作流程。本发明的相关的工作流程主要可以分为两个，为DSP与FPGA上电启动流程，以及DSP对DSP FLASH与FPGA FLASH的程序更新流程。

图3所示为DSP与FPGA上电启动流程图，DSP与FPGA上电启动流程包括：

启动流程中给DSP和FPGA上电前，MC模块会自动检查DSP FLASH与FPGA FLASH程序有效性，从而决定数据通道的配置。一次启动流程可以具有三种可能，以图2为例，包括：

1.DSP FLASH与FPGA FLASH程序均有效；

MC控制DSP连接DSP FLASH，DSP从DSP FLASH正常启动MC控制FPGA连接FPGAFLASH，FPGA从FPGA FLASH正常启动。

2.DSP FLASH程序无效，FPGA FLASH程序有效。

说明最近一次更新DSP应用程序更新失败，DSP FLASH程序无效，MC控制DSP连接备份FLASH，DSP从备份FLASH启动。MC控制FPGA连接FPGA FLASH，FPGA从FPGA FLASH正常启动。

3.DSP FLASH程序有效，FPGA FLASH程序无效。

说明最近一次更新FPGA配置程序更新失败，FPGA FLASH程序无效，MC控制FPGA连接备份FLASH，FPGA从备份FLASH启动。MC控制DSP连接DSP FLASH，DSP从DSP FLASH正常启动。

上电启动时，DSP和FPGA的启动均由MC控制进行，两者启动流程完全一致，两者启动顺序没有特殊要求，可根据实际产品需要设置。以DSP启动为例，启动流程图如

图4为单次烧写方式程序更新流程图，图5为分段多次烧写方式程序更新流程图，DSP对DSP FLASH与FPGA FLASH的程序更新流程包括：

DSP接收上位机的指令和数据，进行DSP与FPGA的程序更新。DSP同上位机之间，每次通信均采用校验和握手机制，即一次操作(此处操作包括数据的接收于指令的执行)成功之后，再开始新的一次操作，确保DSP正确接收了上位机的数据，正确执行了上位机的指令。DSP与上位机之间的握手信号可以根据需要灵活设置，方便用户准确了解当前的进度，例如，DSP接收数据后会返回上位机是否接收成功。DSP在烧写FLASH时可以返回当前在烧写中或者校验中，校验是否成功，烧写完成比例等等。

DSP接收到上位机的指令，开始执行程序更新指令分支，首先控制MC模块配置DSP同FLASH间的数据通道。对DSP FLASH与FPGA FLASH的程序更新均由DSP控制进行，由DSP对DSP FLASH与FPGA FLASH进行读写操作。例如对DSP FLASH进行更新，MC配置DB2和DB3数据通道连接，DSP对DSP FLASH进行擦除、写与回读校验操作。

数据通道配置完成后，DSP修改待更改FLASH中程序有效状态为无效，返回准备好状态给上位机，上位机开始发送程序数据。由于完整的更新程序数据量比较大，因此上位机将整个程序分成了若干个小的数据单元，增加包信息(起始帧，中间帧、末尾帧，帧号等标志)，校验信息后组帧发送给DSP。DSP接收数据后进行校验，同时将校验结果发送给上位机，上位机根据校验结果决定重传或者发送下一帧。DSP对接收到的正确数据，进行重新组包后写进FLASH中，并通过回读检验的方式保证烧写的正确性，如果回读校验不通过DSP自动重复执行烧写操作，同时上报给上位机状态，上位机可选择等待或重新开始升级操作。在具体升级过程中，可以所有的数据均接收成功后，DSP执行一次FLASH烧写过程，也可以选择接受一部分数据后即执行一次FLASH的烧写过程。

程序更新过程中断电，上电后产品重新执行DSP与FPGA的上电启动流程，上位机可以重新开始发起程序更新流程。当所有程序数据均烧写成功后，DSP对上位机发送程序更新成功信息，控制MC开始重新启动流程。程序更新流程结束。

综上DSP与FPGA上电启动流程又可以看做程序更新流程的一个环节。

对DSP FLASH与FPGA FLASH的程序更新依次进行，两者的更新流程完全一致。且在更新过程中，存在掉电意外情况时，最多只有一个FLASH内的程序存在问题。

本发明提供了一种有效的高可靠嵌入式软件升级系统和方法，在主控器件(DSP与FPGA)同FLASH之间只增加一个管理控制器升级软件开发简单，升级软件由C语言开发，运行在DSP，可利用现有DSP的程序烧写工程快速实现，技术基础成熟。适应面更广泛，采用一级BootLoader加载架构的DSP，或者需要应用厂家提供的数据链产生烧写镜像的DSP均可采用此方法实现在线更新。同时适用于SRAM架构的FPGA。扩展性强，通过增加MC两端的FLASH与主控芯片数量，可以很容易扩展到多主控芯片的在线更新应用。支持远程更新，可保证程序更新过程中遇到掉电、死机、误操作等异常情况时，不致因破坏原有版本程序造成系统崩溃。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种高可靠嵌入式软件升级系统，其特征在于，包括：

管理控制器，用于配置内部数据通路，管理控制器与DSP之间的信号线能够同管理控制器与备份FlASH之间信号线以及管理控制器与DSP FlASH之间信号线间通信；

DSP，用来存储应用程序，通过数据接口从程序存储器中自动加载运行应用程序；

FPGA，配合DSP进行接口控制；

DSP FLASH，用来存储DSP使用的应用程序，备份FLASH用来存储产品出厂时DSP的应用程序；

FPGA FLASH，用来存储FPGA使用的配置程序，备份FLASH用来存储产品出厂时DSP应用程序与FPGA配置程序；

DSP FLASH与FPGA FLASH内，在程序存储空间后的用户指定地址内保存当前FLASH内程序有效标志，用于管理控制器控制启动流程中确定数据路径，在DSP上电前，管理控制器检查DSP FLASH的程序有效标志，若标志有效，则配置数据通道，DSP加载运行DSP FLASH内的应用程序；否则，DSP加载运行备份FLASH内的应用程序，在更新DSP FLASH与FPGA FLASH内程序前，先将程序有效标志修改无无效，更新完成确认后在修改为有效。

2.如权利要求1所述的高可靠嵌入式软件升级系统，其特征在于，还包括：电源模块，将外部输入电压转化为系统内部使用的输出电压。

3.如权利要求1所述的高可靠嵌入式软件升级系统，其特征在于，还包括：上位机，对高可靠嵌入式软件升级系统发出操作命令。

4.如权利要求1所述的高可靠嵌入式软件升级系统，其特征在于，还包括：备份FLASH，存储完整的DSP应用程序与FPGA配置程序，DSP应用程序存储在从地址0空间开始的一段连续存储空间内，FPGA配置程序存储在DSP应用程序后，从一个完整的存储扇区开始的一段连续的存储空间。

5.如权利要求1所述的高可靠嵌入式软件升级系统，其特征在于，进行程序更新时，更新DSP FLASH与FPGA FLASH内的程序，备份FLASH内的程序不进行更新，对DSP FLASH与FPGAFLASH的程序更新依次进行。

6.一种高可靠嵌入式软件升级方法，其特征在于，包括：DSP与FPGA上电启动流程以及DSP对DSP FLASH与FPGA FLASH的程序更新流程；

对于DSP与FPGA上电启动流程，包括：

DSP FLASH与FPGA FLASH程序均有效；DSP连接DSP FLASH，DSP从DSP FLASH正常启动，FPGA连接FPGA FLASH，FPGA从FPGA FLASH正常启动；

如DSP FLASH程序无效，FPGA FLASH程序有效，DSP连接备份FLASH，DSP从备份FLASH启动，FPGA连接FPGA FLASH，FPGA从FPGA FLASH正常启动；

如DSP FLASH程序有效，FPGA FLASH程序无效，FPGA连接备份FLASH，FPGA从备份FLASH启动，DSP连接DSP FLASH，DSP从DSP FLASH正常启动；

DSP对DSP FLASH与FPGA FLASH的程序更新流程包括：

DSP接收上位机的指令和数据，进行DSP与FPGA的程序更新；DSP同上位机之间，每次通信均采用校验和握手机制；

DSP接收到上位机的指令，开始执行程序更新指令分支，首先配置DSP同FLASH间的数据通道，对DSP FLASH与FPGA FLASH的程序更新均由DSP控制进行，由DSP对DSP FLASH与FPGAFLASH进行读写操作；

数据通道配置完成后，DSP修改待更改FLASH中程序有效状态为无效，返回准备好状态给上位机；DSP接收数据后进行校验，同时将校验结果发送给上位机；DSP对接收到的正确数据，进行重新组包后写进FLASH中，并通过回读检验的方式保证烧写的正确性，如果回读校验不通过DSP自动重复执行烧写操作，上报给上位机状态。

7.如权利要求1所述的高可靠嵌入式软件升级方法，其特征在于，上电启动时，程序更新过程中断电，上电后产品重新执行DSP与FPGA的上电启动流程，上位机重新开始发起程序更新流程，当所有程序数据均烧写成功后，DSP对上位机发送程序更新成功信息。

8.如权利要求1所述的高可靠嵌入式软件升级方法，其特征在于，DSP接收数据后会返回上位机是否接收成功，DSP在烧写FLASH时返回当前在烧写中或者校验中、校验是否成功以及烧写完成比例。

9.如权利要求1所述的高可靠嵌入式软件升级方法，其特征在于，启动流程中给DSP和FPGA上电前，检查DSP FLASH与FPGA FLASH程序有效性，从而决定数据通道的配置。

10.如权利要求1所述的高可靠嵌入式软件升级方法，其特征在于，所有的数据均接收成功后，DSP执行一次FLASH烧写过程，或接收一部分数据后即执行一次FLASH的烧写过程。

Images