CN111506452A - 数据存储保护方法、装置、计算机设备及存储介质 - Google Patents

数据存储保护方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN111506452A
CN111506452A CN202010317909.5A CN202010317909A CN111506452A CN 111506452 A CN111506452 A CN 111506452A CN 202010317909 A CN202010317909 A CN 202010317909A CN 111506452 A CN111506452 A CN 111506452A
Authority
CN
China
Prior art keywords
data
storage
address
memory
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010317909.5A
Other languages
English (en)
Other versions
CN111506452B (zh
Inventor
彭杨群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN202010317909.5A priority Critical patent/CN111506452B/zh
Publication of CN111506452A publication Critical patent/CN111506452A/zh
Application granted granted Critical
Publication of CN111506452B publication Critical patent/CN111506452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及数据存储保护方法、装置、计算机设备及存储介质；其中，数据存储保护方法，包括：S1，判断主机发出的指令为写操作或读操作；S2，接收主机发出的存储地址和存储数据；S3，将存储数据进行缓存，对存储地址进行译码；S4，将译码后的存储地址与内存中原有的存储数据地址相结合；S5，将译码后的存储地址映射为内存中的物理地址；S6，将物理地址和编码后的存储数据写入内存中。本发明有效地内存中的数据，在不增加内存容量的前提下，根据存储数据的不同类型和存储地址，选择对应的数据保护算法或数据检错和纠错算法，自动根据读写地址进行相应的数据保护和纠错，从而既节省成本，又减少了芯片软件调试时间。

Description

数据存储保护方法、装置、计算机设备及存储介质
技术领域
本发明涉及存储数据保护技术领域，更具体地说是指数据存储保护方法、装置、计算机设备及存储介质。
背景技术
集成电路设计中，由于外部存储特别是DRAM(内存)的数据随着工艺的提升，以及芯片外部工作环境的干扰，出现错误的概率越来越大，芯片内部存储数据的保护已经作为设计流程中重要的一环，芯片中集成的逻辑单元如微处理器、数字信号处理器(DigitalSignal Processor,DSP)普遍都自带数据保护逻辑,而对大量存储于DRAM中的数据，普遍采用的方法是不管数据的类型、访问频繁度等，采用汉明ECC算法，直接额外增加DRAM容量，用于存储额外ECC(Error Check and Correction)的数据，从而实现对数据的保护。
上述这些原因导致了DRAM的容量增加，增加了运用此芯片的产品的成本；而且DRAM的容量增加，进一步增加数据在DRAM中错误的概率；因此，无法满足需求。
发明内容
本发明的目的在于克服现有技术的缺陷，提供数据存储保护方法、装置、计算机设备及存储介质。
为实现上述目的，本发明采用以下技术方案：
数据存储保护方法，包括以下步骤：
S1，判断主机发出的指令信息为写操作或读操作；若是写操作，进入S2；
S2，接收主机发出的存储地址和存储数据；
S3，将存储数据进行缓存，对存储地址进行译码；
S4，将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
S5，通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
S6，将物理地址和编码后的存储数据写入内存中。
其进一步技术方案为：所述步骤“S1，判断主机发出的指令信息为写操作或读操作”中，若是读操作，则进入S7；
S7，接收主机发出的读数据地址；
S8，对读数据地址进行译码；
S9，将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
S10，根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
S11，根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错；若数据无错误，则将数据传递给主机；若数据有错误，则给主机反馈数据发生错误。
其进一步技术方案为：所述存储数据类型包括用户数据，软件数据，及暂存数据。
其进一步技术方案为：所述数据长度为1字节-512字节。
数据存储保护装置，包括：判断单元，第一接收单元，缓存译码单元，第一结合选择单元，编码映射单元，及写入单元；
所述判断单元，用于判断主机发出的指令信息为写操作或读操作；
所述第一接收单元，用于接收主机发出的存储地址和存储数据；
所述缓存译码单元，用于将存储数据进行缓存，对存储地址进行译码；
所述第一结合选择单元，用于将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
所述编码映射单元，用于通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
其进一步技术方案为：还包括：第二接收单元，译码单元，第二结合选择单元，映射读取单元，及检错和纠错单元；
所述第二接收单元，用于接收主机发出的读数据地址；
所述译码单元，用于对读数据地址进行译码；
所述第二结合选择单元，用于将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
所述映射读取单元，用于根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
所述检错和纠错单元，用于根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错。
其进一步技术方案为：所述存储数据类型包括用户数据，软件数据，及暂存数据。
其进一步技术方案为：所述数据长度为1字节-512字节。
一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的数据存储保护方法。
一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的数据存储保护方法。
本发明与现有技术相比的有益效果是：有效地保护在存储中特别是内存中的数据，在不增加内存容量的前提下，根据存储数据的不同类型和存储地址，选择对应的数据保护算法或数据检错和纠错算法，自动根据读写地址进行相应的数据保护和纠错，从而既节省成本，又减少了芯片软件调试时间，能够更好地满足需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的数据存储保护方法的流程示意图；
图2为本发明实施例提供的数据存储保护方法中数据写操作应用场景示意图；
图3为本发明实施例提供的数据存储保护方法中数据读操作应用场景示意图；
图4为本发明实施例提供的数据存储保护方法中数据检错和纠错算法的应用场景示意图；
图5为本发明实施例提供的数据存储保护装置的示意性框图；
图6为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1到图6所示的具体实施例，其中，请参阅图1至图4所示，本发明公开了一种数据存储保护方法，包括以下步骤：
S1，判断主机发出的指令信息为写操作或读操作；若是写操作，进入S2；若是读操作，则进入S7；
S2，接收主机发出的存储地址和存储数据；
S3，将存储数据进行缓存，对存储地址进行译码；
S4，将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
S5，通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
S6，将物理地址和编码后的存储数据写入内存中；
S7，接收主机发出的读数据地址；
S8，对读数据地址进行译码；
S9，将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
S10，根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
S11，根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错；若数据无错误，则将数据传递给主机；若数据有错误，则给主机反馈数据发生错误。
其中，在本实施例中，所述存储数据类型包括用户数据，软件数据，及暂存数据。
其中，所述数据长度为1字节-512字节，可以根据实际需要进行选择数据长度。
其中，所述数据检错和纠错算法包括Parity奇偶算法，BCH算法，DIF算法，及汉明纠错算法。
本发明在设计中，作为一逻辑单元集成至芯片中，无需要其它额外的逻辑单元，利用芯片原有的数据总线，即可以实现芯片内部数据存储的保护、检错和纠错，特别适用于内存(DRAM)的存储中；采用总线接口操作，一端为总线数据传输从接口，接收主机端发送的地址、读写操作；另一端则为总线数据传输主接口，实现对芯片内部数据存储的读写操作，数据通过本技术方案，经过保护算法编译后写入内存中，数据从内存读出时，经过本技术方案，进行检错和纠错后，发回给主机端。
其中，请参阅图2所示，本发明提供的数据存储保护方法中数据写操作：
数据总线控制101(相当于本发明的第一接收单元),接收主机端发送的写命令、地址等，同时接收主机端发送的写数据发送给后续处理；
地址编译码逻辑102(相当于本发明的缓存译码单元)，根据接收的写地址的具体数值，对照地址映射表，再根据内存的可用容量将指令发送给后续处理；
算法控制分配处理103(相当于本发明的第一结合选择单元里面的选择部分)，根据地址编译码逻辑102发送的指令，选择相应的数据保护算法；
写地址映射104(相当于本发明的编码映射单元)，根据地址编译码逻辑102发送的地址信息，映射为数据写入内存的真实物理地址；
ECC算法编码105(相当于本发明的第一结合选择单元和编码映射单元)，主要实现根据算法控制分配处理103发送的算法选择指令，选择相应的保护算法对写数据106输送的数据进行编码，将编码后形成保护的数据，分为两部分，根据需求分别发送给存储总线控制107和写数据106；同时将信息反馈给算法控制分配处理103，更新或存储写地址对应的算法信息；
写数据106(相当于本发明的缓存译码单元的缓存部分)，不仅用于存储外部主机写操作时的数据，且用于ECC算法编码105编码后的部分数据的存储，之后将上述两部分数据合成发送给存储总线控制107；
存储总线控制107(相当于本发明的写入单元)，用于将形成保护编码后的的数据，根据写地址映射104和写数据106中数据，同时配合ECC算法编码105的指令，输出写操作。
其中，请参阅图3所示，本发明提供的数据存储保护方法中数据读操作：
数据总线控制201(相当于本发明的第二接收单元),接收主机端发送的读命令、地址等，同时接收读数据206发送的经过检错和纠错之后的数据返回给主机；
地址编译码逻辑202(相当于本发明的译码单元)，根据接收的读地址的具体数值，分别发送给读地址映射204和算法控制分配处理203；
算法控制分配处理203(相当于本发明的第二结合选择单元)，根据地址编译码逻辑202发送的指令，选择相应的数据保护算法用于对读取的数据进行检错和纠错，根据ECC算法译码检错和纠错205反馈信息，更新内存读地址对应的检错和纠错结果信息；
读地址映射204(相当于本发明的映射读取单元的映射部分)，根据地址编译码逻辑202发送的读地址信息，映射为读取存储中数据对应的真实物理地址；
ECC算法译码检错和纠错模块205(相当于本发明的检错和纠错单元)，此模块根据203模块发送的算法选择指令，选择相应的ECC算法对数据进行检错和纠错，将检错和纠错后的数据，发送给读数据206，同时根据检错和纠错的结果，反馈给存储总线控制207和算法控制分配处理203；
读数据206(相当于本发明的映射读取单元的读取部分)，不仅接收ECC算法译码检错和纠错模块205检错和纠错后的数据以及结果信息，同时接收存储总线控制207从内存读回的数据，之后根据上述两部分的信息，如数据无问题，这将数据发送给存储总线控制207，如数据出错，则不会进行任何操作，等待下一次的指令；
存储总线控制207(相当于本发明的映射读取单元的读取部分，及检错和纠错单元)，用于根据读地址映射204发送的物理地址信息，结合ECC算法译码检错和纠错模块205的算法信息，对存储发送读命令，读取数据后同时发送给ECC算法译码检错和纠错模块205和读数据206。
其中，请参阅图4所示，本发明提供的数据存储保护方法中数据检错和纠错算法应用：
读写地址译码301,接收主机端发送的读写命令、地址等，将总线上地址读取，缓存译码后发送给地址比对和映射302；
地址比对和映射302，根据接收的读地址的具体数值，与先前存储的地址映射关系表进行对比，根据读写操作分别进行判断，读操作时，判断对应的地址上的保护算法，将指令发送给算法和数据控制303；写操作时，判断存储上的空闲容量，以及对应地址的算法选择，将指令也发送给算法和数据控制303；
算法和数据控制303，根据地址比对和映射302发送的指令，选择相应的数据算法，如果为写操作，则同时接收主机写数据缓存304中的数据，输送给算法模块306；如果为读操作，则接送算法模块306检错和纠错后的数据，发送给主机读数据缓存305；
主机写数据缓存304，用于接收主机发送的写数据并进行缓存后，发送给算法和数据控制303；
主机读数据缓存305，接收经过算法和数据控制303和算法模块306检错和纠错之后的数据进行缓存，后发送给主机端；
算法模块306，此模块包含Parity奇偶算法、BCH算法、DIF算法和汉明纠错算法；BCH算法，支持总数为512字节，纠错1、2或3bit纠错模式，由算法和数据控制303进行配置选择；DIF算法主要为支持CRC32检错算法；汉明纠错算法，支持对1Byte数据检错2bit和纠错1bit的性能；上述算法选择，都由算法和数据控制303发送指令选择对应的算法，在写操作时，根据选择调用对应算法对数据进行保护编码后，发送给读写存储控制307；读操作时，根据算法和数据控制303发送的指令，选择对应的检错和纠错算法，接受读写存储控制307发送的数据，对数据进行检错和纠错，然后将处理后的数据和处理结果信息，发送给算法和数据控制303；
存储总线控制307，用于根据接收的译码后的物理地址信息，根据读写操作要求，对存储进行相应的读和写操作；写操作时，将数据写入内存中；读操作时，将读取的数据输出至算法模块306中，进行检错和纠错。
本发明可以有效地保护在存储中特别是内存中的数据，在不增加内存容量的前提下，根据存储数据的不同类型和存储地址，选择对应的数据保护算法或数据检错和纠错算法，自动根据读写地址进行相应的数据保护和纠错，从而既节省成本，又减少了芯片软件调试时间，能够更好地满足需求。
请参阅图4所示，本发明还公开了一种数据存储保护装置，包括：判断单元10，第一接收单元20，缓存译码单元30，第一结合选择单元40，编码映射单元50，写入单元60，第二接收单元70，译码单元80，第二结合选择单元90，映射读取单元100，及检错和纠错单元110；
所述判断单元10，用于判断主机发出的指令信息为写操作或读操作；
所述第一接收单元20，用于接收主机发出的存储地址和存储数据；
所述缓存译码单元30，用于将存储数据进行缓存，对存储地址进行译码；
所述第一结合选择单元40，用于将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
所述编码映射单元50，用于通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
所述写入单元60，用于将物理地址和编码后的存储数据写入内存中；
所述第二接收单元70，用于接收主机发出的读数据地址；
所述译码单元80，用于对读数据地址进行译码；
所述第二结合选择单元90，用于将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
所述映射读取单元100，用于根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
所述检错和纠错单元110，用于根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错。
其中，所述存储数据类型包括用户数据，软件数据，及暂存数据。
其中，所述数据长度为1字节-512字节。
其中，所述数据检错和纠错算法包括Parity奇偶算法，BCH算法，DIF算法，及汉明纠错算法。
需要说明的是，所属领域的技术人员可以清楚地了解到，上述数据存储保护装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
上述数据存储保护装置可以实现为一种计算机程序的形式，该计算机程序可以在如图6所示的计算机设备上运行。
请参阅图6，图6是本申请实施例提供的一种计算机设备的示意性框图；该计算机设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
参阅图6，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种数据存储保护方法。
该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种数据存储保护方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的数据存储保护方法。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.数据存储保护方法，其特征在于，包括以下步骤：
S1，判断主机发出的指令信息为写操作或读操作；若是写操作，进入S2；
S2，接收主机发出的存储地址和存储数据；
S3，将存储数据进行缓存，对存储地址进行译码；
S4，将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
S5，通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
S6，将物理地址和编码后的存储数据写入内存中。
2.根据权利要求1所述的数据存储保护方法，其特征在于，所述步骤“S1，判断主机发出的指令信息为写操作或读操作”中，若是读操作，则进入S7；
S7，接收主机发出的读数据地址；
S8，对读数据地址进行译码；
S9，将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
S10，根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
S11，根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错；若数据无错误，则将数据传递给主机；若数据有错误，则给主机反馈数据发生错误。
3.根据权利要求1所述的数据存储保护方法，其特征在于，所述存储数据类型包括用户数据，软件数据，及暂存数据。
4.根据权利要求1所述的数据存储保护方法，其特征在于，所述数据长度为1字节-512字节。
5.数据存储保护装置，其特征在于，包括：判断单元，第一接收单元，缓存译码单元，第一结合选择单元，编码映射单元，及写入单元；
所述判断单元，用于判断主机发出的指令信息为写操作或读操作；
所述第一接收单元，用于接收主机发出的存储地址和存储数据；
所述缓存译码单元，用于将存储数据进行缓存，对存储地址进行译码；
所述第一结合选择单元，用于将译码后的存储地址与内存中原有的存储数据地址相结合，得出内存的空余容量，根据存储数据类型，分出相对应的数据等级、选择相应的数据保护算法；
所述编码映射单元，用于通过数据保护算法对存储数据进行相应的编码，且计算出存储数据的数据长度，将译码后的存储地址映射为内存中的物理地址；
所述写入单元，用于将物理地址和编码后的存储数据写入内存中。
6.根据权利要求5所述的数据存储保护装置，其特征在于，还包括：第二接收单元，译码单元，第二结合选择单元，映射读取单元，及检错和纠错单元；
所述第二接收单元，用于接收主机发出的读数据地址；
所述译码单元，用于对读数据地址进行译码；
所述第二结合选择单元，用于将译码后的读数据地址与内存中原有的存储数据地址相结合，得出内存中对应的数据保护算法及数据长度，结合数据保护算法，选择相应的数据检错和纠错算法；
所述映射读取单元，用于根据译码后的读数据地址进行物理存储地址映射，得出物理地址、结合数据长度，对内存进行读操作，读取内存中对应物理地址的数据；
所述检错和纠错单元，用于根据选择的数据检错和纠错算法，将读取的数据进行相应的检错和纠错。
7.根据权利要求5所述的数据存储保护装置，其特征在于，所述存储数据类型包括用户数据，软件数据，及暂存数据。
8.根据权利要求5所述的数据存储保护装置，其特征在于，所述数据长度为1字节-512字节。
9.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的数据存储保护方法。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的数据存储保护方法。
CN202010317909.5A 2020-04-21 2020-04-21 数据存储保护方法、装置、计算机设备及存储介质 Active CN111506452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010317909.5A CN111506452B (zh) 2020-04-21 2020-04-21 数据存储保护方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010317909.5A CN111506452B (zh) 2020-04-21 2020-04-21 数据存储保护方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN111506452A true CN111506452A (zh) 2020-08-07
CN111506452B CN111506452B (zh) 2023-04-28

Family

ID=71874431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010317909.5A Active CN111506452B (zh) 2020-04-21 2020-04-21 数据存储保护方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN111506452B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256338A (zh) * 2020-10-27 2021-01-22 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112445668A (zh) * 2020-12-15 2021-03-05 联想长风科技(北京)有限公司 一种实现内存on-die ECC的低成本软件方法和装置
CN112732739A (zh) * 2021-03-30 2021-04-30 南京粒聚智能科技有限公司 一种分析设备数据地址的方法和装置
CN112820343A (zh) * 2021-02-25 2021-05-18 记忆科技(深圳)有限公司 数据保护方法、装置、计算机设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090055605A1 (en) * 2007-08-20 2009-02-26 Zining Wu Method and system for object-oriented data storage
CN101656094A (zh) * 2009-09-25 2010-02-24 杭州华三通信技术有限公司 数据存储方法和存储设备
CN104467871A (zh) * 2014-11-17 2015-03-25 哈尔滨工业大学 提高NAND Flash存储可靠性的数据存储方法
US20160378597A1 (en) * 2015-06-29 2016-12-29 Hoi-Ju CHUNG Characterization of in-chip error correction circuits and related semiconductor memory devices/memory systems
CN107039086A (zh) * 2017-05-17 2017-08-11 西安紫光国芯半导体有限公司 具有兼容不同数据长度的纠错功能的存储器和纠错方法
CN110690943A (zh) * 2019-09-26 2020-01-14 中兴通讯股份有限公司 数据编码方法、解码方法、编解码方法、设备及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090055605A1 (en) * 2007-08-20 2009-02-26 Zining Wu Method and system for object-oriented data storage
CN101656094A (zh) * 2009-09-25 2010-02-24 杭州华三通信技术有限公司 数据存储方法和存储设备
CN104467871A (zh) * 2014-11-17 2015-03-25 哈尔滨工业大学 提高NAND Flash存储可靠性的数据存储方法
US20160378597A1 (en) * 2015-06-29 2016-12-29 Hoi-Ju CHUNG Characterization of in-chip error correction circuits and related semiconductor memory devices/memory systems
CN107039086A (zh) * 2017-05-17 2017-08-11 西安紫光国芯半导体有限公司 具有兼容不同数据长度的纠错功能的存储器和纠错方法
CN110690943A (zh) * 2019-09-26 2020-01-14 中兴通讯股份有限公司 数据编码方法、解码方法、编解码方法、设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
汪陈应: "XML数据编码与存储管理关键技术研究", 《中国博士学位论文全文数据库》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256338A (zh) * 2020-10-27 2021-01-22 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112256338B (zh) * 2020-10-27 2023-12-05 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112445668A (zh) * 2020-12-15 2021-03-05 联想长风科技(北京)有限公司 一种实现内存on-die ECC的低成本软件方法和装置
CN112445668B (zh) * 2020-12-15 2022-11-04 联想长风科技(北京)有限公司 一种实现内存on-die ECC的低成本软件方法和装置
CN112820343A (zh) * 2021-02-25 2021-05-18 记忆科技(深圳)有限公司 数据保护方法、装置、计算机设备及存储介质
CN112732739A (zh) * 2021-03-30 2021-04-30 南京粒聚智能科技有限公司 一种分析设备数据地址的方法和装置
CN112732739B (zh) * 2021-03-30 2021-07-20 南京粒聚智能科技有限公司 一种分析设备数据地址的方法和装置

Also Published As

Publication number Publication date
CN111506452B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN111506452B (zh) 数据存储保护方法、装置、计算机设备及存储介质
US7617437B2 (en) Error correction device and method thereof
TWI410979B (zh) 快閃記憶體控制器、其錯誤更正碼控制器及其方法和系統
US7673216B2 (en) Cache memory device, semiconductor integrated circuit, and cache control method
US9417959B2 (en) Flash device and operating method thereof
US10866736B2 (en) Memory controller and data processing circuit with improved system efficiency
US20200153461A1 (en) Data storage system and associated method
CN110825325A (zh) 基于映射表动态加载的ssd性能提升方法、装置、计算机设备及存储介质
US7689895B2 (en) On-the fly error checking and correction CODEC system and method for supporting non-volatile memory
CN108351818B (zh) 用于在存储器中实现纠错码的系统和方法
CN112559386A (zh) 提升ssd性能的方法、装置、计算机设备及存储介质
CN108780424B (zh) 提供用于动态随机存取存储器dram高速缓存标记的空间高效存储
CN111913668A (zh) 一种ip复用下检纠查存储器数据准确性的方法
CN111143111A (zh) Ssd映射表保护机制验证方法、装置、计算机设备及存储介质
CN112820343A (zh) 数据保护方法、装置、计算机设备及存储介质
CN106897023B (zh) 数据读取方法、存储器控制电路单元及存储器储存装置
US9361180B2 (en) Storing data by an ECC memory
US10783035B1 (en) Method and system for improving throughput and reliability of storage media with high raw-error-rate
CN109491620B (zh) 存储数据重写方法、装置、服务器及存储介质
US10579470B1 (en) Address failure detection for memory devices having inline storage configurations
CN111625199A (zh) 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质
US10312943B2 (en) Error correction code in memory
CN111913666A (zh) 兼容不同协议Nand颗粒的方法、装置、计算机设备及存储介质
CN117349079B (zh) 一种用于SPI NorFlash的ECC数据纠错方法
US10963178B2 (en) Repetitive data processing method for solid state drive

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant