CN111460461B - 可信cpu系统、读写请求及dma数据的可信检查方法 - Google Patents

Abstract

本发明公开了一种可信CPU系统、读写请求及DMA数据的可信检查方法，其中，可信CPU系统包括：主处理器、可信检查协处理器及高速缓冲存储器；主处理器，包括处理器和检查模块，处理器用于接收读写请求；检查模块用于检查读写请求是否符合规则高速缓冲存储器；如果读写请求不符合规则高速缓冲存储器，检查模块用于将读写请求发送至可信检查协处理器；可信检查协处理器用于判断读写请求是否可信；如果读写请求不可信，则可信检查协处理器用于向处理器反馈通知信息，处理器用于拒绝执行读写请求。通过实施本发明的可信CPU系统，保证了计算机终端执行的每一个读写请求都是安全可信的，避免了不安全因素对计算机系统的攻击，保证了计算机系统运行的安全性。

Description

可信CPU系统、读写请求及DMA数据的可信检查方法

技术领域

本发明涉及信息安全技术领域，具体涉及一种可信CPU系统、读写请求及DMA数据的可信检查方法。

背景技术

随着信息技术的不断发展以及在各行业的深化应用，当今社会对信息技术的依赖程度越来越大，电力工业作为关系国计民生的支柱型行业，其信息化进程的推进速度始终位于各行业的前列。然而，由于当前的计算机终端没有基于硬件的防御措施，软件和硬件结构比较简化，无法对执行代码的一致性、完整性进行检查和验证以及没有完善的访问控制等缺陷，导致信息安全事故时有发生。传统的信息安全理论是建立在公共信息网络的安全威胁和安全保护基础之上的，而工业控制系统网络与公共信息网络在体系结构、安全保护的目标以及防范的安全威胁方面存在很大的不同，而目前的电力工业控制系统的安全保护措施，基本上都是直接套用现有的信息安全技术，从而导致电力工业控制系统无法有效抵挡来自内部和外部的不安全因素的攻击。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的无法从可信根上解决电力工业控制系统可能面临的被攻击的缺陷，从而提供一种可信CPU系统、读写请求及DMA数据的可信检查方法。

根据第一方面，本发明实施例提供了一种可信CPU系统，包括：主处理器、可信检查协处理器及高速缓冲存储器；所述主处理器，包括处理器和检查模块，所述处理器用于接收读写请求；所述检查模块用于检查所述读写请求是否符合规则高速缓冲存储器；如果所述读写请求不符合所述规则高速缓冲存储器，所述检查模块用于将所述读写请求发送至所述可信检查协处理器；所述可信检查协处理器用于判断所述读写请求是否可信；如果所述读写请求不可信，则可信检查协处理器用于向所述处理器反馈通知信息，所述处理器用于拒绝执行所述读写请求。

结合第一方面，在第一方面的第一实施方式中，如果所述读写请求符合所述规则高速缓冲存储器，所述处理器执行所述读写请求。

结合第一方面第一实施方式，在第一方面的第二实施方式中，如果所述读写请求可信，所述可信检查协处理器用于根据所述读写请求更新所述规则高速缓冲存储器，并触发所述检查模块将原规则高速缓冲存储器替换为更新后的规则高速缓冲存储器，并对所述读写请求再次进行检查。

结合第一方面第一实施方式，在第一方面的第三实施方式中，所述高速缓冲存储器用于获取所述读写请求，并判断是否存储有对应所述读写请求的数据；如果有，所述高速缓冲存储器用于将所述数据发送至所述主处理器，供所述处理器执行所述读写请求。

结合第一方面第三实施方式，在第一方面的第四实施方式中，还包括：内存，如果所述高速缓冲存储器中未存储有对应所述读写请求的数据，所述高速缓冲存储器还用于从所述内存中调用与所述读写请求对应的数据，并将所述数据发送至所述主处理器，供所述处理器执行所述读写请求。

根据第二方面，本发明实施例提供一种可信CPU系统，包括：主处理器、桥片、可信检查协处理器、高速缓冲存储器以及内存；所述主处理器，用于响应于外接设备通过所述桥片传输的DMA数据请求，将总线控制权转交给所述桥片；所述桥片用于获取所述外接设备传输的DMA数据，并将所述DMA数据存入所述内存的共享内存中；所述共享内存用于通过所述高速缓冲存储器将所述DMA数据传输至所述可信检查协处理器；所述可信检查协处理器用于对所述DMA数据进行可信校验。

结合第二方面，在第二方面的第一实施方式中，若所述DMA数据通过所述可信检查协处理器的可信校验，则所述可信检查协处理器通知所述主处理器执行所述DMA数据。

结合第二方面第一实施方式，在第二方面的第二实施方式中，若所述DMA数据未通过所述可信检查协处理器的可信校验，则所述可信检查协处理器通知所述主处理器拒绝执行所述DMA数据。

根据第三方面，本发明实施例提供了一种读写请求的可信检查方法，基于第一方面或第一方面任一实施方式所述的可信CPU系统，包括：接收读写请求，对所述读写请求将要访问的地址、进程ID与操作类型进行检查；判断所述读写请求所要访问的地址、进程ID与操作类型是否符合规则；若所述读写请求所要访问的地址、进程ID与操作类型不符合规则，则对所述读写请求进行可信校验；若所述读写请求不可信，则拒绝执行所述读写请求。

根据第四方面，本发明实施例提供了一种DMA数据的可信检查方法，基于第二方面或第二方面任一实施方式所述的可信CPU系统，包括：接收外接设备发出的DMA数据请求，响应与所述DMA数据请求对应的中断信息，将总线控制权转交给桥片；将所述桥片接收的DMA数据传输至共享内存；对所述共享内存的数据进行可信检查及解密；将经过所述可信检查及解密的数据拷贝到可执行内存，执行所述可执行内存中的数据。

本发明技术方案，具有如下优点：

1.本发明提供的可信CPU系统，包括：主处理器、可信检查协处理器及高速缓冲存储器，其中，主处理器包括处理器和检查模块，处理器用于接收读写请求，检查模块用于检查读写请求是否符合规则高速缓冲存储器；如果读写请求不符合规则高速缓冲存储器，检查模块用于将读写请求发送至可信检查协处理器；可信检查协处理器用于判断读写请求是否可信；如果读写请求不可信，则可信检查协处理器用于向处理器反馈通知信息，处理器用于拒绝执行读写请求。该系统通过各硬件共同作用以检查读写请求是否可信，对于不可信的读写请求拒绝执行，保证了计算机终端执行的每一个读写请求都是安全可信的，避免了内部不安全因素对计算机系统的攻击，在可信根上层面保证了计算机系统运行的安全性。

2.本发明提供的可信CPU系统，包括：主处理器、桥片、可信检查协处理器、高速缓冲存储器以及内存。其中，主处理器用于响应于外接设备通过桥片传输的DMA数据请求，将总线控制权转交给桥片；桥片用于获取外接设备传输的DMA数据，并将DMA数据存入内存的共享内存中，共享内存用于通过高速缓冲存储器将DMA数据传输至可信检查协处理器；可信检查协处理器用于对DMA数据进行可信校验。该系统通过各硬件共同作用以检查外接设备传输的DMA数据是否可信，对于不可信的DMA数据可以拒绝执行，保证了计算机系统仅执行可信的数据，避免了外部不安全因素对计算机系统的攻击，在可信根上层面保证了计算机系统运行的安全性。

3.本发明提供的基于可信CPU系统的读写请求的可信检查方法，包括：接收读写请求，对读写请求将要访问的地址、进程ID与操作类型进行检查；判断读写请求所要访问的地址、进程ID与操作类型是否符合规则高速缓冲存储器；若读写请求所要访问的地址、进程ID与操作类型不符合规则高速缓冲存储器，则对读写请求进行可信校验；若读写请求不可信，则拒绝执行读写请求。该方法通过检查读写请求是否可信，对于不可信的读写请求拒绝执行，避免了内部不安全因素对计算机系统的攻击，保证了计算机系统运行的安全性。

4.本发明提供的基于可信CPU系统的DMA数据的可信检查方法，包括：接收外接设备发出的DMA数据请求，响应与DMA数据请求对应的中断信息，将总线控制权转交给桥片；将桥片接收的DMA数据传输至共享内存；对共享内存的数据进行可信检查及解密；将经过可信检查及解密的数据拷贝到可执行内存，执行可执行内存中的数据。该方法通过检查读写请求是否可信，对于不可信的读写请求拒绝执行，避免了内部不安全因素对计算机系统的攻击，保证了计算机系统运行的安全性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中可信CPU系统的原理框图；

图2为本发明实施例中可信CPU系统的原理框图；

图3为本发明实施例中可信CPU系统的原理框图；

图4为本发明实施例中读写请求的可信检查方法的流程图；

图5为本发明实施例中DMA数据的可信检查方法的流程图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供一种可信CPU系统，应用于电力工业控制系统，以避免电力工业控制系统受内部不安全因素的攻击，如图1所示，该系统包括：主处理器11、可信检查协处理器12及高速缓冲存储器13；主处理器11，包括处理器111和检查模块112，其中，处理器111用于接收读写请求；检查模块112用于检查读写请求是否符合规则高速缓冲存储器1121。如果读写请求不符合规则高速缓冲存储器1121，检查模块112用于将读写请求发送至可信检查协处理器12；可信检查协处理器12用于判断读写请求是否可信；如果读写请求不可信，则可信检查协处理器12用于向处理器111反馈通知信息，处理器111用于拒绝执行读写请求。

示例性地，主处理器11可以将接收到的所有的读写请求传递至检查模块112，由检查模块112对所有的读写请求进行可信检查，包括读写请求将要访问的所有区域，比如内存地址或者寄存器；以及读写请求对应的当前进程ID。检查模块中包含一个规则高速缓冲存储器1121，该规则高速缓冲存储器1121可以对将要访问的区域限定可以访问的进程以及允许访问的操作，比如取指操作、读数据或写数据等。若规则高速缓冲存储器1121中没有对应读写请求所要访问的地址范围的规则限定，则检查模块将该读写请求发送至可信检查协处理器12，由可信检查协处理器12对读写请求进行可信校验，若可信检查协处理器12判定该读写请求不可信，即该读写请求为危险指令，此时可信检查协处理器12则向主处理器11发送通知信息，以通知主处理器11拒绝执行该读写请求。

本实施例提供的可信CPU系统，包括：主处理器、可信检查协处理器及高速缓冲存储器，其中，主处理器包括处理器和检查模块，处理器用于接收读写请求，检查模块用于检查读写请求是否符合规则高速缓冲存储器；如果读写请求不符合规则高速缓冲存储器，检查模块用于将读写请求发送至可信检查协处理器；可信检查协处理器用于判断读写请求是否可信；如果读写请求不可信，则可信检查协处理器用于向处理器反馈通知信息，处理器用于拒绝执行读写请求。该系统通过各硬件共同作用以检查读写请求是否可信，对于不可信的读写请求拒绝执行，保证了计算机终端执行的每一个读写请求都是安全可信的，避免了内部不安全因素对计算机系统的攻击，在可信根上层面保证了计算机系统运行的安全性。

作为本申请一个可选的实施方式，如果读写请求符合规则高速缓冲存储器1121，处理器111执行读写请求。

示例性地，若读写请求所访问的地址、进程ID与操作类型符合规则高速缓冲存储器1121的要求，则将该读写请求发送至高速缓冲存储器13，高速缓冲存储器13可以根据获取的读写请求将对应该读写请求的数据发送至主处理器11，由主处理器11中的处理器111执行该读写请求。

作为本申请一个可选的实施方式，如果读写请求可信，可信检查协处理器12用于根据读写请求更新规则高速缓冲存储器1121，并触发检查模块112将原规则高速缓冲存储器替换为更新后的规则高速缓冲存储器，并对读写请求再次进行检查。

示例性地，若规则高速缓冲存储器1121中没有对应读写请求所要访问的地址范围的规则限定，检查模块112将该读写请求发送至可信检查协处理器12进行可信校验，若可信检查协处理器12判定该读写请求可信，则将该读写请求对应的数据和可访问的内存地址发送至高速缓冲存储器13，并根据对应该读写请求的算法更新检查模块112中的规则高速缓冲存储器1121，并将更新的信息传递给规则高速缓冲存储器1121，触发检查模块112对将原规则高速缓冲存储器替换为更新后的规则高速缓冲存储器，此时对读写请求进行检查则符合规则高速缓冲存储器1121的要求，可以进行数据的读写请求。

作为本申请一个可选的实施方式，高速缓冲存储器13用于获取读写请求，并判断是否存储有对应读写请求的数据；如果有，高速缓冲存储器13用于将数据发送至主处理器11，供处理器111执行读写请求。

示例性地，在高速缓冲存储器13获取到读写请求后，将该读写请求与内存对应的高速缓冲存储器13进行比对，判断高速缓冲存储器13中是否存储有对应该读写请求的数据，若该读写请求所要访问的数据在高速缓冲存储器13中，则代表命中，高速缓冲存储器13可以将对应该读写请求的数据返回至主处理器11，供主处理器11中的处理器执行该读写请求。

作为本申请一个可选的实施方式，如图2所示，该系统还包括：内存14，如果高速缓冲存储器13中未存储有对应读写请求的数据，高速缓冲存储器13还用于从内存14中调用与读写请求对应的数据，并将数据发送至主处理器11，供处理器111执行读写请求。

示例性地，该可信CPU系统还包括内存14，当该读写请求所要访问的数据并未在高速缓冲存储器13中，即未命中，此时则需要访问内存14的高速缓冲存储器13，从内存14中调用与该读写请求对应的数据，然后将与该读写请求对应的数据发送至主处理器11，由主处理器11中的处理器111执行该读写请求。

实施例2

本实施例提供一种可信CPU系统，应用于电力工业控制系统，以避免电力工业控制系统受外部不安全因素的攻击，如图3所示，该系统包括：主处理器21、桥片22、可信检查协处理器23、高速缓冲存储器24以及内存25。其中，主处理器21用于响应于外接设备通过桥片传输的DMA数据请求，将总线控制权转交给桥片22；桥片22用于获取外接设备传输的DMA数据，并将DMA数据存入内存的共享内存251中；所述共享内存251用于通过高速缓冲存储器24将DMA数据传输至可信检查协处理器23；可信检查协处理器23用于对DMA数据进行可信校验。

示例性地，当外接IO设备提出直接存储器访问(Direct Memory Access，DMA)请求时，主处理器21可以通过桥片22响应该DMA数据请求。在进行数据传输时，通常是由DMA控制器掌管总线，控制DMA数据的传输，桥片22中包含DMA控制器，当主处理器21响应该DMA数据请求对应的中断后，释放总线控制器并将总线控制权移交给桥片12中的DMA控制器。桥片22中的DMA控制器获得总线控制权之后，通知外接IO设备进行DMA数据传输，并将获取的DMA数据传输至内存25中的共享内存251。由于共享内存251中的数据为不可信数据，因此需要将共享内存251中的DMA数据通过高速缓冲存储器14传输至可信检查协处理器23，由可信检查协处理器23对该DMA数据进行可信校验，判定该DMA数据是否可信。

本实施例提供的可信CPU系统，包括：主处理器、桥片、可信检查协处理器、高速缓冲存储器以及内存。该系统通过主处理器响应外接设备通过桥片传输的DMA数据请求，将总线控制权转交给桥片，由桥片将获取到的外接设备传输的DMA数据存入内存的共享内存中，共享内存通过高速缓冲存储器将DMA数据传输至可信检查协处理器进行可信校验。通过各硬件共同作用以检查外接设备传输的DMA数据是否可信，对于不可信的DMA数据可以拒绝执行，保证了计算机系统仅执行可信的数据，避免了外部不安全因素对计算机系统的攻击，在可信根上层面保证了计算机系统运行的安全性。

作为本申请一个可选的实施方式，若DMA数据通过可信检查协处理器23的可信校验，则可信检查协处理器23通知主处理器21执行DMA数据。

示例性地，当可信检查协处理器23接收位于共享内存221中的需要进行可信校验的DMA数据后，首先对该DMA数据进行可信校验，若该DMA数据为加密数据，则对该DMA数据进行解密，将通过可信校验及解密DMA数据数据拷贝至内存25中的可执行内存252，并通知主处理器21执行可执行内存252中的DMA数据。

作为本申请一个可选的实施方式，若DMA数据未通过可信检查协处理器23的可信校验，则可信检查协处理器23通知主处理器21拒绝执行DMA数据。

示例性地，当可信检查协处理器23接收到位于共享内存251中的需要进行可信校验的DMA数据后，对该DMA数据进行可信校验，若该DMA数据并未通过可信校验，即判定该DMA数据不可信，该DMA数据为危险数据，则可信检查协处理器23可以通知主处理器21拒绝执行该DMA数据。

实施例3

本实施例提供一种读写请求的可信检查方法，可应用于上述任意实施例所述的可信CPU系统上，如图4所示，包括如下步骤：

S31，接收读写请求，对读写请求将要访问的地址、进程ID与操作类型进行检查。

示例性地，接收读写请求，对接收到的读写请求进行可信检查，包括对读写请求将要访问的内存地址、读写请求对应的当前进程ID以及读写请求对应的操作类型进行可信检查。操作类型包括取指、读数据、写数据等，本发明对此不作限定，本领域技术人员可以根据实际需要确定。

S32，判断读写请求所要访问的地址、进程ID与操作类型是否符合规则。

示例性地，将读写请求对应访问的内存地址、当前进程ID以及操作类型与规则高速缓冲存储器的要求进行比对，即检查规则高速缓冲存储器中是否有对应读写请求所要访问的地址，读写请求对应的操作类型是否符合规则，读写请求对应的当前进程ID是否符合要求。

S33，若读写请求所要访问的地址、进程ID与操作类型不符合规则高速缓冲存储器，则对读写请求进行可信校验。

示例性地，若读写请求所访问的地址不符合规则高速缓冲存储器的要求，则将该读写请求发送至可信检查协处理器可信校验。需要说明的是，若读写请求所访问的地址符合规则高速缓冲存储器的要求，进程ID或操作类型不符合规则高速缓冲存储器的要求，则该读写请求不会进行可信校验，处理器可以直接拒绝执行该读写请求。

S34，若读写请求不可信，则拒绝执行读写请求。

示例性地，若读写请求经过可信检查协处理器的可信校验后，可信检查协处理器判定该读写请求不可信，即可判定该读写请求为危险指令，此时可以通知主处理器拒绝执行该读写请求。

本实施例提供的基于可信CPU系统的读写请求的可信检查方法，包括：该方法通过对接收读写请求将要访问的地址、进程ID与操作类型进行检查；判断读写请求所要访问的地址、进程ID与操作类型是否符合规则高速缓冲存储器；若读写请求所要访问的地址、进程ID与操作类型不符合规则高速缓冲存储器，则对读写请求进行可信校验；若读写请求不可信，则拒绝执行读写请求。对不可信的读写请求拒绝执行，避免了内部不安全因素对计算机系统的攻击，保证了计算机系统运行的安全性。

实施例4

本实施例提供一种读写请求的可信检查方法，可应用于上述任意实施例所述的可信CPU系统上，如图5所示，包括如下步骤：

S41，接收外接设备发出的DMA数据请求，响应与DMA数据请求对应的中断信息，将总线控制权转交给桥片。

示例性地，外接IO设备向桥片中的DMA控制器发出DMA数据请求，主处理器可以通过桥片的DMA控制器响应该DMA数据请求，并响应DMA控制器发送的对应该DMA数据请求的中断，将总线控制权给桥片中的DMA控制器。

S42，将桥片接收的DMA数据传输至共享内存。

示例性地，当桥片中的DMA控制器获得处理器释放的总线控制权之后，可以将该信息反馈至外接IO设备，外接IO设备接收到该反馈信息后，可以进行DMA数据传输，将桥片接收到该DMA数据可以直接存储至共享内存。

S43，对共享内存的数据进行可信检查及解密。

示例性地，由于共享内存中的数据为不可信数据，因此需要对共享内存中的DMA数据进行可信校验，判定该DMA数据是否可信。若该DMA数据为加密数据，则需要进一步对该DMA数据进行解密。

S44，将经过可信检查及解密的数据拷贝到可执行内存，执行可执行内存中的数据。

示例性地，若该DMA数据已经通过可信校验，且对加密的DMA数据已经进行解密，此时可以将该DMA数据拷贝至可执行内存。由于可执行内存中所存储的数据为可信数据，因此处理器可以直接执行可执行内存中的数据。

本实施例提供的基于可信CPU系统的DMA数据的可信检查方法，通过接收外接设备发出的DMA数据请求，响应与DMA数据请求对应的中断信息，将总线控制权转交给桥片；将桥片接收的DMA数据传输至共享内存；对共享内存的数据进行可信检查及解密；将经过可信检查及解密的数据拷贝到可执行内存，执行可执行内存中的数据。通过检查读写请求是否可信，对于不可信的读写请求拒绝执行，避免了内部不安全因素对计算机系统的攻击，保证了计算机系统运行的安全性。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种可信CPU系统，其特征在于，包括：主处理器、可信检查协处理器及高速缓冲存储器；

所述主处理器，包括处理器和检查模块，所述处理器用于接收读写请求；所述检查模块用于检查所述读写请求是否符合规则高速缓冲存储器；

如果所述读写请求不符合所述规则高速缓冲存储器，所述检查模块用于将所述读写请求发送至所述可信检查协处理器；

所述可信检查协处理器用于判断所述读写请求是否可信；

如果所述读写请求不可信，则可信检查协处理器用于向所述处理器反馈通知信息，所述处理器用于拒绝执行所述读写请求；

如果所述读写请求可信，所述可信检查协处理器用于根据所述读写请求更新所述规则高速缓冲存储器，并触发所述检查模块将原规则高速缓冲存储器替换为更新后的规则高速缓冲存储器，并对所述读写请求再次进行检查。

2.根据权利要求1所述的可信CPU系统，其特征在于，

如果所述读写请求符合所述规则高速缓冲存储器，所述处理器执行所述读写请求。

3.根据权利要求2所述的可信CPU系统，其特征在于，

所述高速缓冲存储器用于获取所述读写请求，并判断是否存储有对应所述读写请求的数据；

如果有，所述高速缓冲存储器用于将所述数据发送至所述主处理器，供所述处理器执行所述读写请求。

4.根据权利要求3所述的可信CPU系统，其特征在于，还包括：内存，如果所述高速缓冲存储器中未存储有对应所述读写请求的数据，所述高速缓冲存储器还用于从所述内存中调用与所述读写请求对应的数据，并将所述数据发送至所述主处理器，供所述处理器执行所述读写请求。

5.一种可信CPU系统，其特征在于，包括：主处理器、桥片、可信检查协处理器、高速缓冲存储器以及内存；

所述主处理器，用于响应于外接设备通过所述桥片传输的DMA数据请求，将总线控制权转交给所述桥片；

所述桥片用于获取所述外接设备传输的DMA数据，并将所述DMA数据存入所述内存的共享内存中；

所述共享内存用于通过所述高速缓冲存储器将所述DMA数据传输至所述可信检查协处理器；

所述可信检查协处理器用于对所述DMA数据进行可信校验。

6.根据权利要求5所述的可信CPU系统，其特征在于，

若所述DMA数据通过所述可信检查协处理器的可信校验，则所述可信检查协处理器通知所述主处理器执行所述DMA数据。

7.根据权利要求6所述的可信CPU系统，其特征在于，若所述DMA数据未通过所述可信检查协处理器的可信校验，则所述可信检查协处理器通知所述主处理器拒绝执行所述DMA数据。

8.一种读写请求的可信检查方法，基于权利要求1-4任一项所述的可信CPU系统，其特征在于，包括：

接收读写请求，对所述读写请求将要访问的地址、进程ID与操作类型进行检查；

判断所述读写请求所要访问的地址、进程ID与操作类型是否符合规则；

若所述读写请求所要访问的地址、进程ID与操作类型不符合规则，则对所述读写请求进行可信校验；

若所述读写请求不可信，则拒绝执行所述读写请求。

9.一种DMA数据的可信检查方法，基于权利要求6-8任一项所述的可信CPU系统，其特征在于，包括：

接收外接设备发出的DMA数据请求，响应与所述DMA数据请求对应的中断信息，将总线控制权转交给桥片；

将所述桥片接收的DMA数据传输至共享内存；

对所述共享内存的数据进行可信检查及解密；

将经过所述可信检查及解密的数据拷贝到可执行内存，执行所述可执行内存中的数据。

Images