CN111459647B - 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置 - Google Patents

基于嵌入式操作系统的dsp多核处理器并行运算方法及装置 Download PDF

Info

Publication number
CN111459647B
CN111459647B CN202010551106.6A CN202010551106A CN111459647B CN 111459647 B CN111459647 B CN 111459647B CN 202010551106 A CN202010551106 A CN 202010551106A CN 111459647 B CN111459647 B CN 111459647B
Authority
CN
China
Prior art keywords
core
control
task
shared memory
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010551106.6A
Other languages
English (en)
Other versions
CN111459647A (zh
Inventor
刘雷
赵伟
周广蕴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Research Institute of Mechanical and Electrical Technology
Original Assignee
Beijing Research Institute of Mechanical and Electrical Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Research Institute of Mechanical and Electrical Technology filed Critical Beijing Research Institute of Mechanical and Electrical Technology
Priority to CN202010551106.6A priority Critical patent/CN111459647B/zh
Publication of CN111459647A publication Critical patent/CN111459647A/zh
Application granted granted Critical
Publication of CN111459647B publication Critical patent/CN111459647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明涉及一种基于嵌入式操作系统的DSP多核处理器并行运算方法及装置，属于DSP技术领域，解决实现多核动态并行运算问题，方法包括：将DSP的内核划分为控制核和运算核；在内存中划分控制核与运算核的共享内存空间；控制核将应用程序划分为控制部分和运算部分，对应用程序的控制部分进行流程控制，对应用程序的运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；运算核监控共享内存空间发布的运算任务，根据运算任务采用相应的算法程序进行运算，将运算结果返回共享内存空间；控制核从共享内存空间中读取运算结果。本发明实现了DSP多核处理器在运算节点的并行处理，有效提升了系统的运算效率。

Description

基于嵌入式操作系统的DSP多核处理器并行运算方法及装置
技术领域
本发明涉及DSP技术领域，尤其是一种基于嵌入式操作系统的DSP多核处理器并行运算方法及装置。
背景技术
DSP并行运算指同时使用多种运算资源解决运算问题的过程，是提高运算机系统运算速度和处理能力的一种有效手段。对于DSP多核处理器若采用非对称多处理AMP(Asymmetric Multi-Processing)构架系统，并行运算的实现，需要程序员对每个内核进行程序设计，程序设计复杂，而且核间的通信、同步等也无形中增加了并行运算的难度，效率低下。
目前采用的方案中，在每个处理器核运行一个操作系统实例，采用共享内存和分布式内存混合机制，实现对任务池中的任务分配、结果同步、任务发布和执行。虽然完成了任务的并行处理，但并未充分发挥DSP多核处理器运算能力的优越性，每个核运行嵌入式操作系统在一定程度上也对处理器资源造成了浪费；对于串行任务的处理，任务顺序执行，在一定程度上对运算资源空闲占用。
发明内容
鉴于上述的分析，本发明旨在提供一种基于嵌入式操作系统的DSP多核处理器并行运算方法及装置，实现多核动态并行运算，提高运算效率。
本发明公开了一种基于嵌入式操作系统的DSP多核处理器并行运算方法，包括：
将DSP的内核划分为控制核和运算核；
在内存中划分控制核与运算核的共享内存空间；
所述控制核将应用程序划分为控制部分和运算部分，对应用程序的控制部分进行流程控制，对应用程序的运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；
所述运算核监控共享内存空间发布的运算任务，根据运算任务采用相应的算法程序进行运算，将运算结果返回共享内存空间；
所述控制核从共享内存空间中读取运算结果。
进一步地，所述控制核和运算核的数量根据DSP执行的无相关性并行任务的数量以及DSP内核数量确定；
所述控制核的数量为无相关性并行任务的数量，将除控制核外的其它DSP内核作为运算核；
每个控制核运行一个任务，根据任务所需运算需求为每个控制核分配对应数量的运算核。
进一步地，所述运算核归属于与其对应的控制核，为控制核提供算法运算服务，将运算后结果反馈给对应的控制核；所述运算核只负责算法运算，执行与嵌入式操作系统不相关的裸机算法程序。
进一步地，所述控制核具体完成以下任务：
1）任务流程控制：控制核作为主控核，对应用程序中控制部分进行调度和流程控制；
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析，将应用程序中的运算过程划分为运算核能独立完成的最小运算任务，将解析得到的运算任务信息添加到一个与运算核对应的结构体中；
3）将所述结构体存放到与运算核序号对应的共享内存空间的共享地址空间中。
进一步地，所述结构体中包括运算数据输入缓冲区大小、数据运算结果存放首地址和运算所需算法程序在运算库的入口地址。
进一步地，所述运算核运行裸机监控程序，所述裸机监控程序实时监控共享内存空间中与其对应的共享地址空间，从中接收运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，根据运算数据输入缓冲区获取运算输入数据，在运算核执行运算，并将运算结果存储的地址反馈到其对应的共享地址空间。
本发明还公开了一种基于嵌入式操作系统的DSP多核处理器并行运算装置，包括：DSP多核处理器、共享内存空间和运算库；
所述DSP多核处理器的内核划分为控制核和运算核；
所述共享内存空间，用于实现控制核与运算核之间的通信；
所述运算库，用于存储供所述运算核调用的算法程序；
所述控制核，用于运行基于嵌入式操作系统的应用程序，将应用程序划分为控制部分和运算部分，对控制部分进行流程控制，对运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；
所述运算核，用于运行监控程序，监控共享内存空间发布的运算任务，根据运算任务从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间，以供所述控制核获取运算结果。
进一步地，所述控制核具体完成以下任务：
1）任务流程控制：控制核作为主控核，对应用程序中控制部分进行调度和流程控制；
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析，将应用程序中的运算过程划分为运算核能独立完成的最小运算任务，将解析得到的运算任务信息添加到一个与运算核对应的结构体中；
3）将所述结构体存放到与运算核序号对应的共享内存空间的共享地址空间中。
进一步地，所述结构体中包括运算数据输入缓冲区大小、数据运算结果存放首地址和运算所需算法程序在运算库的入口地址。
进一步地，所述运算核运行裸机监控程序，所述裸机监控程序实时监控共享内存空间中与其对应的共享地址空间，从中接收运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，根据运算数据输入缓冲区获取运算输入数据，在运算核执行运算，并将运算结果存储的地址反馈到其对应的共享地址空间。
本发明的有益效果如下：
通过在运算核的运行实现多核动态并行运算，同时解决了串行任务对从核运算任务的占用。对于并行任务，提高了运算效率，通过动态调配运算资源，提升实时性。
根据领域特色，提供运算库支撑，有利于裸机程序到基于操作系统程序的迁移。同时，将裸机控制部分和算法运算部分做到了有效的剥离，有利于简化控制程序流程，有效提升程序的协同开发。
本发明采用控制核与运算核的架构方式实现了DSP多核处理器在运算节点的并行处理，有效提升了武器系统的运算效率。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例一中的并行运算方法流程图；
图2为本发明实施例一中的控制核工作原理示意图；
图3为本发明实施例二中的并行运算装置组成原理示意图；
图4为本发明实施例三中的对控制核与运算核的划分示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。
实施例一
本实施例公开了一种基于嵌入式操作系统的DSP多核处理器并行运算方法，如图1所示，包括以下步骤：
步骤S1、将DSP多核处理器的内核划分为控制核和运算核；
所述控制核和运算核的数量可根据无相关性并行任务的数量和DSP内核数量确定；
优选的，控制核的个数为无相关性并行任务的个数，将除控制核外的其它内核作为运算核；每个控制核运行一个任务，根据任务所需运算需求为每个控制核分配对应数量的运算核以提供算力。
具体的，本实施例所述的无相关性并行任务，是基于嵌入式操作系统开发的无前后相关联任务的应用程序，所述控制核提供统一的编程接口和嵌入式操作系统基本功能，用户在控制核上编写对应任务的应用程序。
所述运算核归属于与其对应的控制核的控制和管理，为控制核提供算法运算服务，将运算后结果反馈给对应的控制核。
特殊的，所述运算核只负责算法运算，不执行与嵌入式操作系统相关的程序。
步骤S2、在内存中划分所述控制核与运算核的共享内存空间，用于控制核与运算核的通信；
具体的，针对步骤S1中控制核、运算核的分配，在共享内存空间中规定各运算核对应共享存储区的地址空间。
所述控制核向对应的运算核的地址空间发布解析后的运算任务，运算核从所述地址空间中获取运算任务后，进行运算得到运算结果；
所述运算核向所述共享存储区的地址空间发布运算结果，控制核从所述共享存储区的地址空间中获取对应运算结果。
步骤S3、在运算库中存储供运算核调用的算法程序；
由于运算核只负责算法运算，运算核中运行的算法程序为不涉及系统的裸机算法程序；在执行某个应用领域的运算时，多个运算核可运算多个具有领域特色的不同的裸机算法程序；为了方便运算核对算法程序的调用，建立具有领域特色的算法运算库。所述运算库存储于非易失存储器。可根据任务需要增加、删减或修改运算库的算法程序。
步骤S4、所述控制核运行应用程序，将应用程序划分为控制部分和运算部分，对控制部分进行流程控制，对运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；
如图2所示，控制核具体完成以下任务：
1）任务流程控制：控制核作为主控核，负责与其对应的无相关性并行任务的控制部分的调度和流程控制；
具体包含与从属与该控制核的其它处理器之间的通信，任务算法的分发，结果的获取，以及时间的把控。
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析；
具体的，所述运算任务解析将应用程序中的运算过程划分为运算核可独立完成的最小运算单元。
根据任务而规定，例如将循环多次计算分为单次计算分到多个运算核共同完成。
当涉及到运算相关的程序，控制核通过运算任务解析将运算任务划分为若干个运算子任务，按照任务需求决定分发顺序。
优选的，运算任务解析是对需要处理的运算数据、循环次数等进行等分，根据流程需求选择运算库中所对应的算法，并建立一个结构体，将解析得到的运算任务，按运算核序号存放到对应的结构体中。
结构体中可包括运算数据输入缓冲区大小、数据运算结果存放首地址，运算所需算法程序在运算库的入口地址。
具体的，结构体可按如下方式定义：
struct _core_task_n
{
uint8_t buffer_IN[DATA_SIZE_IN]; //数据输入
uint8_t core_n_addr; //数据结果存放首地址
uint8_t calculate_addr; //所需运算库中运算程序的入口地址
};
3）将上述结构体存放到与运算核序号对应的共享存储区的地址空间；供对应的运算核读取对应的运算任务。
步骤S5、运算核运行监控程序，监控共享内存空间发布的运算任务，根据运算任务从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间；
具体的，所述运算核不运行嵌入式操作系统实例，运行的监控程序为裸机监控程序。该裸机监控程序实时监控共享内存空间中与其对应的共享存储区，从中接收运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，获取运算输入数据进行运算，并将运算结果存储的地址反馈到相应的共享存储区的地址空间。
步骤S6、控制核从共享内存空间中读取运算结果。
控制核读取运算结果后，继续执行控制流程，运算核则继续执行监控程序以接收新的计算子任务。
实施例二
本实施例公开了一种基于嵌入式操作系统的DSP多核处理器并行运算装置，如图3所示，包括：
DSP多核处理器，将DSP多核处理器的内核划分为控制核和运算核；
共享内存空间，用于控制核与运算核的通信；
运算库，用于存储供运算核调用的算法程序；
所述控制核，用于运行应用程序，将应用程序划分为控制部分和运算部分，对控制部分进行流程控制，对运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；从共享内存空间中获取运算结果；
所述运算核，用于运算核运行监控程序，监控共享内存空间发布的运算任务，根据运算任务从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间。
所述控制核读取运算结果后，继续执行流程控制，运算核则继续执行监控程序以接收新的计算子任务。
进一步地，所述控制核和运算核的数量可根据无相关性并行任务的数量和DSP内核数量确定；
优选的，控制核的个数为无相关性并行任务的个数，将除控制核外的其它内核作为运算核；每个控制核运行一个任务，根据任务所需运算需求为每个控制核分配对应数量的运算核以提供算力。
所述运算核归属于与其对应的控制核的控制和管理，为控制核提供算法运算服务，将运算后结果反馈给对应的控制核。所述运算核只负责算法运算，不执行与嵌入式操作系统相关的程序。
进一步地，所述控制核与其配属的运算核之间通过共享内存空间进行通信连接；在共享内存空间中规定各运算核对应共享存储区的地址空间，在地址空间中存放控制核发布的解析后运算任务指令，以及运算核的运算结果。
进一步地，运算库存储于非易失存储器，运算库中的运算程序以裸机算法程序的方式存在，方便运算核的调用和运行。由于运算核只负责算法运算，运算核中运行的算法程序为不涉及系统的裸机算法程序；为了方便运算核更方便对算法程序的调用，根据应用领域，建立的具有领域特色的算法运算库，在执行某个应用领域的运算时，可供多个运算核调用。
进一步地，控制核具体完成以下控制和管理任务：
1）任务流程控制：控制核作为主控核，负责与其对应的无相关性并行任务的调度和流程控制；
具体包含与从属与该控制核的其它处理器之间的通信，任务算法的分发，结果的获取，以及时间的把控。
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析；
具体的，所述运算任务解析将应用程序中的运算过程划分为运算核可独立完成的最小运算单元。
根据任务而规定，例如循环多次计算，分为单次计算分到多个核共同完成。
当涉及到运算相关的程序，控制核通过运算任务解析将运算任务划分为若干个运算子任务，按照任务需求决定分发顺序。
优选的，运算任务解析是对需要处理的运算数据、循环次数等进行等分，根据流程需求选择运算库中所对应的算法，并建立一个结构体，将解析得到的运算任务，按运算核序号存放到对应的结构体中。
结构体中可包括运算数据输入缓冲区大小、数据运算结果存放首地址，运算所需算法程序在运算库的入口地址。
具体的，结构体可按如下方式定义：
struct _core_task_n
{
uint8_t buffer_IN[DATA_SIZE_IN]; //数据输入
uint8_t core_n_addr; //数据结果存放首地址
uint8_t calculate_addr; //所需运算库中运算程序的入口地址
};
3）将上述结构体存放到与运算核序号对应的共享存储区的地址空间；供对应的运算核读取对应的运算任务。
所述运算核运行监控程序，监控共享内存空间发布的运算任务，根据运算任务从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间；
进一步地，所述运算核运行的监控程序为裸机监控程序，该裸机监控程序实时监控共享内存空间中与其对应的共享存储区，从中接收控制核发送的运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，获取运算输入数据进行运算，并将运算结果存储的地址反馈到相应的共享存储区的地址空间。
实施例三
在本实施例中具体公开了一种基于海鹰翼辉嵌入式操作系统的DSP多核处理器并行运算方法。
在本实施例中，选用海鹰翼辉嵌入式操作系统作为控制核操作系统实例，海鹰翼辉嵌入式实时操作系统是针对机电控制系统高安全、强实时、高可靠需求研发的，具有完全自主知识产权的操作系统产品。该操作系统服务于航天、工业互联网、智能制造领域，具有高度安全可靠、广度生态牵引、深度用户支撑等三大特点。
本实施例的方法包括以下步骤：
步骤S1、根据应用程序并行任务需求将DSP的内核划分控制核与运算核，并确定的控制核与运算核个数。
以TMS320C6678为例，对控制核与运算核的划分可按照图4进行划分，每个控制核的计算任务有所在行的计算核负责并行加速计算。
步骤S2、在内存中划分各控制核与计算核的共享内存空间，用于控制核与计算核的通信。
步骤S3、根据领域和应用需求，整理计算应用程序，形成计算库，具体的将计算库中的各计算应用程序固化到非易失性存储器。
步骤S4、在各个控制核开发基于嵌入式实时操作系统的应用程序，控制核按照基于操作系统的应用程序解析计算任务，将解析结果存储于定义的结构体中，并通过将结构体发送到用于通信的共享内存的方式发布计算任务。
步骤S5、在运算核开发监控程序，运算核监控共享内存空间发布的运算任务，从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间。
步骤S6、控制从共享内存空间读取运算核的计算结果，继续执行控制流程，运算核执行监控程序以接收新的计算子任务。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种基于嵌入式操作系统的DSP多核处理器并行运算方法，其特征在于，包括：
将DSP的内核划分为控制核和运算核；
在内存中划分控制核与运算核的共享内存空间；
所述控制核将应用程序划分为控制部分和运算部分，对应用程序的控制部分进行流程控制，对应用程序的运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；
所述运算核监控共享内存空间发布的运算任务，根据运算任务采用相应的算法程序进行运算，将运算结果返回共享内存空间；
所述控制核从共享内存空间中读取运算结果；
所述控制核和运算核的数量根据DSP执行的无相关性并行任务的数量以及DSP内核数量确定；
所述控制核的数量为无相关性并行任务的数量，将除控制核外的其它DSP内核作为运算核；
每个控制核运行一个任务，根据任务所需运算需求为每个控制核分配对应数量的运算核。
2.根据权利要求1所述的DSP多核处理器并行运算方法，其特征在于，
所述运算核归属于与其对应的控制核，为控制核提供算法运算服务，将运算后结果反馈给对应的控制核；所述运算核只负责算法运算，执行与嵌入式操作系统不相关的裸机算法程序。
3.根据权利要求1所述的DSP多核处理器并行运算方法，其特征在于，所述控制核具体完成以下任务：
1）任务流程控制：控制核作为主控核，对应用程序中控制部分进行调度和流程控制；
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析，将应用程序中的运算过程划分为运算核能独立完成的最小运算任务，将解析得到的运算任务信息添加到一个与运算核对应的结构体中；
3）将所述结构体存放到与运算核序号对应的共享内存空间的共享地址空间中。
4.根据权利要求3所述的DSP多核处理器并行运算方法，其特征在于，所述结构体中包括运算数据输入缓冲区大小、数据运算结果存放首地址和运算所需算法程序在运算库的入口地址。
5.根据权利要求4所述的DSP多核处理器并行运算方法，其特征在于，所述运算核运行裸机监控程序，所述裸机监控程序实时监控共享内存空间中与其对应的共享地址空间，从中接收运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，根据运算数据输入缓冲区获取运算输入数据，在运算核执行运算，并将运算结果存储的地址反馈到其对应的共享地址空间。
6.一种基于嵌入式操作系统的DSP多核处理器并行运算装置，其特征在于，包括：DSP多核处理器、共享内存空间和运算库；
所述DSP多核处理器的内核划分为控制核和运算核；所述共享内存空间，用于实现控制核与运算核之间的通信；
所述运算库，用于存储供所述运算核调用的算法程序；
所述控制核，用于运行基于嵌入式操作系统的应用程序，将应用程序划分为控制部分和运算部分，对控制部分进行流程控制，对运算部分进行运算任务解析，将解析后的运算任务发布到共享内存空间；
所述运算核，用于运行监控程序，监控共享内存空间发布的运算任务，根据运算任务从运算库中调取对应的算法程序执行运算任务，将运算结果返回共享内存空间，以供所述控制核获取运算结果；
所述控制核和运算核的数量根据DSP执行的无相关性并行任务的数量以及DSP内核数量确定；
所述控制核的数量为无相关性并行任务的数量，将除控制核外的其它DSP内核作为运算核；
每个控制核运行一个任务，根据任务所需运算需求为每个控制核分配对应数量的运算核。
7.根据权利要求6所述的DSP多核处理器并行运算装置，其特征在于，所述控制核具体完成以下任务：
1）任务流程控制：控制核作为主控核，对应用程序中控制部分进行调度和流程控制；
2）运算任务解析：控制核对应用程序中运算部分进行运算任务解析，将应用程序中的运算过程划分为运算核能独立完成的最小运算任务，将解析得到的运算任务信息添加到一个与运算核对应的结构体中；
3）将所述结构体存放到与运算核序号对应的共享内存空间的共享地址空间中。
8.根据权利要求7所述的DSP多核处理器并行运算装置，其特征在于，所述结构体中包括运算数据输入缓冲区大小、数据运算结果存放首地址和运算所需算法程序在运算库的入口地址。
9.根据权利要求8所述的DSP多核处理器并行运算装置，其特征在于，所述运算核运行裸机监控程序，所述裸机监控程序实时监控共享内存空间中与其对应的共享地址空间，从中接收运算任务；根据控制核任务发布结构体中的运算库中算法程序的入口地址加载算法程序，根据运算数据输入缓冲区获取运算输入数据，在运算核执行运算，并将运算结果存储的地址反馈到其对应的共享地址空间。
CN202010551106.6A 2020-06-17 2020-06-17 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置 Active CN111459647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010551106.6A CN111459647B (zh) 2020-06-17 2020-06-17 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010551106.6A CN111459647B (zh) 2020-06-17 2020-06-17 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置

Publications (2)

Publication Number Publication Date
CN111459647A CN111459647A (zh) 2020-07-28
CN111459647B true CN111459647B (zh) 2020-09-25

Family

ID=71679717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010551106.6A Active CN111459647B (zh) 2020-06-17 2020-06-17 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置

Country Status (1)

Country Link
CN (1) CN111459647B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113391821B (zh) * 2021-05-11 2023-03-10 中国电力科学研究院有限公司 一种非对称多处理器嵌入式操作系统
CN113721989A (zh) * 2021-07-19 2021-11-30 陆放 一种多处理器并行操作系统及计算机架构
CN114826849A (zh) * 2022-03-19 2022-07-29 西安电子科技大学 一种面向通信信号识别处理的dsp局部重构方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446158B (zh) * 2010-10-12 2013-09-18 无锡江南计算技术研究所 多核处理器及多核处理器组
CN104820582A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于Navigator的多核嵌入式DSP并行编程模型实现方法
CN104899089A (zh) * 2015-05-25 2015-09-09 常州北大众志网络计算机有限公司 一种面向异构多核体系的任务调度方法
CN105183698B (zh) * 2015-09-23 2019-03-08 上海无线电设备研究所 一种基于多核dsp的控制处理系统和方法
CN110297661B (zh) * 2019-05-21 2021-05-11 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于amp构架dsp操作系统的并行计算方法、系统及介质
CN110990151A (zh) * 2019-11-24 2020-04-10 浪潮电子信息产业股份有限公司 一种基于异构计算平台的业务处理方法

Also Published As

Publication number Publication date
CN111459647A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111459647B (zh) 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置
Augonnet et al. Data-aware task scheduling on multi-accelerator based platforms
Basaran et al. Supporting preemptive task executions and memory copies in GPGPUs
CN112465129B (zh) 片内异构人工智能处理器
CN112463709A (zh) 可配置的异构人工智能处理器
Raju et al. A survey on techniques for cooperative CPU-GPU computing
KR20090080753A (ko) 다중 프로세서 시스템에서 작업을 이동시키는 방법 및 장치
CN112199173B (zh) 双核cpu实时操作系统数据处理方法
Robson et al. Runtime coordinated heterogeneous tasks in Charm++
Tang et al. Scheduling computation graphs of deep learning models on manycore cpus
Saha et al. STGM: Spatio-temporal GPU management for real-time tasks
Zhu et al. Response time analysis of hierarchical scheduling: The synchronized deferrable servers approach
Samfass et al. Hybrid mpi+ openmp reactive work stealing in distributed memory in the pde framework sam (oa)^ 2
Wu et al. Using hybrid MPI and OpenMP programming to optimize communications in parallel loop self-scheduling schemes for multicore PC clusters
Zhao et al. Exploiting intra-sm parallelism in gpus via persistent and elastic blocks
CN111045800A (zh) 一种基于短作业优先的优化gpu性能的方法及系统
CN114816777A (zh) 命令处理装置、方法、电子设备以及计算机可读存储介质
Soliman et al. Segment streaming for the three-phase execution model: Design and implementation
Wesolowski An application programming interface for general purpose graphics processing units in an asynchronous runtime system
Tsog et al. Static allocation of parallel tasks to improve schedulability in cpu-gpu heterogeneous real-time systems
Ahrens et al. PaTraCo: a framework enabling the transparent and efficient programming of heterogeneous compute networks
Pufek et al. Achieving Efficient Structured Concurrency through Lightweight Fibers in Java Virtual Machine
Han et al. GPU-SAM: Leveraging multi-GPU split-and-merge execution for system-wide real-time support
Tarakji et al. The development of a scheduling system GPUSched for graphics processing units
Niknam et al. Resource optimization for real-time streaming applications using task replication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant