CN111447032B - 一种动态高精度时间同步装置及其同步方法 - Google Patents

Abstract

本发明属于时间频率技术领域，公开了一种动态高精度时间同步装置及其同步方法；时间同步装置包括时差实时测量模块、时差解算模块、时频调控模块、频率分配模块、脉冲分配模块和控制模块。时差实时测量模块实时精确测量本地时间与参考时间之间的时差，时差解算模块通过实时时差解算技术实现对导航系统的精密时间溯源，核心控制模块根据实时测量时差和实时解算时差数据，得到时间同步装置的时间误差和频率偏差，并利用时频调控模块，精密调节时间同步装置输出时间信号的相位和频率信号的频率，实现实时动态时间同步，最后利用频率分配模块和脉冲分配模块，为外部设备提供高精度地时间信号秒脉冲和频率信号。

Description

一种动态高精度时间同步装置及其同步方法

技术领域

本发明属于时间频率技术领域，更具体地，涉及一种动态高精度时间同步装置及其同步方法。

背景技术

高精度时间同步设备广泛应用于科学研究和工程应用领域，如高能物理、天文观测、金融(股票交易)、5G移动通信、高速铁路(高铁、磁悬浮列车)、大数据处理(区域链)、智能交通(无人驾驶)、雷达组网等领域都需要统一的高精度标准时间。

目前，传统的基于导航系统的实时动态时间同步设备的同步精度受链路传输时延变化、卫星钟频率漂移、接收机内部时延变化等影响，同步精度较低，且共视、全视等时间同步方法，需要利用事后精密产品，且精密产品的时间间隔较长，需要配合高性能原子钟才能实现实时时间同步，成本很高，同时，这些方法不适合用于动态情况下的时间同步。同时，国内外实时、动态时间同步技术的研究较少，且没有成熟的实时动态时间同步设备。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种动态高精度时间同步装置及其同步方法，旨在解决现有技术中同步精度低且无法实现动态情况下的时间同步的问题。

本发明提供了一种动态高精度时间同步装置，包括：时差实时测量模块、时差解算模块、控制模块、时频调控模块、脉冲分配模块和频率分配模块；时差实时测量模块的第一时钟输入端连接至接收机模块的输出端，第二时钟输入端连接至脉冲分配模块的时钟输出端，第三时钟输入端连接至频率分配模块的时钟输出端，时差实时测量模块用于实时测量并输出接收机模块的输出时间信号与脉冲分配模块输出的本地时钟信号之间的时差，并根据参考时钟校准接收机引入的时延误差；时差解算模块的输入端连接至接收机模块的数据输出端，用于对接收机模块的实时观测数据进行解算，消除导航系统到接收机之间的时延变化，并输出接收机相对于导航系统的实时时差数据；控制模块的第一输入端连接至时差解算模块的输出端，控制模块的第二输入端连接至时差实时测量模块的输出端，控制模块用于根据实时时差测量数据和高精度动态实时时差解算数据输出用于控制时间同步的控制信号；时频调控模块的输入端连接至控制模块的输出端，用于根据控制信号调整时间信号的相位和频率信号的频率并分别输出相位调控信号和频率调控信号；脉冲分配模块的输入端连接至时频调控模块的第一输出端，用于根据相位调控信号对本地时钟信号进行时间信号秒脉冲的多路放大；频率分配模块的输入端连接至时频调控模块的第二输出端，用于根据频率调控信号对本地时钟信号进行低噪声放大，并输出时钟信号作为时差实时测量模块的参考时钟。

本发明利用国家大力发展的北斗卫星导航系统，采用高精度时差实时测量技术、高精度动态实时时差解算技术和精密时频控制技术，实现了装置之间的高精度时间同步，可实现实时、动态时间同步，可为车载、船载、舰载等设备提供高精度时间同步信号，且实时同步精度最高可达到1ns。可满足上述各系统的时间同步精度要求。

更进一步地，本发明提供的时差实时测量模块利用分离数字逻辑门元件精确提出被测时间间隔，然后采用精细内插方法，利用FPGA内部逻辑门电路的固有时延，实时准确测量参考时间信号与本地时钟信号的时差，用于实时计算动态高精时间同步装置的时延误差。

作为本发明的一个实施例，时差实时测量模块包括：时间间隔提取电路、时钟计数器和精细内插器；时间间隔提取电路的第一输入端用于接收被测时间间隔，第二输入端用于接收本地时钟信号，时间间隔提取电路用于提取被测时间间隔的触发信号的沿信息，并产生固定脉宽的脉冲信号；时钟计数器的第一输入端连接至时间间隔提取电路的第一输出端，第二输入端用于连接本地时钟信号，时钟计数器用于测量时间间隔中大于整数周期部分的时间间隔；精细内插器的第一输入端连接至时间间隔提取电路的第一输出端，第二输入端用于连接本地时钟信号，精细内插器用于测量所述时间间隔中小于等于整数周期的小数部分时间间隔。

更进一步地，时差实时测量模块还包括：编码器和数据存储单元；编码器的输入端连接至精细内插器的输出端和时钟计数器的输出端，编码器用于对测量的时间间隔进行编码并产生自然二进制码；数据存储单元用于存储所述测量的时间间隔的二进制码。

更进一步地，本发明中的时差解算模块采用实时精密单点定位(PPP)时差解算算法，根据同步装置得到的原始观测数据，选择广播星历或者改正数实时数据流，实时解算同步转装置的时差，实现同步装置对导航系统的精确时间溯源，使用改正数解算的时差精度优于广播星历，但需要联网，且改正数数据中断影响同步精度，而广播星历无需联网，应用范围更广。

作为本发明的一个实施例，时差解算模块包括：依次连接的预处理单元、有效改正单元和时差估算单元；预处理单元用于对实时观测数据进行预处理，剔除或修复跳变数据；有效改正单元用于对预处理后的观测数据中的系统误差进行有效改正以消除或削弱误差对时差解算的影响；时差估算单元用于通过建立动态实时时差参数估计模型，并对动态实时时差参数进行估计，获得可靠的接收机时差值。

更进一步地，本发明中的时频调控模块根据输入或者设置的时间频率信号改正量，可以精确调整时间信号的相位和和频率信号的频率，实现与溯源系统的时间频率严格一致。

作为本发明的一个实施例，时频调控模块包括：精密相位补偿单元和频率微调单元，所述精密相位补偿单元用于根据时间信号改正量调控锁相环参考时钟信号的相位，实现精确调整时间信号的相位；所述频率微调单元用于根据频率信号改正量控制锁相环频率信号的频率，实现精确调整频率信号的频率。

更进一步地，脉冲分配模块可以采用低噪声分离三极管元件，实现对本地参考时钟信号的低噪声放大，且通过调节反馈电路的电阻比例实现不同倍数的放大。

本发明中，脉冲分配模块可以采用隔离驱动芯片对本地秒脉冲实现多路输出，并严格控制电路布线长度，保证多路输出的时间信号相位一致，相位一致性优于0.5ns，并实现同步装置内部电路与输出接口电隔离。

更进一步地，控制模块采用嵌入式可编程逻辑芯片FPGA，利用FPGA芯片内核，根据实时解算时差和实时测量时差数据，利用多项式拟合计算本地参考时钟的频率偏差和同步装置的同步误差，并计算同步装置时间和频率信号的控制量，通过时频调控模块实时调整同步装置输出时间信号的相位和时钟的频率，实现动态高精度实时时间同步。

本发明中，通过时差实时测量模块实现本地时间与参考时间的精确测量，时差解算模块利用导航系统原始观测数据，实时解算本地接收机相对于导航系统的时差，实现精确时间溯源，通过时频调控模块实现时间和频率信号的精确控制，采用频率分配模块实现本地时钟信号的低噪声放大，通过脉冲分配模块实现本地时钟信号秒脉冲多路输出，控制模块根据解算时差和测量时差数据，调整时间同步装置的时间和频率，实现实时动态时间同步。

本发明的另一目的还在于提供一种基于动态高精度时间同步装置的同步方法，包括下述步骤：

S1：利用广播星历数据流或者实时改正数对原始观测数据进行实时解算，消除链路传输引入的传输时间误差后获得实时解算时差数据；

S2：采用时间间隔内插法实时精确测量接收机模块输出的时间信号与本地系统时间之间的时差；

S3：采用滑动窗口平滑滤波处理所述实时测量时差和所述实时解算时差数据，获得同步误差，并通过调节时间信号的相位实现动态时间同步；

S4：通过对一段时间内的时差数据采用多项式拟合获得本地时钟的频率偏差值，并根据所述频率偏差值计算频率调整量，通过所述频率调整量调节输出频率，减小频率偏差累计的相位误差，从而实现时间频率的同步调控。

更进一步地，当同步装置处于运动状态时，通过高精度动态实时时差解算来补偿链路时延变化，通过实时时差测量来补偿硬件电路时延变化，以实现动态、实时高精度时间同步，为动态设备提供高精度时间同步信号。

更进一步地，在步骤S4中，根据多项式拟合得到的频率偏差和频率漂移率计算当前时刻本地时钟的频率偏差值。

本发明提出了一种动态高精度时间同步装置及其同步方法，为了获得高精度时间同步，本发明采用高精度动态实时时差解算技术和实时时差测量技术，实时补偿导航卫星到接收机之间传输路径的时延变化，实现本时间同步装置之间的高精度时间同步。

本发明与现有技术相比具有以下优点：

1、本发明采用高精度动态实时时差解算技术，采用实时数据预处理方式和动态精密单点定位观测方程，解算位置发生变化时(即运动时)能有效消除导航系统到接收机之间的时延变化，实现接收机到导航系统的精确时间溯源。

2、本发明采用实时时差测量技术，利用高精度时间间隔测量电路，实时测量接收机输出时间信号与本地时间信号之间的时差，根据测量时差和解算实时有效校准接收机硬件电路等引入的时延误差。

3.本发明采用相位调节和频率调节相结合的精密时频控制技术，通过频率精密调节，提高本地时钟的频率准确度，时间同步装置正常工作情况，减小频率漂移引入的时间误差，且在接收机失锁时，能长时间保持高精度时间同步。

4、本发明时间同步装置，实现了高精度动态实时时差解算和实时时差测量，可使用任何接收机板卡和导航系统，特别是可使用北斗导航系统实现高精度时间同步，保证同步装置的稳定性和可靠性。

附图说明

图1是本发明实施例提供的动态高精度时间同步装置的原理框图；

图2是本发明实施例提供的动态高精度时间同步装置中时差实时测量模块的原理框图；

图3是本发明实施例提供的动态高精度时间同步装置中时差解算模块的原理框图；

图4是本发明实施例提供的动态高精度时间同步装置中时差解算模块的功能实现流程图；

图5是本发明实施例提供的基于动态高精度时间同步装置的同步方法的实现流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明可以解决现有技术中基于导航系统的实时动态时间同步精度低的技术问题，本发明采用高精度动态实时时差解算技术和高精度实时时差测量技术，实时补偿时间同步装置的时间误差，实现时间同步装置对导航系统的精确时间溯源，实现时间同步装置之间的高精度时间同步。

本发明提供的动态高精度时间同步装置包括：时差实时测量模块、时差解算模块、时频调控模块、频率分配模块、脉冲分配模块和控制模块；时差实时测量模块用于实现本地时钟信号与接收机模块输出时间信号的精确测量；时差解算模块利用接收机模块获得的导航系统观测数据，实时解算本地接收机时差，实现时间同步装置对导航系统的精确时间溯源；时频调控模块用于实现对输出时间和频率信号的精确控制；频率分配模块用于实现本地时钟信号的低噪声放大；脉冲分配模块用于实现本地时钟信号秒脉冲多路输出；控制模块根据时差数据，通过时频调控模块调整时间同步装置的时间和频率，实现实时高精度动态时间同步和频率校准。

其中，时差实时测量模块可以利用FPGA开发平台，采用内插时间间隔测量原理，结合时钟周期粗计数方法和延时线精细内插方法，实现时间同步装置输出本地时钟信号与参考时间接收机模块输出时间信号的精确时间测量，其中时钟周期粗计数方法用于测量被测时间间隔中大于等于整数周期部分的时间间隔，延时线精细内插方法用于测量被测时间间隔中小于整数周期部分的时间间隔。

时差解算模块可以采用动态精密单点定位时差解算技术，根据预先选择的所用数据流(接收机输出的广播星历或者导航系统数据分析中心播发的改正数产品)和接收机输出原始观测值数据，解算接收机相对于导航系统的时差，解算时差用于实时补偿导航卫星到接收机的链路时延变化，实现时间同步装置对导航系统的精度时间溯源。同时，当时间同步装置运动时(动态)，根据当前的运动状态，采用数据预处理和动态观测模型的方法，利用动态精密单点定位时差解算技术消除位置变化引入的传输时延变化，实现高精度时间同步。

时频调控模块可以根据输入或者设置的时间频率信号改正量，控制锁相环参考时钟信号的相位和频率，实现精确调整时间信号的相位和和频率信号的频率，并且与溯源系统的时间频率严格一致。

频率分配模块可以采用低噪声分离三极管元件，实现对本地参考时钟信号的低噪声放大，且通过调节输出端反馈电路的电阻比例实现不同倍数的放大；

脉冲分配模块可以采用隔离驱动芯片，对本地秒脉冲实现多路输出，并严格控制输出电路的布线长度，保证多路输出的时间信号相位一致，且相位一致性优于0.5ns，并实现同步装置内部电路与输出接口电隔离；

控制模块以可编程逻辑芯片FPGA的嵌入式内核为控制平台，利用时差实时测量模块测量隔数据和时差解算模块的解算时差数据，计算得到时间同步装置的实时时差，然后利用滤波算法进行处理，并通过线性拟合，得到本地时钟频率偏差，最后通过时频调控模块，控制输出时间信号的相位和频率信号的频率，实现动态高精度时间同步。

本发明还提供了一种动态高精度时间同步方法，动态高精度时间同步方法利用时差实时测量技术、高精度动态实时时差解算技术和精密时频控制技术，实现时间同步装置与溯源系统的动态高精度时间同步，具体同步步骤包括：

(1)时差解算模块根据同步装置中接收机输出的原始观测数据，利用广播星历(或者实时改正数)数据流，实时解算同步装置中接收机模块相对于导航系统的时差，减小大气传输、卫星钟、接收机时钟等引入的时延误差；

(2)时差实时测量模块采用时间间隔内插法，结合时钟计数和精细内插法，实时精确测量同步装置内置导航系统接收机模块输出时间信号与本地系统时间的时差，减小接收机硬件电路等时延误差；

(3)采用滑动窗口平滑滤波方法，处理实时测量时差和解算时差数据，得到同步装置的同步误差，并利用时频调控模块调节时间同步装置输出时间信号的相位，实现动态高精度时间同步；

(4)对一段时间内的时差数据，采用多项式拟合方式得到本地时钟的频率偏差和老化，并计算出当前时刻的频率调整量，调节同步装置输出时钟的频率，减小频率偏差累计的相位误差，提交时间同步精度。

其中，当时间同步装置运动时，位置变化将导致导航卫星到接收机之间的传输时延变化，采用高精度动态实时时差解算技术和实时时差测量技术分别补偿链路时延变化和接收机电路时延变化，以实现动态、实时高精度时间同步，为动态设备提供高精度时间同步信号。

在本发明中，采用拟合-预测-控制方法，根据多项式拟合得到的频率偏差和频率漂移率，计算当前时刻本地时钟的频率偏差，实现高精度频率调节和校准。

综上所述，本发明采用高精度动态实时时差解算技术，在时间同步装置位置发生变化时(运动时)，能有效消除导航系统到接收机之间的时延变化，实现接收机到导航系统的精确时间溯源；采用实时时差测量技术，实时测量接收机输出时间与本地时间的时差，能有效校准接收机硬件电路等引入的时延误差；采用相位调节和频率调节相结合的精密时频控制技术，通过频率精密调节，提高本地时钟的频率准确度，时间同步装置正常工作情况，减小频率漂移引入的时间误差，且在接收机失锁时，能长时间保持高精度时间同步。本发明实现了高精度动态实时时差解算和实时时差测量，可使用任何接收机板卡和导航系统，特别是可使用北斗导航系统实现高精度时间同步，保证同步装置的稳定性和可靠性。

为了更进一步的说明本发明实施例提供的动态高精度时间同步装置及其同步方法，以下结合附图1-图4并通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如图1所示，本发明提供的动态高精度时间同步装置包括：时差实时测量模块11、时差解算模块12、时频调控模块14、频率分配模块16、脉冲分配模块15和控制模块13，时差实时测量模块11与接收机模块2、控制模块13、脉冲分配模块15和频率分配模块16相连，时差解算模块12与接收机模块2、控制模块13相连，频率分配模块16与时频调控模块14、时差实时测量模块11相连，脉冲分配模块15与时差实时测量模块11、时频调控模块14相连，控制模块13与时差实时测量模块11、时差解算模块12和时频调控模块14相连。

时差实时测量模块11信号输入端与接收机模块2、脉冲分配模块15和频率分配模块16输出相连，实时测量接收机模块2的输出时间信号与脉冲分配模块15输出的本地时钟信号1PPS的时差，并将实时测量数据通过数据输出接口，发送给控制模块13。

时差解算模块12输入端与接收机模块2数据输出相连，利用接收机模块2的实时观测数据，解算接收机相对于导航系统的实时时差，并将时差数据输出给控制模块13。

频率分配模块16的时钟输入端与时频调控模块14的输出端相连，实现本地时钟信号的低噪声放大，且频率分配模块16的时钟输出端与时差实时测量模块11时钟输入端相连，输出时钟信号作为时差实时测量模块11的参考时钟。

脉冲分配模块15输入端与时频调控模块14本地时钟信号输出端相连，实现时间信号秒脉冲的多路放大，脉冲分配模块15输出端与时差实时测量模块11时间信号输入端相连，另外为时间同步装置外部设备提供多路本地时钟信号，并实现输出接口的电隔离。

控制模块13的数据输入端与时差实时测量模块11、时差解算模块12的数据输出端相连，控制模块13的数据输出端与时频调控模块14数据输入端相连，且控制模块13根据实时时差测量数据和高精度动态实时时差解算数据，调整时频调控模块14输出时间信号的相位和频率信号的频率，实现高精度时间同步。

如图2所示，时差实时测量模块11用于实时测量时间同步装置输出时间信号与接收机模块输出时间信号的实时时差，时差实时测量模块11包括：时间间隔提取电路111、时钟计数器112、精细内插器113、编码器114和数据存储单元115；时间间隔提取电路111的第一输入端用于接收被测时间间隔，第二输入端用于接收本地时钟信号，时间间隔提取电路111用于提取被测时间间隔的触发信号的沿信息，并产生固定脉宽的脉冲信号；时钟计数器112的第一输入端连接至时间间隔提取电路111的第一输出端，第二输入端用于连接本地时钟信号，时钟计数器112用于测量时间间隔中大于整数周期部分的时间间隔；精细内插器113的第一输入端连接至时间间隔提取电路111的第一输出端，第二输入端用于连接本地时钟信号，精细内插器113用于测量所述时间间隔中小于等于整数周期的小数部分时间间隔；编码器114的输入端连接至精细内插器113的输出端和时钟计数器112的输出端，编码器114用于对测量的时间间隔进行编码并产生自然二进制码；数据存储单元115用于存储所述测量的时间间隔的二进制码。

其中，由于被测时间间隔的触发信号与本地时钟的上升沿是随机不确定的，为了防止触发信号的脉宽过宽和过窄影响后续测量电路工作，时间间隔提取电路111被用于提取出被测时间间隔的触发信号的沿信息，并产生固定脉宽的脉冲信号，供时钟计数器112和精细内插器113测量。时钟计数器112和精细内插器113测量时间间隔提取电路输出的触发信号之间的时间间隔，其中时钟计数器112测量时间间隔中大于整数周期部分的时间间隔，精细内插器113用于测量小于等于整数周期的小数部分时间间隔，时钟计数器112采用循环计数器方式测量，精细内插器113利用FPGA内部的逻辑电路时延实现高精度时间间隔测量，且这两部分的测量结果经编码器114编码，产生自然二进制码，存储在数据存储单元115，控制模块通过FPGA内部总线，读取实时时差测量数据，用于后续的时间频率控制。

如图3所示，时差解算模块12包括：依次连接的预处理单元121、有效改正单元122和时差估算单元123；预处理单元121用于对实时观测数据进行预处理，剔除或修复跳变数据；有效改正单元122用于对预处理后的观测数据中的系统误差进行有效改正以消除或削弱误差对时差解算的影响；时差估算单元123用于通过建立动态实时时差参数估计模型，并对动态实时时差参数进行估计，获得可靠的接收机时差值。

时差解算模块12的功能实现流程如图4所示，时差解算模块12用于实时解算接收机相对于导航系统的时差，主要包括观测数据获取、数据预处理、系统误差修正、动态实时时差参数估计和时差解算等步骤。首先，时差解算模块12需要对接收机输出的实时观测数据进行预处理，剔除或修复跳变数据，提高观测数据质量；然后，采用滤波技术处理预处理后的观测数据，并确保滤波处理能够正确收敛，有利于提高实时精密单点定位时差解算算法收敛速度；接着，采用经验模型估算电离层、对流层、固体潮等系统误差，对观测数据中的测量误差进行有效改正，以消除或者削弱这些误差对时差解算的影响；最后，综合考虑接收机的运动状态，建立合适的动态实时时差参数估计模型，获得可靠的接收机时差值。

时差解算模块12通过数据输入接口，实时获得接收机的原始观测数据，并根据预先设置的信息选择广播星历或者改正数产品，按照图2所示的工作流程，解算得到稳定可靠的实时时差值，并通过数据输出接口输出给控制模块。

本发明实施例中，时频调控模块14包括：精密相位补偿单元和频率微调单元，精密相位补偿单元用于根据时间信号改正量调控锁相环参考时钟信号的相位，实现精确调整时间信号的相位；频率微调单元用于根据频率信号改正量控制锁相环频率信号的频率，实现精确调整频率信号的频率。

本发明实施例中，脉冲分配模块15可以采用隔离驱动芯片对本地秒脉冲实现多路输出，并通过控制电路布线长度来保证多路输出的时间信号相位一致，实现内部电路与输出接口电隔离。

本发明实施例中，控制模块13采用嵌入式可编程逻辑芯片FPGA，根据实时解算时差和实时测量时差数据，利用多项式拟合计算本地参考时钟的频率偏差和同步装置的同步误差，并计算同步装置时间和频率信号的控制量，实现动态高精度实时时间同步。

如图5所示，本发明提供的一种基于动态高精度时间同步装置的同步方法，包括下述步骤：

S1：利用广播星历数据流或者实时改正数对原始观测数据进行实时解算，消除链路传输引入的传输时间误差后获得实时解算时差数据；

S2：采用时间间隔内插法实时精确测量接收机模块输出的时间信号与本地系统时间之间的时差；

S3：采用滑动窗口平滑滤波处理所述实时测量时差和所述实时解算时差数据，获得同步误差，并通过调节时间信号的相位实现动态时间同步；

S4：通过对一段时间内的时差数据采用多项式拟合获得本地时钟的频率偏差值，并根据所述频率偏差值计算频率调整量，通过所述频率调整量调节输出频率，减小频率偏差累计的相位误差，从而实现时间频率的同步调控。

其中，当同步装置处于运动状态时，通过高精度动态实时时差解算来补偿链路时延变化，通过实时时差测量来补偿硬件电路时延变化，以实现动态、实时高精度时间同步，为动态设备提供高精度时间同步信号。

其中，在步骤S4中，根据多项式拟合得到的频率偏差和频率漂移率计算当前时刻本地时钟的频率偏差值。

为了获得高精度时间同步，本发明采用高精度动态实时时差解算技术和实时时差测量技术，实时补偿导航卫星到接收机之间传输路径的时延变化，实现本时间同步装置之间的高精度时间同步。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种动态高精度时间同步装置，其特征在于，包括：时差实时测量模块（11）、时差解算模块（12）、控制模块（13）、时频调控模块（14）、脉冲分配模块（15）和频率分配模块（16）；

所述时差实时测量模块（11）的第一时钟输入端连接至接收机模块（2）的输出端，第二时钟输入端连接至脉冲分配模块（15）的时钟输出端，第三时钟输入端连接至频率分配模块（16）的时钟输出端，所述时差实时测量模块（11）用于实时测量并输出所述接收机模块（2）的输出时间信号与所述脉冲分配模块（15）输出的本地时钟信号之间的实时时差测量数据，并根据参考时钟校准接收机引入的时延误差；

所述时差解算模块（12）的输入端连接至所述接收机模块（2）的数据输出端，用于对所述接收机模块（2）的实时观测数据进行解算，消除导航系统到接收机之间的时延变化，并输出接收机相对于导航系统的实时时差解算数据；

所述控制模块（13）的第一输入端连接至所述时差解算模块（12）的输出端，所述控制模块（13）的第二输入端连接至所述时差实时测量模块（11）的输出端，所述控制模块（13）用于根据实时时差测量数据和高精度动态实时时差解算数据输出用于控制时间同步的控制信号；

所述时频调控模块（14）的输入端连接至所述控制模块（13）的输出端，用于根据所述控制信号调整时间信号的相位和频率信号的频率并分别输出相位调控信号和频率调控信号；

所述脉冲分配模块（15）的输入端连接至所述时频调控模块（14）的第一输出端，用于根据所述相位调控信号对本地时钟信号进行时间信号秒脉冲的多路放大；

所述频率分配模块（16）的输入端连接至所述时频调控模块（14）的第二输出端，用于根据所述频率调控信号对本地时钟信号进行低噪声放大，并输出时钟信号作为所述时差实时测量模块（11）的所述参考时钟；

所述时差实时测量模块（11）包括：时间间隔提取电路（111）、时钟计数器（112）和精细内插器（113）；

所述时间间隔提取电路（111）的第一输入端用于接收被测时间间隔，第二输入端用于接收本地时钟信号，所述时间间隔提取电路（111）用于提取被测时间间隔的触发信号的沿信息，并产生固定脉宽的脉冲信号；

所述时钟计数器（112）的第一输入端连接至所述时间间隔提取电路（111）的第一输出端，第二输入端用于连接本地时钟信号，所述时钟计数器（112）用于测量时间间隔中大于整数周期部分的时间间隔；

所述精细内插器（113）的第一输入端连接至所述时间间隔提取电路（111）的第一输出端，第二输入端用于连接本地时钟信号，所述精细内插器（113）用于测量所述时间间隔中小于等于整数周期的小数部分时间间隔。

2.如权利要求1所述的时间同步装置，其特征在于，所述时差实时测量模块（11）还包括：编码器（114）和数据存储单元（115）；

所述编码器（114）的输入端连接至所述精细内插器（113）的输出端和所述时钟计数器（112）的输出端，所述编码器（114）用于对测量的时间间隔进行编码并产生自然二进制码；

所述数据存储单元（115）用于存储所述测量的时间间隔的二进制码。

3.如权利要求1所述的时间同步装置，其特征在于，所述时差解算模块（12）包括：依次连接的预处理单元（121）、有效改正单元（122）和时差估算单元（123）；

所述预处理单元（121）用于对实时观测数据进行预处理，剔除或修复跳变数据；

所述有效改正单元（122）用于对预处理后的观测数据中的系统误差进行有效改正以消除或削弱误差对时差解算的影响；

所述时差估算单元（123）用于通过建立动态实时时差参数估计模型，并对动态实时时差参数进行估计，获得可靠的接收机时差值。

4.如权利要求1-3任一项所述的时间同步装置，其特征在于，所述时频调控模块（14）包括：精密相位补偿单元和频率微调单元，所述精密相位补偿单元用于根据时间信号改正量调控锁相环参考时钟信号的相位，实现精确调整时间信号的相位；所述频率微调单元用于根据频率信号改正量控制锁相环频率信号的频率，实现精确调整频率信号的频率。

5.如权利要求1-3任一项所述的时间同步装置，其特征在于，所述脉冲分配模块（15）采用隔离驱动芯片对本地秒脉冲实现多路输出，并通过控制电路布线长度来保证多路输出的时间信号相位一致，实现内部电路与输出接口电隔离。

6.如权利要求1-3任一项所述的时间同步装置，其特征在于，所述控制模块（13）采用嵌入式可编程逻辑芯片FPGA，根据实时时差解算数据和实时时差测量数据，利用多项式拟合计算本地参考时钟的频率偏差和同步装置的同步误差，并计算同步装置时间和频率信号的控制量，实现动态高精度实时时间同步。

7.一种基于权利要求1-6任一项所述的动态高精度时间同步装置的同步方法，其特征在于，包括下述步骤：

S1：利用广播星历数据流或者实时改正数对原始观测数据进行实时解算，消除链路传输引入的传输时间误差后获得实时时差解算数据；

S2：采用时间间隔内插法实时精确测量接收机模块输出的时间信号与本地系统时间之间的时差；

S3：采用滑动窗口平滑滤波处理所述实时时差测量数据和所述实时时差解算数据，获得同步误差，并通过调节时间信号的相位实现动态时间同步；

S4：通过对一段时间内的时差数据采用多项式拟合获得本地时钟的频率偏差值，并根据所述频率偏差值计算频率调整量，通过所述频率调整量调节输出频率，减小频率偏差累计的相位误差，从而实现时间频率的同步调控。

8.如权利要求7所述的同步方法，其特征在于，当同步装置处于运动状态时，通过高精度动态实时时差解算来补偿链路时延变化，通过实时时差测量来补偿硬件电路时延变化，以实现动态、实时高精度时间同步，为动态设备提供高精度时间同步信号。

9.如权利要求7或8所述的同步方法，其特征在于，在步骤S4中，根据多项式拟合得到的频率偏差和频率漂移率计算当前时刻本地时钟的频率偏差值。

Images