CN111444112A - 一种基于共享不可行路径池的代码并行验证方法和装置 - Google Patents
一种基于共享不可行路径池的代码并行验证方法和装置 Download PDFInfo
- Publication number
- CN111444112A CN111444112A CN202010344638.2A CN202010344638A CN111444112A CN 111444112 A CN111444112 A CN 111444112A CN 202010344638 A CN202010344638 A CN 202010344638A CN 111444112 A CN111444112 A CN 111444112A
- Authority
- CN
- China
- Prior art keywords
- path
- infeasible
- pool
- shared
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000012795 verification Methods 0.000 title claims abstract description 65
- 238000013138 pruning Methods 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 claims description 19
- 238000010200 validation analysis Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 description 4
- 239000012634 fragment Substances 0.000 description 3
- 238000012804 iterative process Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3608—Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3624—Software debugging by performing operations on the source code, e.g. via a compiler
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种基于共享不可行路径池的代码并行验证方法和装置。该方法分为初始化过程、找出潜在路径过程和对潜在路径分析过程。在初始化过程中,输入的源程序和验证目标被构建成相应的SAT约束编码G。然后通过对不可行路径池中路径和SAT约束编码G的SAT求解,得到其SAT解对应的路径作为潜在路径存入并行任务池。再以多线程并行方式对并行任务池各个潜在路径进行SMT求解,若SMT无解,则抽取不可满足的最小集合X对应的不可行程序路径片段加入至不可行路径池。由此通过迭代,最终得到验证目标是否可达。为提高验证效率,本发明还增加了对不可行路径剪枝步骤。相比于现有技术,本发明大大提高代码验证效率。
Description
技术领域
本发明涉及软件安全领域,特别涉及通过模型验证软件代码安全性的技术。
背景技术
随着计算机技术的不断发展,计算机软件在人们的日常生活中扮演着越来越重要的角色。在此情况下,软件的安全性和正确性保障已经成为当前至关重要的问题。
模型检验方法是新近所提出的用于检验软件安全性的方法。该方法利用现代编译器将代码转化为中间代码,在中间代码的基础上建模进行约束抽取,并对约束求解得到验证结果。模型检验方法由于易于自动化和提供反例而成为软件安全领域的热门。
在最初的模型检验方法中,将程序代码作为一个整体,通过对整体代码行为进行编码求解以判断代码的安全性。但在实际应用的环境中,由于现实所使用的软件规模通常都非常庞大,程序代码作为一个整体进行建模,抽取约束,再进行约束求解验证所需要耗费的资源非常庞大,耗时也非常长,因此很难实际应用。
为降低模型检验方法的复杂度,现有技术提出了面向路径进行模型检验的方法,也就是每次模型检验单独验证一条执行路径而非程序代码整体。但这种面向路径进行模型检验存在程序路径数过于庞大的问题,也就是若程序路径数目非常大,需要验证的路径也非常多,该方法进行约束求解验证所需要耗费的资源同样非常庞大,耗时非常长。
发明内容
本发明所要解决的问题:提高面向路径进行模型检验的效率。
为解决上述问题,本发明采用的方案如下:
根据本发明的一种基于共享不可行路径池的代码并行验证方法,包括如下步骤:
S1:获取用户输入的源代码和验证目标,所述验证目标为用户所输入的源代码中指定位置在所指定的步数内是否可达;
S2:将用户输入的源代码转换成流程控制状态图,并初始化并行任务池T为空,共享不可行路径池I为空以及所述并行任务池T的最大路径数K;
S3:根据流程控制状态图和验证目标构建SAT约束编码G;
S4:将所述共享不可行路径池I中的各个路径片段取反编码后与所述SAT约束编码G输入至SAT求解器进行求解;若SAT求解器有解,则将SAT求解器所求的解对应至程序路径生成相应的潜在程序路径加入至所述并行任务池T,并将该组解取反加入所述SAT约束编码G以避免重复路径;若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证;
S5:持续步骤S4直到所述并行任务池T中的潜在程序路径数达到最大路径数K;
S6:根据并行任务池T的最大路径数K构建包含K个线程的线程组,然后将所述并行任务池T中的每个潜在程序路径分别输入至线程组的各个线程中,由对应的线程进行SMT求解;所述SMT求解包括如下步骤:
S61:根据所输入的潜在程序路径和所述流程控制状态图构建SMT约束编码W;
S62:将所构建的SMT约束编码W输入至SMT约束求解器;若SMT约束求解器不可解,则抽取其中不可满足的最小集合X,根据最小集合X生成对应的不可行程序路径片段,将该不可行程序路径片段放入所述共享不可行路径池I中;若SMT约束求解器可解,则说明该潜在程序路径为能够到达用户所输入代码指定位置的可达路径,结束代码验证;
S7:转步骤S4进行迭代。
如权利要求1所述的基于共享不可行路径池的代码并行验证方法,其特征在于,所述步骤S6还包括不可行路径剪枝步骤;
所述不可行路径剪枝步骤,用于:检测共享不可行路径池I中的不可行程序路径片段是否得到更新,若存在更新,则判断当前潜在程序路径是否包含新增的不可行程序路径片段;若当前潜在程序路径包含新增的不可行程序路径片段,则结束该潜在程序路径所对应的SMT求解线程。
进一步,根据本发明的基于共享不可行路径池的代码并行验证方法,检测共享不可行路径池I中的不可行程序路径片段是否得到更新采用版本号的方法,具体如下:共享不可行路径池I设有版本号,每个潜在程序路径也设有版本号;共享不可行路径池I的版本号在步骤S2中初始化为0;步骤S4中,每次将潜在程序路径加入至所述并行任务池T时,该潜在程序路径的版本号为所述共享不可行路径池I的版本号;步骤S62中,将不可行程序路径片段放入共享不可行路径池I时,递增共享不可行路径池I的版本号;检测共享不可行路径池I中的不可行程序路径片段是否得到更新则判断当前潜在程序路径的版本号是否与当前共享不可行路径池I的版本号是否相同即可。
进一步,根据本发明的基于共享不可行路径池的代码并行验证方法,判断当前潜在程序路径是否包含新增的不可行程序路径片段采用如下方法:获取所述共享不可行路径池I中新增的不可行程序路径片段,将其取反编码后与当前潜在程序路径对应的SAT编码输入SAT求解器,若此时SAT求解器无解,则表示当前潜在程序路径包含新增的不可行程序路径片段。
进一步,根据本发明的基于共享不可行路径池的代码并行验证方法,所述不可行路径剪枝步骤被配置于独立的线程中。
根据本发明的一种基于共享不可行路径池的代码并行验证装置,包括如下模块:
M1,用于:获取用户输入的源代码和验证目标,所述验证目标为用户所输入的源代码中指定位置在所指定的步数内是否可达;
M2,用于:将用户输入的源代码转换成流程控制状态图,并初始化并行任务池T为空,共享不可行路径池I为空以及所述并行任务池T的最大路径数K;
M3,用于:根据流程控制状态图和验证目标构建SAT约束编码G;
M4,用于:将所述共享不可行路径池I中的各个路径片段取反编码后与所述SAT约束编码G输入至SAT求解器进行求解;若SAT求解器有解,则将SAT求解器所求的解对应至程序路径生成相应的潜在程序路径加入至所述并行任务池T,并将该组解取反加入所述SAT约束编码G以避免重复路径;若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证;
M5,用于:持续调用模块M4直到所述并行任务池T中的潜在程序路径数达到最大路径数K;
M6,用于:根据并行任务池T的最大路径数K构建包含K个线程的线程组,然后将所述并行任务池T中的每个潜在程序路径分别输入至线程组的各个线程中,由对应的线程进行SMT求解;所述SMT求解包括如下模块:
M61,用于:根据所输入的潜在程序路径和所述流程控制状态图构建SMT约束编码W;
M62,用于:将所构建的SMT约束编码W输入至SMT约束求解器;若SMT约束求解器不可解,则抽取其中不可满足的最小集合X,根据最小集合X生成对应的不可行程序路径片段,将该不可行程序路径片段放入所述共享不可行路径池I中;若SMT约束求解器可解,则说明该潜在程序路径为能够到达用户所输入代码指定位置的可达路径,结束代码验证;
M7,用于:返回模块M4进行迭代。
如权利要求5所述的基于共享不可行路径池的代码并行验证装置,其特征在于,所述模块M6中还包括不可行路径剪枝模块;
所述不可行路径剪枝模块,用于:检测共享不可行路径池I中的不可行程序路径片段是否得到更新,若存在更新,则判断当前潜在程序路径是否包含新增的不可行程序路径片段;若当前潜在程序路径包含新增的不可行程序路径片段,则结束该潜在程序路径所对应的SMT求解线程。
进一步,根据本发明的基于共享不可行路径池的代码并行验证装置,所述检测共享不可行路径池I中的不可行程序路径片段是否得到更新采用版本号的方法,具体如下:共享不可行路径池I设有版本号,每个潜在程序路径也设有版本号;共享不可行路径池I的版本号在模块M2中初始化为0;模块M4中,每次将潜在程序路径加入至所述并行任务池T时,该潜在程序路径的版本号为所述共享不可行路径池I的版本号;模块M62中,将不可行程序路径片段放入共享不可行路径池I时,递增共享不可行路径池I的版本号;所述检测共享不可行路径池I中的不可行程序路径片段是否得到更新则判断当前潜在程序路径的版本号是否与当前共享不可行路径池I的版本号是否相同即可。
进一步,根据本发明的基于共享不可行路径池的代码并行验证装置,判断当前潜在程序路径是否包含新增的不可行程序路径片段采用如下方法:获取所述共享不可行路径池I中新增的不可行程序路径片段,将其取反编码后与当前潜在程序路径对应的SAT编码输入SAT求解器,若此时SAT求解器无解,则表示当前潜在程序路径包含新增的不可行程序路径片段。
进一步,根据本发明的基于共享不可行路径池的代码并行验证装置,所述不可行路径剪枝模块被配置于独立的线程中。
本发明的技术效果如下:
(1)本发明整体过程大体分成两个步骤:第一个是SAT求解找出潜在路径的步骤,第二个是通过SMT约束求解对潜在路径进行验证输出不可行路径的步骤。SMT约束求解由多线程并行化处理,以充分利用多核处理器的核资源。由于SMT约束求解过程耗时比SAT求解所需要的耗时多很多,因此此种安排可以大大提高代码整体验证的效率。
(2)本发明SMT约束求解得到的不可行路径输出至共享不可行路径池中,当共享不可行路径池中的不可行路径更新时,正在进行SMT约束求解的线程中断SMT约束求解过程,先进行路径SAT求解,以判断当前正在验证的潜在路径是否被更新的不可行路径剪枝,如果被剪枝则终止当前的SMT约束求解,否则继续该潜在路径的SMT约束求解。由此大大提高并行验证过程的路径遍历效率。
附图说明
图1是本发明方法的流程图。
图2是本发明实施例中的示例程序代码。
图3是图2示例程序代码转化得到的流程控制状态图。
具体实施方式
下面结合附图对本发明做进一步详细说明。
参照图1,本发明的一种共享不可行路径池的并行化代码验证方法大体可分为四个过程:第一是初始化过程,第二是找出潜在路径过程,第三是对潜在路径分析过程。其中,找出潜在路径过程和对潜在路径分析过程是迭代过程中的过程。
初始化过程也就是初始化SAT约束编码G、并行任务池T和共享不可行路径池I,也就是前述的步骤S1至S3。SAT约束编码G由用户输入的源代码和验证目标所构建。用户输入的源代码首先转换成CFG状态模型,然后再以CFG状态模型和验证目标为输入构建SAT约束编码G。验证目标为用户所输入的源代码中指定位置在所指定的步数内是否可达。以图2为例,图2是本发明实施例的示例代码,是C语言的源代码,在代码第17行调用了函数__VERIFIER_error函数,可作为默认的验证目标,也可根据用户需要指定其他目标。为便于说明,本实施例的示例以图2示例代码的第17行和有界验证步长50作为验证目标进行验证。
步骤S2中,CFG状态模型即为前述的流程控制状态图。将用户所输入的源代码转换成流程控制状态图本实施例中通过前端编译器实现。本领域技术人员理解,编译器一般由三部分组成分别为前端编译器、优化模块和后端编译器。前端编译器用于将不同语言的源代码转换为格式相同的中间指令集,之后优化模块在中间指令集的基础上进行各种优化处理,最后后端编译器根据优化后的中间指令集生成不同平台或不同架构的机器指令集。目前现有的前端编译器比如Clang编译器。Clang编译器是由LLVM编译器框架系统衍生而出处理C语言的编译器。图2示例代码经Clang编译器后可以得到如图3所示的流程控制状态图。本实施例的示例中,以图2示例代码的第17行和有界验证步长50作为验证目标,也就是,以图3中的s0为起点,q0为终点。
步骤S3,根据流程控制状态图和验证目标构建SAT约束编码G具体可以参考专利文献CN105808429A《一种面向线性约束代码的有界模型验证方法》、CN 107180193A《一种将程序代码转换成数据约束的方法和装置》以及CN108694285A《一种分析组合线性混成自动机全局可达的方法和装置》中的SAT约束编码方法,本说明书不再赘述。
并行任务池T用于存储潜在路径,步骤S2中初始化为空。在对潜在路径分析过程中,所分析的潜在路径来自于并行任务池T,而并行任务池T中的潜在路径来自于找出潜在路径过程的输出。对潜在路径分析过程采用线程对潜在路径进行分析,相当于并行任务池T中的每条潜在路径对应一线程任务,因而称为并行任务池。并行任务池T中能够存储的潜在路径数与线程数相关,该线程数通常对应于当前计算机处理器的核心数。也就是,前述步骤S2中,并行任务池T的最大路径数K可以根据计算机处理器的核心数配置,显而易见地,本领域技术人员理解,并行任务池T的最大路径数K也可以根据用户自身的客观情况自定义。本实施例的示例中,并行任务池T的最大路径数K设为4。
共享不可行路径池I用于存储不可行路径,所存储的是不可行路径的集合,步骤S2中初始化为空。共享不可行路径池I中的不可行路径来自于对潜在路径分析过程的输出。
需要指出的是,初始化过程中,所初始化的SAT约束编码G、并行任务池T和共享不可行路径池I是三个独立对象,由此,本领域技术人员理解,对SAT约束编码G、并行任务池T和共享不可行路径池I的初始化可以不分先后。
找出潜在路径过程,即为前述步骤S4和S5。步骤S4,将共享不可行路径池I中的各个路径片段取反编码后与SAT约束编码G输入至SAT求解器进行求解;若SAT求解器有解,则将SAT求解器所求的解对应至程序路径生成相应的潜在程序路径加入至并行任务池T,并将该组解取反加入SAT约束编码G以避免重复路径;若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证。步骤S5,持续步骤S4直到并行任务池T中的潜在程序路径数达到最大路径数K。潜在程序路径本发明简称为潜在路径。简单来说找出潜在路径过程也就是根据输入计算出不可重复的潜在路径至并行任务池T直到并行任务池T填满。该过程的输入是共享不可行路径池I和SAT约束编码G。共享不可行路径池I具体来说是共享不可行路径池I中的不可行路径。共享不可行路径池I初始状态下为空,随着迭代过程的进行,共享不可行路径池I将会存储由对潜在路径分析过程输出的不可行路径。找出潜在路径过程的输出为潜在路径和更新后的SAT约束编码G。需要指出的是找出潜在路径过程存在迭代过程结束条件,也就是,若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证。
SAT约束编码G输入至SAT求解器进行求解,得到的解可以对应至程序路径,该所对应的程序为潜在路径。将该组解取反加入SAT约束编码G意味着下一次的SAT求解器对SAT约束编码G进行求解时,可以避开该组解,也就是避免该组解对应的潜在路径的重复生成。由此,步骤S4每次得到的潜在路径不可能与之前得到潜在路径重复,实现潜在路径的遍历。将共享不可行路径池I中的各个路径片段取反编码与前述类似,共享不可行路径池I中的各个路径片段取反编码后与SAT约束编码G输入至SAT求解器进行求解使得SAT求解器所求的解所对应的潜在程序路径避开共享不可行路径池I中的各个路径片段。以前述图2代码示例为例,某一时刻SAT求解器求解得到的路径:s0^s1^s2^s3^s4^s5^s9^s1^s3^s10^s12^q0,该路径对应的解取反,加入到SAT约束编码G中继续求解。由于SAT约束编码G中已包含取反后的编码,因此继续求解只会得到不同的解而不可能得到上述重复的路径。SAT求解器将继续求解,得到s0^s1^s2^s3^s10^s12^q0、s0^s1^s2^s3^s10^s11^s12^q0、s0^s1^s2^s3^s4^s5^s9^s1^s2^s3^s10^s12^q0三条路径,使得任务池中的路径总计四条路径。
对潜在路径分析过程也就是前述步骤S6中的SMT求解,也就是步骤S61和S62:根据所输入的潜在程序路径和流程控制状态图构建SMT约束编码W;然后将所构建的SMT约束编码W输入至SMT约束求解器;若SMT约束求解器不可解,则抽取其中不可满足的最小集合X,根据最小集合X生成对应的不可行程序路径片段,将该不可行程序路径片段放入共享不可行路径池I中;若SMT约束求解器可解,则说明该潜在程序路径为能够到达用户所输入代码指定位置的可达路径,结束代码验证。
对潜在路径分析过程的输入是找出潜在路径过程所输出的并存储于并行任务池T中的潜在程序路径和流程控制状态图。输出是得到的不可行程序路径片段。不可行程序路径本说明书简称为不可行路径,表示不可能达到验证目标的程序路径片段。输出得到的不可行程序路径片段存储于共享不可行路径池I中。
对潜在路径分析过程本发明中是由线程处理的过程。每个线程所处理的对潜在路径分析过程对应并行任务池T中的一条潜在程序路径。并行任务池T中K条潜在程序路径对应K个线程,也就是,根据并行任务池T的最大路径数K构建包含K个线程的线程组,然后将并行任务池T中的每个潜在程序路径分别输入至线程组的各个线程中,由对应的线程进行SMT求解。每个对潜在路径分析过程创建相应的线程后,多核心处理器将这些线程分别分配至处理器核心进行并行处理。本实施例的示例中,并行任务池T的最大路径数K为4,也就是,构建4个线程分别执行对潜在路径分析的过程提交由4个处理器核心并行执行。为便于说明,本说明书中,对潜在路径进行分析的线程简称为SMT求解线程。SMT求解线程包括两个步骤,第一个步骤即为前述的步骤S61,第二个步骤即为前述的步骤S62。
步骤S61中,根据所输入的潜在程序路径和流程控制状态图构建SMT约束编码W具体可参照专利文献CN105808429A《一种面向线性约束代码的有界模型验证方法》、CN107180193A《一种将程序代码转换成数据约束的方法和装置》以及CN108694285A《一种分析组合线性混成自动机全局可达的方法和装置》。其实现的细节,本说明书不再赘述。
以前述并行任务池T中四条潜在路径为例,其中,第一条潜在程序路径为:s0^s1^s2^s3^s4^s5^s9^s1^s3^s10^s12^q0,其对应路径上的SMT约束编码W如下所示:
x = 0;
y = 0;
nondet_int!= 0;
y<10000;
x>5;
x’ = x + 1;
y’ = y + 1;
nondet_int’ = 0;
x’< 0 || y’> 2;
同理,其他三条潜在程序路径s0^s1^s2^s3^s10^s12^q0、s0^s1^s2^s3^s10^s11^s12^q0、s0^s1^s2^s3^s4^s5^s9^s1^s2^s3^s10^s12^q0也可以分别得到其相应的SMT约束编码W,本说明书不再详述。
上述四条潜在路径得到对应的SMT约束编码W,输入至SMT约束求解器进行SMT约束求解。第一条潜在程序路径对应的SMT约束编码W求解后,可以得到不可解的结论。当SMT约束求解器不可解时,则使用SMT求解器自带的功能获取不可解约束中的不可满足的最小集合X,由此第一条潜在程序路径可以得到的不可满足的最小集合X={x = 0,x>5}。然后再根据该不可满足的最小集合X={x = 0,x>5}生成对应的不可行程序路径片段为s0^s1^s2^s3^s4。该不可行程序路径片段被加入至共享不可行路径池I中。由此完成一个对潜在路径分析过程。
上述示例中,第一条潜在程序路径对应的SMT约束编码W求解后,得到的是不可解的结论,由此可以输出不可行程序路径片段。若潜在程序路径对应的SMT约束编码W求解后,得到的是可解的结论,这意味着验证目标可达,可达的路径即为当前线程所处理的潜在程序路径,由此完成程序代码验证。
上述四条潜在路径经对应的SMT约束编码W求解后,都可以得到不可解的结论。由此,将输出四条相应的不可行程序路径片段至共享不可行路径池I中。结束后,再回到前述的找出潜在路径过程进行下一次迭代的过程,也就是前述步骤S7。通过上述迭代的过程,本发明最终可以得到验证目标是否可达的结论。若验证目标可达,则该结论最终会在对潜在路径分析过程可以判断得出,并结束迭代过程;若验证目标不可达,则该结论最终会在在找出潜在路径过程可以判断得出,并结束迭代过程。本实施例的示例中,最终得到的验证目标不可达,也就是,不存在路径能够在有界步数50以内到达第17行的__VERIFIER_error函数,这也说明了图2的示例代码是安全的。
上述三个过程是本发明最基本的三个过程。为进一步提高代码验证效率,本实施例还增加了一个不可行路径剪枝过程。以前述四条潜在路径为例,假设其中第一条最先得出不可解的结论,由此得到不可行程序路径片段s0^s1^s2^s3^s4加入至共享不可行路径池I中。考虑第四条潜在路径s0^s1^s2^s3^s4^s5^s9^s1^s2^s3^s10^s12^q0,该潜在路径包含了前述第一条潜在路径得出的不可行程序路径片段s0^s1^s2^s3^s4。显而易见地,该潜在路径最后的结果肯定将得出不可解的结论,此时虽然第四条潜在路径还在其相应的线程进行着SMT求解的过程,但该过程其实没有必要再进行下去,由此可以将该SMT求解过程直接结束掉。这个过程本发明称之为不可行路径剪枝。不可行路径剪枝过程也就是前述的不可行路径剪枝步骤,用于:检测共享不可行路径池I中的不可行程序路径片段是否得到更新,若存在更新,则判断当前潜在程序路径是否包含新增的不可行程序路径片段;若当前潜在程序路径包含新增的不可行程序路径片段,则结束该潜在程序路径所对应的SMT求解线程。
不可行路径剪枝过程可以在SMT求解线程中实现,也可以通过独立的线程实现,或者还可以为每个SMT求解线程配置不可行路径剪枝线程实现。
通过独立的线程实现不可行路径剪枝过程,也就是当前述对潜在路径分析过程后,启动该独立的线程以执行不可行路径剪枝过程。该线程中,实时检测共享不可行路径池I中的不可行程序路径片段是否得到更新;若存在更新,则将当前各个正在对潜在程序路径执行SMT求解的线程挂起,然后判断当前各个对潜在程序路径执行SMT求解的线程所对应的各个潜在程序路径是否包含新增的不可行程序路径片段,若其相应的潜在程序路径包含新增的不可行程序路径片段,则直接将该潜在程序路径所对应的SMT求解线程结束,否则继续该SMT求解线程的对潜在路径分析过程。
为每个SMT求解线程配置不可行路径剪枝线程。也就是,每个不可行路径剪枝线程对应一个SMT求解线程,并对应并行任务池T中一条潜在程序路径。在该不可行路径剪枝线程中,实时检测共享不可行路径池I中的不可行程序路径片段是否得到更新;若存在更新,则将其对应的SMT求解线程挂起,然后判断其对应的潜在程序路径是否包含新增的不可行程序路径片段,若包含新增的不可行程序路径片段,则直接将其对应的SMT求解线程结束,否则继续该SMT求解线程的对潜在路径分析过程。
不可行路径剪枝过程在SMT求解线程中实现,一般为通过SMT求解器执行求解过程中回调函数执行其对应的不可行路径剪枝过程。
为简化“实时检测共享不可行路径池I中的不可行程序路径片段是否得到更新”的判断,本实施例中,共享不可行路径池I设有版本号,每个潜在程序路径也设有版本号。共享不可行路径池I的版本号在前述步骤S2中初始化为0。前述步骤S4中,每次将潜在程序路径加入至并行任务池T时,该潜在程序路径的版本号设为共享不可行路径池I的版本号。在前述步骤S62中,将不可行程序路径片段放入共享不可行路径池I时,递增共享不可行路径池I的版本号。由此,“检测共享不可行路径池I中的不可行程序路径片段是否得到更新”简化为判断当前潜在程序路径的版本号是否与当前共享不可行路径池I的版本号是否相同,若两者不相同,则表示共享不可行路径池I中的不可行程序路径片段存在更新。
“判断潜在程序路径是否包含新增的不可行程序路径片段”,本实施例中采用如下方法进行判断:获取共享不可行路径池I中新增的不可行程序路径片段,将其取反编码后与当前潜在程序路径对应的SAT编码输入SAT求解器,若此时SAT求解器无解,则表示当前潜在程序路径包含新增的不可行程序路径片段。
Claims (10)
1.一种基于共享不可行路径池的代码并行验证方法,其特征在于,包括如下步骤:
S1:获取用户输入的源代码和验证目标,所述验证目标为用户所输入的源代码中指定位置在所指定的步数内是否可达;
S2:将用户输入的源代码转换成流程控制状态图,并初始化并行任务池T为空,共享不可行路径池I为空以及所述并行任务池T的最大路径数K;
S3:根据流程控制状态图和验证目标构建SAT约束编码G;
S4:将所述共享不可行路径池I中的各个路径片段取反编码后与所述SAT约束编码G输入至SAT求解器进行求解;若SAT求解器有解,则将SAT求解器所求的解对应至程序路径生成相应的潜在程序路径加入至所述并行任务池T,并将该组解取反加入所述SAT约束编码G以避免重复路径;若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证;
S5:持续步骤S4直到所述并行任务池T中的潜在程序路径数达到最大路径数K;
S6:根据并行任务池T的最大路径数K构建包含K个线程的线程组,然后将所述并行任务池T中的每个潜在程序路径分别输入至线程组的各个线程中,由对应的线程进行SMT求解;所述SMT求解包括如下步骤:
S61:根据所输入的潜在程序路径和所述流程控制状态图构建SMT约束编码W;
S62:将所构建的SMT约束编码W输入至SMT约束求解器;若SMT约束求解器不可解,则抽取其中不可满足的最小集合X,根据最小集合X生成对应的不可行程序路径片段,将该不可行程序路径片段放入所述共享不可行路径池I中;若SMT约束求解器可解,则说明该潜在程序路径为能够到达用户所输入代码指定位置的可达路径,结束代码验证;
S7:转步骤S4进行迭代。
2.如权利要求1所述的基于共享不可行路径池的代码并行验证方法,其特征在于,所述步骤S6还包括不可行路径剪枝步骤;
所述不可行路径剪枝步骤,用于:检测共享不可行路径池I中的不可行程序路径片段是否得到更新,若存在更新,则判断当前潜在程序路径是否包含新增的不可行程序路径片段;若当前潜在程序路径包含新增的不可行程序路径片段,则结束该潜在程序路径所对应的SMT求解线程。
3.如权利要求2所述的基于共享不可行路径池的代码并行验证方法,其特征在于,检测共享不可行路径池I中的不可行程序路径片段是否得到更新采用版本号的方法,具体如下:共享不可行路径池I设有版本号,每个潜在程序路径也设有版本号;共享不可行路径池I的版本号在步骤S2中初始化为0;步骤S4中,每次将潜在程序路径加入至所述并行任务池T时,该潜在程序路径的版本号为所述共享不可行路径池I的版本号;步骤S62中,将不可行程序路径片段放入共享不可行路径池I时,递增共享不可行路径池I的版本号;检测共享不可行路径池I中的不可行程序路径片段是否得到更新则判断当前潜在程序路径的版本号是否与当前共享不可行路径池I的版本号是否相同即可。
4.如权利要求2所述的基于共享不可行路径池的代码并行验证方法,其特征在于,判断当前潜在程序路径是否包含新增的不可行程序路径片段采用如下方法:获取所述共享不可行路径池I中新增的不可行程序路径片段,将其取反编码后与当前潜在程序路径对应的SAT编码输入SAT求解器,若此时SAT求解器无解,则表示当前潜在程序路径包含新增的不可行程序路径片段。
5.如权利要求2所述的基于共享不可行路径池的代码并行验证方法,其特征在于,所述不可行路径剪枝步骤被配置于独立的线程中。
6.一种基于共享不可行路径池的代码并行验证装置,其特征在于,包括如下模块:
M1,用于:获取用户输入的源代码和验证目标,所述验证目标为用户所输入的源代码中指定位置在所指定的步数内是否可达;
M2,用于:将用户输入的源代码转换成流程控制状态图,并初始化并行任务池T为空,共享不可行路径池I为空以及所述并行任务池T的最大路径数K;
M3,用于:根据流程控制状态图和验证目标构建SAT约束编码G;
M4,用于:将所述共享不可行路径池I中的各个路径片段取反编码后与所述SAT约束编码G输入至SAT求解器进行求解;若SAT求解器有解,则将SAT求解器所求的解对应至程序路径生成相应的潜在程序路径加入至所述并行任务池T,并将该组解取反加入所述SAT约束编码G以避免重复路径;若SAT求解器无解,则说明用户所输入的源代码指定位置在所指定的步数内不可达,结束代码验证;
M5,用于:持续调用模块M4直到所述并行任务池T中的潜在程序路径数达到最大路径数K;
M6,用于:根据并行任务池T的最大路径数K构建包含K个线程的线程组,然后将所述并行任务池T中的每个潜在程序路径分别输入至线程组的各个线程中,由对应的线程进行SMT求解;所述SMT求解包括如下模块:
M61,用于:根据所输入的潜在程序路径和所述流程控制状态图构建SMT约束编码W;
M62,用于:将所构建的SMT约束编码W输入至SMT约束求解器;若SMT约束求解器不可解,则抽取其中不可满足的最小集合X,根据最小集合X生成对应的不可行程序路径片段,将该不可行程序路径片段放入所述共享不可行路径池I中;若SMT约束求解器可解,则说明该潜在程序路径为能够到达用户所输入代码指定位置的可达路径,结束代码验证;
M7,用于:返回模块M4进行迭代。
7.如权利要求5所述的基于共享不可行路径池的代码并行验证装置,其特征在于,所述模块M6中还包括不可行路径剪枝模块;
所述不可行路径剪枝模块,用于:检测共享不可行路径池I中的不可行程序路径片段是否得到更新,若存在更新,则判断当前潜在程序路径是否包含新增的不可行程序路径片段;若当前潜在程序路径包含新增的不可行程序路径片段,则结束该潜在程序路径所对应的SMT求解线程。
8.如权利要求6所述的基于共享不可行路径池的代码并行验证装置,其特征在于,所述检测共享不可行路径池I中的不可行程序路径片段是否得到更新采用版本号的方法,具体如下:共享不可行路径池I设有版本号,每个潜在程序路径也设有版本号;共享不可行路径池I的版本号在模块M2中初始化为0;模块M4中,每次将潜在程序路径加入至所述并行任务池T时,该潜在程序路径的版本号为所述共享不可行路径池I的版本号;模块M62中,将不可行程序路径片段放入共享不可行路径池I时,递增共享不可行路径池I的版本号;所述检测共享不可行路径池I中的不可行程序路径片段是否得到更新则判断当前潜在程序路径的版本号是否与当前共享不可行路径池I的版本号是否相同即可。
9.如权利要求6所述的基于共享不可行路径池的代码并行验证装置,其特征在于,判断当前潜在程序路径是否包含新增的不可行程序路径片段采用如下方法:获取所述共享不可行路径池I中新增的不可行程序路径片段,将其取反编码后与当前潜在程序路径对应的SAT编码输入SAT求解器,若此时SAT求解器无解,则表示当前潜在程序路径包含新增的不可行程序路径片段。
10.如权利要求6所述的基于共享不可行路径池的代码并行验证装置,其特征在于,所述不可行路径剪枝模块被配置于独立的线程中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010344638.2A CN111444112B (zh) | 2020-04-27 | 2020-04-27 | 一种基于共享不可行路径池的代码并行验证方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010344638.2A CN111444112B (zh) | 2020-04-27 | 2020-04-27 | 一种基于共享不可行路径池的代码并行验证方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111444112A true CN111444112A (zh) | 2020-07-24 |
CN111444112B CN111444112B (zh) | 2023-12-12 |
Family
ID=71653474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010344638.2A Active CN111444112B (zh) | 2020-04-27 | 2020-04-27 | 一种基于共享不可行路径池的代码并行验证方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111444112B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103400025A (zh) * | 2013-07-04 | 2013-11-20 | 南京大学 | 一种混成系统的可达性分析方法 |
CN105224736A (zh) * | 2015-09-22 | 2016-01-06 | 南京大学 | 一种基于约束求解的智能电网系统鲁棒性验证方法 |
CN105808429A (zh) * | 2016-03-03 | 2016-07-27 | 南京大学 | 一种面向线性约束代码的有界可达性验证方法 |
CN107180193A (zh) * | 2017-06-22 | 2017-09-19 | 南京大学 | 一种将程序代码转换成数据约束的方法和装置 |
CN108694285A (zh) * | 2018-05-16 | 2018-10-23 | 南京大学 | 一种分析组合线性混成自动机全局可达的方法和装置 |
CN108763064A (zh) * | 2018-05-10 | 2018-11-06 | 南京大学 | 一种基于黑盒函数与机器学习的代码测试生成方法和装置 |
-
2020
- 2020-04-27 CN CN202010344638.2A patent/CN111444112B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103400025A (zh) * | 2013-07-04 | 2013-11-20 | 南京大学 | 一种混成系统的可达性分析方法 |
CN105224736A (zh) * | 2015-09-22 | 2016-01-06 | 南京大学 | 一种基于约束求解的智能电网系统鲁棒性验证方法 |
CN105808429A (zh) * | 2016-03-03 | 2016-07-27 | 南京大学 | 一种面向线性约束代码的有界可达性验证方法 |
CN107180193A (zh) * | 2017-06-22 | 2017-09-19 | 南京大学 | 一种将程序代码转换成数据约束的方法和装置 |
CN108763064A (zh) * | 2018-05-10 | 2018-11-06 | 南京大学 | 一种基于黑盒函数与机器学习的代码测试生成方法和装置 |
CN108694285A (zh) * | 2018-05-16 | 2018-10-23 | 南京大学 | 一种分析组合线性混成自动机全局可达的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111444112B (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Oetsch et al. | Catching the ouroboros: On debugging non-ground answer-set programs | |
López et al. | Protocol-based verification of message-passing parallel programs | |
US8793674B2 (en) | Computer-guided holistic optimization of MapReduce applications | |
US20110083125A1 (en) | Parallelization processing method, system and program | |
US8949786B2 (en) | Method and system for parallelization of sequential computer program codes | |
CN111488211A (zh) | 基于深度学习框架的任务处理方法、装置、设备及介质 | |
Leporati et al. | Improving universality results on parallel enzymatic numerical P systems | |
CN109614103A (zh) | 一种基于字符的代码补全方法及系统 | |
JP6528465B2 (ja) | ソフトウェアテストのためのシンボリック実行における状態パラメータ化 | |
Nouri et al. | Building faithful high-level models and performance evaluation of manycore embedded systems | |
CN112148391A (zh) | 生成基于芯片的计算功能的方法、装置、设备和存储介质 | |
Sharma et al. | Performance evaluation of real-time systems | |
CN116011468A (zh) | 深度学习模型的推理方法、机器翻译方法及装置 | |
US9063735B2 (en) | Reconfigurable processor and method for processing loop having memory dependency | |
CN111435352A (zh) | 一种分布式实时计算方法、装置、系统及其存储介质 | |
US20190079738A1 (en) | Bytecode generation from uml models | |
US20180217922A1 (en) | Application testing | |
US20050138602A1 (en) | System and method for deriving a process-based specification | |
Sottile et al. | Static analysis techniques for semiautomatic synthesis of message passing software skeletons | |
CN111444112A (zh) | 一种基于共享不可行路径池的代码并行验证方法和装置 | |
KR20090041996A (ko) | Ipet기법을 이용하여 실시간 시스템의 최장수행시간을분석하는 자동화된 도구 및 방법 | |
CN112256572B (zh) | 随机测试用例生成方法与装置以及电子设备和存储介质 | |
Anbunathan et al. | Basis path based test suite minimization using genetic algorithm | |
Cao et al. | Android unit test case generation based on the strategy of multi-dimensional coverage | |
KR20150041541A (ko) | 프로세서의 디코더 검증을 위한 테스트 벤치 생성 방법 및 이를 위한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |