CN111443887A - 显示驱动芯片及其数据处理方法 - Google Patents

Abstract

本发明公开了一种显示驱动芯片及其数据处理方法，其中，显示驱动芯片包括：接收模块、第一存储模块、第一处理模、第二处理模块和比较模块，其中，接收模块用于接收图像数据；第一存储模块用于存储图像数据；第一处理模块用于根据接收模块接收的图像数据生成第一校验码；第二处理模块用于根据第一存储模块存储的图像数据生成第二校验码；比较模块用于将第一校验码和第二校验异或运算后得到修正码，以根据修正码修正第一存储模块中的错误数据。解决现有技术中的图像数据经过显示驱动芯片存储时出错导致显示花屏等显示异常现象的技术问题，从而有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。

Description

显示驱动芯片及其数据处理方法

技术领域

本发明涉及显示技术领域，特别涉及一种显示驱动芯片及其数据处理方法。

背景技术

如图1所示，传统的显示驱动芯片(DDIC)包括接收视频数据接口(MOPI RX)和帧缓存器(Frame Buffer)，将接收视频数据接口接收到的图像数据(RGB)先存储于帧缓存器中，然后，经过各类功能模块处理后驱动屏幕进行显示。

然而，帧缓存器的电源电压波动会造成数据储存时发生错误，比如出现1bit错误时，由于目前采用的奇偶校验只能检测1bit错误，却无法对其进行修正，从而导致显示花屏等异常现象。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明提出一种显示驱动芯片，可以有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。

本发明还提出一种显示驱动芯片的数据处理方法。

本发明一方面实施例提出了一种显示驱动芯片，包括：

接收模块，用于接收图像数据；

第一存储模块，用于存储所述图像数据；

第一处理模块，用于根据所述接收模块接收的图像数据生成第一校验码；

第二处理模块，用于根据所述第一存储模块存储的图像数据生成第二校验码；

比较模块，用于将所述第一校验码和所述第二校验异或运算后得到修正码，以根据所述修正码修正所述第一存储模块中的错误数据。

本发明实施例的显示驱动芯片，通过比较存储前后图像数据生成的校验码，可以修正图像数据存储过程中的错误数据，从而有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。解决现有技术中的图像数据经过显示驱动芯片存储时出错导致显示花屏等显示异常现象的技术问题。

本发明又一方面实施例提出了一种如上述实施例所述的显示驱动芯片的数据处理方法，包括以下步骤：

根据所述接收模块接收的图像数据生成第一校验码；

根据所述第一存储模块存储的图像数据生成第二校验码；

将所述第一校验码和所述第二校验异或运算后得到修正码，以根据所述修正码修正所述第一存储模块中的错误数据。

本发明实施例的显示驱动芯片的数据处理方法，通过比较存储前后图像数据生成的校验码，可以修正图像数据存储过程中的错误数据，从而有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。解决现有技术中的图像数据经过显示驱动芯片存储时出错导致显示花屏等显示异常现象的技术问题。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为相关技术所提供的一种显示驱动芯片的结构示意图；

图2本发明实施例所提供的一种显示驱动芯片的方框示意图；

图3本发明实施例所提供的一种行修正码的结果示意图；

图4本发明实施例所提供的一种列修正码的结果示意图；

图5本发明实施例所提供的另一种显示驱动芯片的方框示意图；

图6本发明实施例所提供的一种显示驱动芯片结构示意图；

图7本发明实施例所提供的一种显示驱动芯片的处理方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参照附图描述根据本发明实施例提出的显示驱动芯片及其数据处理方法。

图2是本发明一个实施例的显示驱动芯片的方框示意图。

正如背景技术所分析的，相关技术中帧缓存器的电源电压波动会造成数据储存时发生错误，比如出现1bit错误时，由于目前采用的奇偶校验只能检测1bit错误，却无法对其进行修正，从而导致显示花屏等显示异常现象。

针对这一问题，本发明实施例提供了显示驱动芯片，可以有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象，如图2所示，该显示驱动芯片100包括：接收模块110、第一存储模块120、第一处理模块130、第二处理模块140和比较模块150。

其中，接收模块110用于接收图像数据；第一存储模块120用于存储图像数据；第一处理模块130用于根据接收模块110接收的图像数据生成第一校验码；第二处理模块140用于根据第一存储模块120存储的图像数据生成第二校验码；比较模块150用于将第一校验码和第二校验异或运算后得到修正码，以根据修正码修正第一存储模块120中的错误数据。

可以理解的是，接收模块110可以为接收视频数据接口，用于接收应用程序处理器(AP端)发出的图像数据。第一存储模块120可以为帧缓存器，用于存储AP端发出的图像数据，第一处理模块130和第二处理模块140均可以为ECC(Error Checking and Correction，错误检测与修正)处理器，比较模块150可以为ECC比较器。其中，ECC处理器逻辑可实现为纯硬件电路，拓扑简单、可靠性高、处理速度快、不影响其他页(Block)的正常工作。

需要说明的是，由于帧缓存器的电源电压波动会造成数据储存时发生错误，因此，一旦存储过程中帧缓存器的电源电压发生波动，则容易造成存储的数据出错导致花屏等显示异常现象。为了解决上述问题，本发明实施例将EEC应用于驱动显示芯片中帧缓存器的数据矫正，可以有效降低由于帧缓存器数据出错导致的花屏等显示异常现象。

其中，第一处理模块130和第二处理模块140均通过ECC处理器逻辑将图像数据生成校验码。下面将以如表1所示的8个字节(64bit)的待校验数据为为例，对ECC处理器逻辑进行阐述，包括ECC行校验码和ECC列校验码的计算。

表1

Byte0

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte1

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte2

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte3

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte4

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte5

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte6

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

Byte7

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

1、ECC行校验码计算：

第一步，对所有Byte的0/2/4/6bit和1/3/5/7bit进行异或运算：

CP0＝Bit0⊕Bit2⊕Bit4⊕Bit6，

CP1＝Bit1⊕Bit3⊕Bit5⊕Bit7；

第二步，对所有Byte的0/1/4/5bit和2/3/6/7bit进行异或运算：

CP2＝Bit0⊕Bit1⊕Bit4⊕Bit5，

CP3＝Bit2⊕Bit3⊕Bit6⊕Bit7；

第三步，对所有Byte的0/1/2/3bit和4/5/6/7bit进行异或运算：

CP4＝Bit0⊕Bit1⊕Bit2⊕Bit3，

CP5＝Bit4⊕Bit5⊕Bit6⊕Bit7。

根据上述步骤可以得到ECC行校验码如表2所示，高两位默认置0。

表2

ECC行

0

0

CP5

CP4

CP3

CP2

CP1

CP0

2、ECC列校验码计算：

第一步，对Byte0/2/4/6和Byte1/3/5/7进行异或运算：

RP0＝Byte0⊕Byte2⊕Byte4⊕Byte6，

RP1＝Byte1⊕Byte3⊕Byte5⊕Byte7；

第二步，对Byte0/1/4/5和Byte2/3/6/7进行异或运算：

RP2＝Byte0⊕Byte1⊕Byte4⊕Byte5，

RP3＝Byte2⊕Byte3⊕Byte6⊕Byte7；

第二步，对Byte0/1/2/3和Byte4/5/6/7进行异或运算：

RP4＝Byte0⊕Byte1⊕Byte2⊕Byte3，

RP5＝Byte4⊕Byte5⊕Byte6⊕Byte7。

根据上述步骤可以得到ECC列校验码如表3所示，高两位默认置0。

表3

ECC列

0

0

RP5

RP4

RP3

RP2

RP1

RP0

本发明实施例分别对存储前后的图像数据均进行行校验码和列校验码的计算，从而可以得到第一校验码和第二校验码。

然后，本发明实施例将第一校验码和第二校验码进行异或运算得到ECC修正码，如表4所示，其中，ECC行修正码的结果如图3所示，ECC列修正码的结果如图4所示。

表4

在本实施例中，比较模块150进一步用于在修正码中的错误为1bit时，根据行修正码和列修正码定位错误数据的位置，并修正错误数据。

具体地，如果修正码中的所有bit全为0，则说明两次ECC校验码一致，即从第一存储模块中取出的数据无误；如果修正码中的错误为1bit时，本发明实施例可以定位到出错数据的位置并进行修正，从而可以有效降低由于存储时1bit数据出错而带来的显示异常。

其中，本发明实施例可以根据行修正码和列修正码定位出错数据的位置，以图3和图4为例，通过如图3所示的ECC行修正码的结果逐层向下查找，从而确定出错bit位置；并通过如图4所示的ECC列修正码的结果逐层向下查找，从而确定出错Byte位置；从而确定出错数据的位置。

在本实施例中，比较模块150进一步用于在修正码中的错误为2bit时，输出错误标志位。

需要说明的是，在电路的整体时序和稳定性正常的情况下，第一存储模块120中通常不会出现整个页(Page)或块(Block)出错，而是1个或几个bit出现错误，目前采用的奇偶校验只能检测1bit错误，却无法对其进行修正。本发明实施例不仅可以准确定位且修正1bit错误，而且可以准确检测出2bit错误，并且对于2bit以上的错误也可以在一定程度上进行判断。

进一步地，如图5所示，显示驱动芯片100还包括：第二存储模块160。其中，第二存储模块160用于存储第一校验码。

可以理解的是，第二存储模块160可以为ECC缓存，由于ECC缓存需要的尺寸较小，比如，对于64位的数据，只需要额外添加16个bit的ECC数据作为校验使用即可。当然，对于不同的数据，需要选择对应bit的数据作为校验使用，在此不做具体限定。

下面将结合图6对显示驱动芯片100的工作流程进行说明，以出现1bit错误为例，具体如下：

第一步，DDIC接收到RGB数据，分别送入帧缓存器和第一ECC处理单元；

第二步，第一ECC单元对RGB数据进行处理，生成第一校验码并送入ECC缓存；

第三步，从帧缓存器中取出的RGB数据送入第二ECC单元进行处理，以得到第二校验码

第四步，得到的第二校验码和第一校验在ECC比较器中进行比较，定位错误发生位置；其中，如果检测到错误为2bit，则输出错误标志位(Fatal Error)，如果超过2bit也可以一定程度上进行判断，并输出错误标志位。

第五步，根据修正位置信息对输出RGB数据进行修正，并输出正确的RGB数据。

根据本发明实施例的显示驱动芯片，通过比较存储前后图像数据生成的校验码，可以修正图像数据存储过程中的错误数据，从而有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。解决现有技术中的图像数据经过显示驱动芯片存储时出错导致显示花屏等显示异常现象的技术问题。

其次参照附图描述根据本发明实施例提出的显示驱动芯片的数据处理方法。

图7是本发明一个实施例的显示驱动芯片的数据处理方法的流程图。

如图7所示，该显示驱动芯片的数据处理方法，方法用于上述实施例的显示驱动芯片，包括以下步骤：

在701中，根据接收模块接收的图像数据生成第一校验码；

在702中，根据第一存储模块存储的图像数据生成第二校验码；

在703中，将第一校验码和第二校验异或运算后得到修正码，以根据修正码修正第一存储模块中的错误数据。

在本实施例中，修正码包括行修正码和列修正码，还包括：

在修正码中的错误为1bit时，根据行修正码和列修正码定位错误数据的位置，并修正错误数据。

在本实施例中，还包括：在修正码中的错误为2bit时，输出错误标志位。

需要说明的是，前述对显示驱动芯片实施例的解释说明也适用于该实施例的显示驱动芯片的数据处理方法，此处不再赘述。

根据本发明实施例提出的显示驱动芯片的数据处理方法，通过比较存储前后图像数据生成的校验码，可以修正图像数据存储过程中的错误数据，从而有效降低图像数据存储时数据出错导致的显示花屏等显示异常现象。解决现有技术中的图像数据经过显示驱动芯片存储时出错导致显示花屏等显示异常现象的技术问题。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种显示驱动芯片，其特征在于，包括：

接收模块，用于接收图像数据；

第一存储模块，用于存储所述图像数据；

第一处理模块，用于根据所述接收模块接收的图像数据生成第一校验码；

第二处理模块，用于根据所述第一存储模块存储的图像数据生成第二校验码；

比较模块，用于将所述第一校验码和所述第二校验异或运算后得到修正码，以根据所述修正码修正所述第一存储模块中的错误数据。

2.根据权利要求1所述的显示驱动芯片，其特征在于，所述修正码包括行修正码和列修正码，所述比较模块进一步用于在所述修正码中的错误为1bit时，根据所述行修正码和所述列修正码定位错误数据的位置，并修正错误数据。

3.根据权利要求2所述的显示驱动芯片，其特征在于，所述比较模块进一步用于在所述修正码中的错误为2bit时，输出错误标志位。

4.根据权利要求1所述的显示驱动芯片，其特征在于，还包括：

第二存储模块，用于存储所述第一校验码。

5.一种如权利要求1-4任意一项所述的显示驱动芯片的数据处理方法，其特征在于，包括以下步骤：

根据所述接收模块接收的图像数据生成第一校验码；

根据所述第一存储模块存储的图像数据生成第二校验码；

将所述第一校验码和所述第二校验异或运算后得到修正码，以根据所述修正码修正所述第一存储模块中的错误数据。

6.根据权利要求5所述的方法，其特征在于，所述修正码包括行修正码和列修正码，还包括：

在所述修正码中的错误为1bit时，根据所述行修正码和所述列修正码定位错误数据的位置，并修正错误数据。

7.根据权利要求6所述的方法，其特征在于，还包括：

在所述修正码中的错误为2bit时，输出错误标志位。

Images