CN111431706B - 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备 - Google Patents

一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备 Download PDF

Info

Publication number
CN111431706B
CN111431706B CN202010189657.2A CN202010189657A CN111431706B CN 111431706 B CN111431706 B CN 111431706B CN 202010189657 A CN202010189657 A CN 202010189657A CN 111431706 B CN111431706 B CN 111431706B
Authority
CN
China
Prior art keywords
key
fpga module
terminal
fpga
algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010189657.2A
Other languages
English (en)
Other versions
CN111431706A (zh
Inventor
刘千
朱启超
李栋
牛余晓
施鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING ZHONGFU TAIHE TECHNOLOGY DEVELOPMENT CO LTD
Nanjing Zhongfu Information Technology Co Ltd
Zhongfu Information Co Ltd
Zhongfu Safety Technology Co Ltd
Original Assignee
BEIJING ZHONGFU TAIHE TECHNOLOGY DEVELOPMENT CO LTD
Nanjing Zhongfu Information Technology Co Ltd
Zhongfu Information Co Ltd
Zhongfu Safety Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING ZHONGFU TAIHE TECHNOLOGY DEVELOPMENT CO LTD, Nanjing Zhongfu Information Technology Co Ltd, Zhongfu Information Co Ltd, Zhongfu Safety Technology Co Ltd filed Critical BEIJING ZHONGFU TAIHE TECHNOLOGY DEVELOPMENT CO LTD
Priority to CN202010189657.2A priority Critical patent/CN111431706B/zh
Publication of CN111431706A publication Critical patent/CN111431706A/zh
Application granted granted Critical
Publication of CN111431706B publication Critical patent/CN111431706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0815—Network architectures or network communication protocols for network security for authentication of entities providing single-sign-on or federations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种使用FPGA逻辑实现提高SM4算法速度的方法，系统及设备，将密钥导入到FPGA模块中；使用终端向FPGA模块发送密钥ID号；FPGA模块根据密钥ID号查找对应的密钥；FPGA模块通过查到的密钥进行SM4计算。本发明提高了运算的速度，将运算时向主控程序查找密钥，改为密钥在运算之前就导入到FPGA模块中，运算时输入密钥ID号，就可以在FPGA找到对应的密钥，减少了主控芯片向FPGA模块中导入密钥的时间。保证了密钥的安全，运算过程中FPGA模块不需要在向主控芯片获取密钥，减少运算过程中获取密钥的流程时间，提高了SM4运算的速度，因此本发明具有提高FPAG实现SM4算法运算速度的优势。

Description

一种使用FPGA逻辑实现提高SM4算法速度的方法，系统及设备
技术领域
本发明涉及密码算法运算技术领域，尤其涉及一种使用FPGA逻辑实现提高SM4算法速度的方法，系统及设备。
背景技术
密码模块是提供密码算法运算功能的软件模块或者硬件设备，因为密码特别注重密钥的保护和密码运算的安全，因此在重要的信息系统中要求使用硬件密码模块，模块能够提供独立于应用系统的密钥保护和密码算法运行的环境。随着现代信息系统数据的海量增加以及网络带宽的增加，对数据的高速运算和极速传输成为两个重要特点，这就要求提供密码运算的硬件模块必须具备高速运算的能力。
根据密码模块的安全技术要求，硬件密码模块基本以各类安全芯片为主运算单元，结合PCIe协议接口对外提供高速的运算。这类设计虽然PCIe接口能够提供高速的通道，但是即使使用高速安全芯片也无法提供与PCIe接口速度匹配的运算，所以这类设计的速度瓶颈在于高速安全芯片的速度限制。
目前还有一种方式是从主控芯片或者安全芯片中获取密钥后再进行运算，获取密钥过程，这样需要耗费处理时间，并且还影响了系统的运算速度。
发明内容
为了克服上述现有技术中的不足，本发明提供一种使用FPGA逻辑实现提高SM4算法速度的方法，其特征在于，方法包括：
S1，将密钥导入到FPGA模块中；
S2，使用终端向FPGA模块发送密钥ID号；
S3，FPGA模块根据密钥ID号查找对应的密钥；
S4，FPGA模块通过查到的密钥进行SM4计算。
进一步需要说明的是，S101，使用终端向发送FPGA模块密钥ID号请求指令；
S102，FPGA模块对所述密钥ID号请求指令进行处理后生成所述密钥ID号对应的密钥信息；
S103，密钥转存端保存FPGA模块生成的所述密钥信息。
本发明还提供一种使用FPGA逻辑实现提高SM4算法速度的系统，包括：FPGA模块和使用终端；
FPGA模块接收按照预设方式配置的密钥以及每个密钥所对应的使用终端密钥ID号；
使用终端向FPGA模块发送密钥ID号，以使FPGA模块根据密钥ID号查找对应的密钥，并将ID号对应的密钥发送给使用终端。
进一步需要说明的是，系统还包括：密钥转存端；
密钥转存端用于保存FPGA模块接收的密钥以及每个密钥所对应的使用终端密钥ID号；还保存使用终端的登录密钥转和身份信息。
基于上述方法和系统本发明还提供一种实现使用FPGA逻辑实现提高SM4算法速度的方法的设备，包括：
存储器，用于存储计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法；处理器，用于执行所述计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法，以实现使用FPGA逻辑实现提高SM4算法速度的方法的步骤。
从以上技术方案可以看出，本发明具有以下优点：
本发明涉及的使用FPGA逻辑实现提高SM4算法速度的方法及系统中，通过FPGA模块根据密钥ID号查找对应的密钥；并将ID号对应的密钥发送给使用终端。这样能够充分发挥FPGA硬件逻辑的运算速度，实现SM4算法的高速运算。
本发明的的方法及系统FPGA模块实现。为了提高运算的速度，将运算时向主控程序查找密钥，改为密钥在运算之前就导入到FPGA模块中，运算时输入密钥ID号，就可以在FPGA找到对应的密钥，减少了主控芯片向FPGA模块中导入密钥的时间。
本发明在FPGA模块逻辑中存储明文密钥转换后的轮密钥，保证了密钥的安全，运算过程中FPGA模块不需要在向主控芯片获取密钥，减少运算过程中获取密钥的流程时间，提高了SM4运算的速度，因此本发明具有提高FPAG实现SM4算法运算速度的优势。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为使用FPGA逻辑实现提高SM4算法速度的方法流程图；
图2为使用FPGA逻辑实现提高SM4算法速度的方法实施例流程图；
图3为系统示意图；
图4为系统实施例示意图。
具体实施方式
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
本发明提供一种使用FPGA逻辑实现提高SM4算法速度的方法，如图1所示，方法包括：
S1，将密钥导入到FPGA模块中；
对于FPGA模块来讲，这里描述的实施方式可以通过使用特定用途集成电路(ASIC，Application Specific Integrated Circuit)、数字信号处理器(DSP，Digital SignalProcessing)、数字信号处理装置(DSPD，Digital Signal Processing Device)、可编程逻辑装置(PLD，Programmable Logic Device)、现场可编程门阵列(FPGA，FieldProgrammable Gate Array)、处理器、控制器、微控制器、微处理器、被设计为执行这里描述的功能的电子单元中的至少一种来实施，在一些情况下，这样的实施方式可以在控制器中实施。对于软件实施，诸如过程或功能的实施方式可以与允许执行至少一种功能或操作的单独的软件模块来实施。软件代码可以由以任何适当的编程语言编写的软件应用程序(或程序)来实施，软件代码可以存储在存储器中并且由控制器执行。
S2，使用终端向FPGA模块发送密钥ID号；
S3，FPGA模块根据密钥ID号查找对应的密钥；
S4，FPGA模块通过查到的密钥进行SM4计算。
本方法将运算时向主控程序查找密钥，改为密钥在运算之前就导入到FPGA中，运算时输入密钥ID号，就可以在FPGA找到对应的密钥，减少了主控芯片向FPGA中导入密钥的时间。
使用终端可以以各种形式来实施。例如，本发明实施例中描述的终端可以包括诸如移动电话、智能电话、笔记本电脑、个人数字助理(PDA，Personal Digital Assistant)、平板电脑(PAD)、便携式多媒体播放器(PMP，Portable Media Player)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。下面，假设终端是移动终端。然而，本领域技术人员将理解的是，除了特别用于移动目的的元件之外，根据本发明的实施方式的构造也能够应用于固定类型的终端。
作为本发明的一种优选实施方式，如图2所示，
S101，使用终端向发送FPGA模块密钥ID号请求指令；
每次使用终端使用密钥时，需要预先向FPGA模块发送密钥ID号请求，这样通过FPGA模块获取到密钥ID号对应的密钥信息。
S102，FPGA模块对所述密钥ID号请求指令进行处理后生成所述密钥ID号对应的密钥信息；
本实施例中，有两种形式，一种是所有的密钥ID号对应的密钥信息都是预设配置到FPGA模块中，也就是配置到密钥转存端中，使用终端需要使用密钥时，向FPGA模块获取。
还有一种方式是FPGA模块配置了SM4分组密码算法，基于密钥ID号请求来生成相应的密钥信息，供使用终端使用。
S103，密钥转存端保存FPGA模块生成的所述密钥信息。
其中，S103还包括：
S31：FPGA模块接收使用终端发送的修改密钥信息；
S32：FPGA模块基于SM4分组密码算法对使用终端ID号所对应的密钥进行解密，或者解密密文；
S33：FPGA模块根据使用终端发送的修改密钥信息，对所述解密密文进行修改，修改完成后将修改后的密文通过SM4分组密码算法进行加密，并储存至密钥转存端。
这样可以实现对于每个使用终端密钥信息的修改。而且本发明在FPGA模块逻辑中存储明文密钥转换后的轮密钥，保证了密钥的安全，运算过程中FPGA不需要在向主控芯片获取密钥，减少运算过程中获取密钥的流程时间，提高了SM4运算的速度，因此本发明具有提高FPAG实现SM4算法运算速度的优势。
密钥转存端保存密钥信息，也可以保存SM4分组密码算法。
本发明中，为了确保系统中的通信安全，使用终端每次向FPGA模块获取密钥信息时，需要先进行身份验证，也就是使用终端向FPGA模块发送密钥生成注册请求以及使用终端身份信息；FPGA模块接收密钥生成注册请求，并配置所述使用终端的密钥申请信息；将密钥申请信息转存至所述密钥转存端。
这里是先进行注册，注册后得到登录信息，通过身份验证之后才能连接FPGA模块获取密钥信息。还有一种方式是预先向FPGA模块配置相应的使用终端信息，FPGA模块负责验证，不需要FPGA模块来进行注册操作，这样可以保证注册过程的安全性。
其中，在上述S102中，还涉及S201，FPGA模块接收使用终端按照预设方式发送的登录密钥转和身份信息；
S202，登录确认成功后，FPGA模块根据所述使用终端的密钥ID号生成对应的密钥；
S203，FPGA模块将所述使用终端登录信息，生成的密钥储存至密钥转存端。
在登录过程中，S41：FPGA模块接收使用终端注册请求信息，并对注册请求信息进行处理之后发送到使用终端；
S42：FPGA模块接收使用终端根据登录密钥转和身份信息的登录信息；
当使用终端的登录失败时，则向使用终端发送登录错误；
若登录成功消息，FPGA模块将使用终端的登录密钥转和身份信息保持至密钥转存端，并将使用终端的登录密钥转和身份信息配置成登录列表信息。
上述方法中，根据密码模块安全标准中对密钥的安全技术要求，防止密钥被外界的非物理探测，本发明对存储在FPGA中的密钥进行混淆，不以密钥的明文形式存在。根据SM4分组密码算法所涉及的运算方法，使用密钥扩展算法，将密钥转为轮密钥后进行保存。即使外界能够探测到密钥存储位置，由于密钥与轮密钥长度区别很大，也无法确定真实的密钥。
基于上述方法本发明还提供一种使用FPGA逻辑实现提高SM4算法速度的系统，如图1和图2所示，包括：FPGA模块1和使用终端2；
FPGA模块1接收按照预设方式配置的密钥以及每个密钥所对应的使用终端2密钥ID号；
使用终端2向FPGA模块1发送密钥ID号，以使FPGA模块1根据密钥ID号查找对应的密钥，并将ID号对应的密钥发送给使用终端2。
为了使系统的过程信息能够进行保存，系统还包括：密钥转存端3；密钥转存端3用于保存FPGA模块1接收的密钥以及每个密钥所对应的使用终端2密钥ID号；还保存使用终端2的登录密钥转和身份信息。
基于上述方法和系统本发明还提供一种实现使用FPGA逻辑实现提高SM4算法速度的方法的设备，包括：
存储器，用于存储计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法；处理器，用于执行所述计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法，以实现使用FPGA逻辑实现提高SM4算法速度的方法的步骤。
实现使用FPGA逻辑实现提高SM4算法速度的方法的设备是结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种使用FPGA逻辑实现提高SM4算法速度的方法，其特征在于，方法包括：
S1，将密钥导入到FPGA模块中；
S101，使用终端向发送FPGA模块密钥ID号请求指令；
S102，FPGA模块对所述密钥ID号请求指令进行处理后生成所述密钥ID号对应的密钥信息；
S201，FPGA模块接收使用终端按照预设方式发送的登录密钥转和身份信息；
S202，登录确认成功后，FPGA模块根据所述使用终端的密钥ID号生成对应的密钥；
S203，FPGA模块将所述使用终端登录信息，生成的密钥储存至密钥转存端；
S103，密钥转存端保存FPGA模块生成的所述密钥信息；
S31：FPGA模块接收使用终端发送的修改密钥信息；
S32：FPGA模块基于SM4分组密码算法对使用终端ID号所对应的密钥进行解密，或者解密密文；
S33：FPGA模块根据使用终端发送的修改密钥信息，对所述解密密文进行修改，修改完成后将修改后的密文通过SM4分组密码算法进行加密，并储存至密钥转存端；
方法中，使用终端向FPGA模块发送密钥生成注册请求以及使用终端身份信息；
FPGA模块接收密钥生成注册请求，并配置所述使用终端的密钥申请信息；
将密钥申请信息转存至所述密钥转存端；
S2，使用终端向FPGA模块发送密钥ID号；
S3，FPGA模块根据密钥ID号查找对应的密钥；
S4，FPGA模块通过查到的密钥进行SM4计算；
S41：FPGA模块接收使用终端注册请求信息，并对注册请求信息进行处理之后发送到使用终端；
S42：FPGA模块接收使用终端根据登录密钥转和身份信息的登录信息；
当使用终端的登录失败时，则向使用终端发送登录错误；
若登录成功消息，FPGA模块将使用终端的登录密钥转和身份信息保持至密钥转存端，并将使用终端的登录密钥转和身份信息配置成登录列表信息。
2.一种使用FPGA逻辑实现提高SM4算法速度的系统，其特征在于，系统采用如权利要求1所述的使用FPGA逻辑实现提高SM4算法速度的方法；
包括：FPGA模块和使用终端；
FPGA模块接收按照预设方式配置的密钥以及每个密钥所对应的使用终端密钥ID号；
使用终端向FPGA模块发送密钥ID号，以使FPGA模块根据密钥ID号查找对应的密钥，并通过查到的密钥进行SM4计算。
3.根据权利要求2所述的使用FPGA逻辑实现提高SM4算法速度的系统，其特征在于，还包括：密钥转存端；
密钥转存端用于保存FPGA模块接收的密钥以及每个密钥所对应的使用终端密钥ID号；还保存使用终端的登录密钥转和身份信息。
4.一种实现使用FPGA逻辑实现提高SM4算法速度的方法的设备，其特征在于，包括：
存储器，用于存储计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法；
处理器，用于执行所述计算机程序及使用FPGA逻辑实现提高SM4算法速度的方法，以实现如权利要求1所述使用FPGA逻辑实现提高SM4算法速度的方法的步骤。
CN202010189657.2A 2020-03-18 2020-03-18 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备 Active CN111431706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010189657.2A CN111431706B (zh) 2020-03-18 2020-03-18 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010189657.2A CN111431706B (zh) 2020-03-18 2020-03-18 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备

Publications (2)

Publication Number Publication Date
CN111431706A CN111431706A (zh) 2020-07-17
CN111431706B true CN111431706B (zh) 2023-07-28

Family

ID=71548286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010189657.2A Active CN111431706B (zh) 2020-03-18 2020-03-18 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备

Country Status (1)

Country Link
CN (1) CN111431706B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765614A (zh) * 2020-11-26 2021-05-07 神州龙芯智能科技有限公司 一种在fpga上实现sm4加密算法的模块及方法
CN113078996B (zh) * 2021-02-25 2022-09-13 西安电子科技大学 Sm4密码算法的fpga优化实现方法、系统及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873227A (zh) * 2012-12-13 2014-06-18 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路及解密方法
CN107948178A (zh) * 2017-12-04 2018-04-20 深圳绿米联创科技有限公司 智能家居系统与信息加密方法及装置、终端

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873227A (zh) * 2012-12-13 2014-06-18 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路及解密方法
CN107948178A (zh) * 2017-12-04 2018-04-20 深圳绿米联创科技有限公司 智能家居系统与信息加密方法及装置、终端

Also Published As

Publication number Publication date
CN111431706A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN101291224B (zh) 在通信系统中处理数据的方法和系统
US10326797B1 (en) Provisioning a secure connection using a pre-shared key
US20210192090A1 (en) Secure data storage device with security function implemented in a data security bridge
US9276753B2 (en) System and method for data authentication among processors
CN108345806B (zh) 一种硬件加密卡和加密方法
CN106464498B (zh) 由第二电子实体认证第一电子实体的方法以及电子实体
KR20160083128A (ko) 암호화된 통신을 위한 방법 및 시스템
US11108548B2 (en) Authentication method, server, terminal, and gateway
US20120303964A1 (en) Portable terminal, and method for securing data transmitted between hardware modules
CN108762791A (zh) 固件升级方法及装置
US11159329B2 (en) Collaborative operating system
US11178122B2 (en) Data encryption and decryption method and system
CN111431706B (zh) 一种使用fpga逻辑实现提高sm4算法速度的方法，系统及设备
CN107707562B (zh) 一种非对称动态令牌加、解密算法的方法、装置
CN114095277A (zh) 配电网安全通信方法、安全接入设备及可读存储介质
CN107248910A (zh) 安全保护方法以及设备
CN109075974B (zh) 指纹算法库与指纹传感器的绑定认证方法及指纹识别系统
CN116886391A (zh) 物联网设备认证方法及装置、存储介质及电子设备
US9203607B2 (en) Keyless challenge and response system
CN103095458A (zh) 一种存储数字证书私钥进行数据通讯的装置及方法
CN113961931A (zh) adb工具使用方法、装置和电子设备
CN103902921A (zh) 文件加密方法及系统
KR100952300B1 (ko) 저장매체의 안전한 데이터 관리를 위한 단말 장치, 메모리및 그 방법
CN104580181A (zh) 加密数据的方法、装置及加密加速引擎
CN113411283A (zh) 双向认证方法、装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant