CN111417005A - 一种视频信号同步编码方法、装置、系统及编码端 - Google Patents

Abstract

本申请提供一种视频信号同步编码方法、装置、系统及编码端，涉及视频编码技术领域。其中，视频信号同步编码系统包括：主编码端和至少一个从编码端，主编码端通过网络与至少一个从编码端相连，主编码端和每个从编码端均与信号源连接。在该同步编码系统中，指定多个编码端的其中一个编码端为主编码端，指定多个编码端中的其他编码端为从编码端，主编码端可用于定期向其他从编码端发送同步时间，从编码端可用于接收主编码端发送的同步时间，并根据主编码端的同步时间矫正自身的本地时间，通过此方法能够实现每个编码端的每帧编码码流同步输出，且能给解码端提供每帧对应的绝对时间，以此完成视频源信号的同步输出。

Description

一种视频信号同步编码方法、装置、系统及编码端

技术领域

本申请涉及视频编码技术领域，具体而言，涉及一种视频信号同步编码方法、装置、系统及编码端。

背景技术

随着视频采集和传输技术的发展，用户对图像的高分辨率显示需求日益增加。为满足用户需求，将一个画面分成多个子画面传输，之后在接收端用多个显示屏将多个子画面拼接在一起的技术开始发展，显示方式从原本的单屏显示逐步变为多屏拼接显示。

在分布式拼接显示领域，视频传输绝大部分采用压缩编码、网络传输，但由于系统中存在多个编码端，每路视频信号分别经过对应的编码端进行编码，由于不同编码端之间可能存在的时钟频率差异，从而导致在多个显示屏上应当在同一时刻播放的画面之间不同步。

发明内容

本申请实施例的目的在于提供一种视频信号同步编码方法、装置、系统及编码端，能够实现每个编码端的每帧编码码流同步输出，以解决上述技术问题。

第一方面，本申请实施例提供一种视频信号同步编码方法，应用于主编码端，所述主编码端通过网络与至少一个从编码端相连，所述主编码端包括主处理芯片和主编码芯片，所述方法包括：

所述主处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，在检测到所述视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，以使从编码端基于所述同步时间进行编码；

所述主处理芯片将所述同步时间嵌入到所述视频信号中，得到第一混合信号；

所述主编码芯片获取所述第一混合信号，提取所述第一混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第一混合信号中的视频信号进行编码，得到第一编码码流；

所述主编码芯片将所述同步时间嵌入到所述第一编码码流中，得到第一混合码流，并将所述第一混合码流发给所述主处理芯片；

所述主处理芯片向解码端发送所述第一混合码流。

在本申请中，指定一个编码端作为主编码端，主编码端可定期向其他从编码端发送同步时间，使得主、从编码端均基于同样的时间基准进行编码，从而实现所有编码端的同步编码，通过此方法能够实现每个编码端的每帧编码码流同步输出，且能给解码端提供每帧对应的绝对时间，进而在多个显示屏上显示时，多个画面之间均是同步的。

可选的，所述获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，包括：

根据累加计数器的时间值得到当前本地时间，作为同步时间；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；

将所述同步时间进行打包，以组播方式将打包后的数据包发送到相连的交换机，以使连接在同一交换机上的每一从编码端获取到所述数据包。

可选的，所述主编码端与所述从编码端预先约定同步时间间隔，在同一个同步时间间隔内，主编码端仅获取一次同步时间，并仅向从编码端发送一次同步时间。

同步时间间隔的长短可以反映主、从编码端之间的同步频率。同步时间间隔设置得短，则主、从编码端之间的码流输出的同步性更为可靠。

第二方面，本申请实施例提供一种视频信号同步编码方法，应用于从编码端，所述从编码端通过网络与一个主编码端相连，所述从编码端包括从处理芯片和从编码芯片，所述方法包括：

所述从处理芯片接收主编码端发来的同步时间，并将本地时间更新为所述同步时间；

所述从处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，并将所述同步时间嵌入到所述视频信号中，得到第二混合信号；

所述从编码芯片获取所述第二混合信号，提取所述第二混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第二混合信号中的视频信号进行编码，得到第二编码码流；

所述从编码芯片将所述同步时间嵌入到所述第二编码码流中，得到第二混合码流，并将所述第二混合码流发给所述从处理芯片；

所述从处理芯片向解码端发送所述第二混合码流。

在本申请中，主编码端定期向从编码端发送同步时间，从编码端基于该同步时间矫正自身的本地时间，从而根据主编码端的时间将各从编码端的时间进行同步，实现所有编码端的同步编码，因此，每个编码端的每帧编码码流是同步输出的，在多个显示屏上显示的多个画面之间也是同步的。

可选的，所述从编码端与所述主编码端预先约定同步时间间隔，所述方法还包括：

所述从处理芯片在接收主编码端发来的同步时间后，根据累加计数器的时间值确定收到所述同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；

所述将本地时间更新为所述同步时间，包括：若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔相同或者处于以所述同步时间间隔的值为中心的预设范围内，则将本地时间更新为所述同步时间，并向累加计数器发送清零信号，以对累加计数器的时间值进行清零。

可选的，在确定收到所述同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔之后，所述方法还包括：

若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔不相同且所述时间间隔不处于以所述同步时间间隔的值为中心的预设范围内，则丢弃所述同步时间。

第三方面，本申请实施例提供一种视频信号同步编码装置，配置于主编码端，所述主编码端通过网络与至少一个从编码端相连，所述装置包括：

时间锁定模块，用于接收信号源输出的多路视频信号中的其中一路视频信号，在检测到所述视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，以使从编码端基于所述同步时间进行编码；

第一时间嵌入模块，用于将所述同步时间嵌入到所述视频信号中，得到第一混合信号；

第一编码模块，用于获取所述第一混合信号，提取所述第一混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第一混合信号中的视频信号进行编码，得到第一编码码流；

第二时间嵌入模块，用于将所述同步时间嵌入到所述第一编码码流中，得到第一混合码流，并将所述第一混合码流发给第一发送模块；

第一发送模块，用于向解码端发送所述第一混合码流。

第四方面，本申请实施例提供一种视频信号同步编码装置，配置于从编码端，所述从编码端通过网络与一个主编码端相连，所述装置包括：

时间矫正模块，用于接收主编码端发来的同步时间，并将本地时间更新为所述同步时间；

第三时间嵌入模块，用于接收信号源输出的多路视频信号中的其中一路视频信号，并将所述同步时间嵌入到所述视频信号中，得到第二混合信号；

第二编码模块，用于获取所述第二混合信号，提取所述第二混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第二混合信号中的视频信号进行编码，得到第二编码码流；

第四时间嵌入模块，用于将所述同步时间嵌入到所述第二编码码流中，得到第二混合码流，并将所述第二混合码流发给第二发送模块；

第二发送模块，用于向解码端发送所述第二混合码流。

第五方面，本申请实施例提供一种视频信号同步编码系统，包括：主编码端和至少一个从编码端，所述主编码端通过网络与所述至少一个从编码端相连，所述主编码端和每个从编码端均与信号源连接，所述主编码端包括主处理芯片和主编码芯片，所述从编码端包括从处理芯片和从编码芯片；其中，所述主编码端用于执行如第一方面或第一方面任一可选实施方式所述的编码方法，所述从编码端用于执行如第二方面或第二方面任一可选实施方式所述的编码方法。

第六方面，本申请实施例提供一种编码端，所述编码端包括处理芯片和编码芯片，所述处理芯片与所述编码芯片通过网络连接；其中，所述编码端用于执行如第一方面、第一方面任一可选实施方式或者如第二方面、第二方面任一可选实施方式所述的编码方法。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的拼接显示系统的结构示意图；

图2为本申请实施例提供的视频信号同步编码系统的示意图；

图3为本申请实施例提供的编码端的内部结构示意图；

图4为本申请实施例提供的视频信号同步编码方法的流程图；

图5为本申请实施例提供的视频信号同步编码方法的另一流程图；

图6为本申请实施例提供的视频信号同步编码装置的示意图；

图7为本申请实施例提供的视频信号同步编码装置的另一示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

首先，本申请实施例对分布式拼接显示系统进行介绍。图1示出了拼接显示系统的结构图，该系统包括：依次连接的信号源110、多个编码端120、交换机130、多个解码端140以及多个显示屏150。

其中，信号源110用于产生同步输出的多路视频信号，该多路视频信号是由一路总视频信号分割得到的，然后通过网络将多路视频信号分别传输给多个编码端；每个编码端120用于接收信号源110输出的其中一路视频信号，并对所接收的一路视频信号进行同步编码，然后将编码后的视频码流发送到相连的交换机130；交换机130同时对应多个编码端和多个解码端，其用于接收每个编码端发送的经过编码的视频码流，与其进行网络报文的交换，并将经过编码的视频码流发送给相应的解码端；每个解码端140用于接收交换机130发送的经过编码的视频码流，对编码后的视频信号进行解码并将解码后的视频信号输出至对应的显示屏150；显示屏150用于将解码后的视频信号进行输出显示，每个显示屏显示其中一路视频信号的画面，多个显示屏上显示的多个画面拼接形成一幅完整的视频画面。

进一步的，为解决现有技术中由于多个编码端之间可能存在的时钟频率差异，导致在多个显示屏上应当在同一时刻播放的画面之间不同步的问题，本申请实施例提供一种视频信号同步编码系统，如图2所示，该同步编码系统包括：主编码端121和至少一个从编码端122，主编码端121通过网络与至少一个从编码端122相连，比如，主编码端121与每一从编码端122通过交换机130互连，主编码端121和每个从编码端122均与信号源连接。在该同步编码系统中，指定多个编码端的其中一个编码端为主编码端121，指定多个编码端中的其他编码端为从编码端122，主编码端121可用于定期向其他从编码端122发送同步时间，从编码端122可用于接收主编码端121发送的同步时间，并根据主编码端121的同步时间矫正自身的本地时间，通过此方法能够实现每个编码端的每帧编码码流同步输出，且能给解码端提供每帧对应的绝对时间，以此完成视频源信号的同步输出。

可以理解的是，本申请中的主编码端和从编码端在硬件组成上相同，主编码端与从编码端仅是角色上的区别，在实施过程中，可以指定图1中的编码端1作为主编码端，其他编码端作为从编码端，也可以指定图1中的编码端3作为主编码端，其他编码端作为从编码端。

接下来，本申请实施例提供一种视频信号同步编码方法，以具体实现上述技术构思。如图3所示，本申请中的编码端120的内部结构包括：处理芯片1210和编码芯片1220，处理芯片1210与编码芯片1220之间通过网络连接。具体的，主编码端包括主处理芯片和主编码芯片，从编码端包括从处理芯片和从编码芯片。主处理芯片通过网络和外部的信号源连接，并通过网络与主编码芯片连接，从处理芯片通过网络和外部的信号源连接，并通过网络与从编码芯片连接。主、从处理芯片可以选择现场可编程逻辑门阵列(Field ProgrammableGate Array，FPGA)芯片实现，其用于向相连的编码芯片发送视频信号和同步时间，主、从编码芯片主要用于视频信号的编码。

图4示出了该同步编码方法的流程图，其主要从主编码端的角度进行描述，如图4所示，该方法包括：

步骤210：主处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，在检测到视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将同步时间发送到从编码端。

主处理芯片接收信号源发来的其中一路视频信号，在检测到视频信号中的场同步信号后，锁定同步时间，并将其发送到从编码端，主编码芯片基于该同步时间进行视频编码，每个从编码端也基于该同步时间进行视频编码，因此所有编码端均是基于同一个基准时间进行编码。

在一种具体的实施方式中，主处理芯片内设有累加计数器，其中，累加计数器利用一外部时钟(比如外部输入的100M时钟)做步进为一的累加计数，根据累加计数结果可得到时间值。主处理芯片根据累加计数器得到当前本地时间，作为同步时间，然后将同步时间进行打包，得到打包后的数据包，然后以组播方式将打包后的数据包发送到相连的交换机，以使连接在同一交换机上的每一从编码端获取到该数据包。从编码端在获取到数据包后，通过解包可得到其中的同步时间。可选的，数据包可以是用户数据报协议(User DatagramProtocol，UDP)包，主处理芯片将同步时间打包成UDP包，从编码端按照UDP协议对所获取的UDP包进行解包，当然，数据包也可以是传输控制协议(Transmission Control Protocol，TCP)包，主处理芯片将同步时间打包成TCP包，从编码端按照TCP协议对所获取的TCP包进行解包。

步骤220：主处理芯片将同步时间嵌入到视频信号中，得到第一混合信号。

主处理芯片将同步时间嵌入到视频信号中的场起始位置，从而得到叠加有同步时间的混合信号。

步骤230：主编码芯片获取第一混合信号，提取第一混合信号中的同步时间，并以该同步时间作为编码起始时间对第一混合信号中的视频信号进行编码，得到第一编码码流。

步骤240：主编码芯片将同步时间嵌入到第一编码码流中，得到第一混合码流，并将第一混合码流发给主处理芯片。

主编码芯片从主处理芯片处获取第一混合信号，从中提取出同步时间和原始的视频信号，以同步时间作为编码起始的时间基准，开始对原始的视频信号进行编码，得到编码码流，然后，将同步时间嵌入到编码码流中，得到嵌有同步时间的第一混合码流。主编码芯片将第一混合码流通过互联的网络接口发送给主处理芯片。

步骤250：主处理芯片向解码端发送第一混合码流。

主处理芯片将第一混合码流封装为网络报文，通过网口以组播方式发送到相连的交换机，以使连接在该交换机上的相应解码端获取到该第一混合码流。

在一种具体的实施例中，主编码端与从编码端预先约定同步时间间隔，并在主处理芯片和从处理芯片内记录该同步时间间隔。在同一个同步时间间隔内，主编码端仅与从编码端同步一次，即仅获取一次同步时间，并仅向从编码端发送一次同步时间。在一个同步时间间隔内，主处理芯片在检测到输入的视频信号中的场同步信号时，锁定一次当前的同步时间，将该同步时间通过网络同步至其他从编码端，使所有编码端基于此同步时间进行编码，在下一个同步时间间隔内，主处理芯片又检测到输入的视频信号中的场同步信号时，又锁定一次当前的同步时间，并又将该同步时间通过网络同步至其他从编码端。同步时间间隔的长短可以反映主、从编码端之间的同步频率。

图5示出了该同步编码方法的流程图，其主要从任一从编码端的角度进行描述，如图5所示，该方法包括：

步骤310：从处理芯片接收主编码端发来的同步时间，并将本地时间更新为该同步时间。

从编码端包括从处理芯片和从编码芯片。从处理芯片通过相连的交换机获取主编码端发送的数据包，对数据包进行解包后，得到其中的同步时间。从处理芯片根据获得的同步时间对自身的本地时间进行矫正。

在一种具体的实施方式中，从处理芯片内设有累加计数器，其中，累加计数器利用一外部时钟(比如外部输入的100M时钟)做步进为一的累加计数，根据累加计数结果可得到时间值。从处理芯片在接收到主编码端发来的同步时间后，根据累加计数器的时间值确定收到同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔。从编码端与主编码端预先约定同步时间间隔，并在从处理芯片内记录有该同步时间间隔，从处理芯片根据由累加计数器得到的时间间隔和预设的同步时间间隔进行下一步判断：

若第一时刻与第二时刻之间的时间间隔与同步时间间隔相同或者处于以同步时间间隔的值为中心的预设范围内，则将从处理芯片的本地时间更新为该同步时间，并向累加计数器发送清零信号，以对累加计数器的时间值进行清零。

具体的，假设约定主编码端的同步时间的发送间隔为1秒一次，即从处理芯片在获取到主编码端发送的一个数据包后开始计数，在1秒左右做一个窗口，当再次收到数据包时应当在此窗口内，此时，以收到的同步时间更新矫正从处理芯片的本地时间，同时发送清零信号给累加计数器。

可选的，若第一时刻与第二时刻之间的时间间隔与同步时间间隔不相同且该时间间隔不处于以同步时间间隔的值为中心的预设范围内，则丢弃该同步时间。

当从处理芯片再次收到数据包时，如果超出所做的窗口范围，则认为收到的同步时间的值是坏值，可以选择丢弃该同步时间，同时，累加计数器不清零。

步骤320：从处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，并将同步时间嵌入到视频信号中，得到第二混合信号。

从处理芯片通过网络接收信号源输出的其中一路视频信号，并在视频信号上叠加所收到的同步时间，得到叠加有同步时间的混合信号。

步骤330：从编码芯片获取第二混合信号，提取第二混合信号中的同步时间，并以该同步时间作为编码起始时间对第二混合信号中的视频信号进行编码，得到第二编码码流。

步骤340：从编码芯片将同步时间嵌入到第二编码码流中，得到第二混合码流，并将第二混合码流发给从处理芯片。

从编码芯片从从处理芯片处获取第二混合信号，从中提取出同步时间和原始的视频信号，以同步时间作为编码起始的时间基准，开始对原始的视频信号进行编码，得到编码码流，然后，将同步时间嵌入到编码码流中，得到嵌有同步时间的第二混合码流。从编码芯片将第二混合码流通过互联的网络接口发送给从处理芯片。

步骤350：从处理芯片向解码端发送第二混合码流。

从处理芯片将第二混合码流封装为网络报文，通过网口以组播方式发送到相连的交换机，以使连接在该交换机上的相应解码端获取到该第二混合码流。

本申请实施例所提供的视频信号同步编码方法，根据主编码端的时间将各从编码端的时间进行同步，以实现所有编码端的同步编码，然后将已时间同步的编码后的视频信号发送至交换机，经交换机交换后经由解码端解码后发送至显示屏，最终实现视频图像同步显示在屏幕上。

为便于理解，下文以信号源输出两路视频信号为例说明本申请的技术方案，其中一路视频信号通过网络传输至编码端1，另一路视频信号通过网络传输至编码端2，例如，指定编码端1为主编码端，指定编码端2为从编码端，具体工作流程如下所述：

(1)编码端1的处理芯片用于向编码端2发送同步时间，具体的，采用1秒间隔发送一次，将同步时间打包成UDP包，以组播的形式发送到交换机。

(2)编码端2的处理芯片接收交换机发送过来的UDP包，通过解包提取编码端1的同步时间，在满足条件的情况下以此同步时间更新编码端2的本地时间，同时发送清零信号给累加计数器。

通过上述同步步骤保证了编码端2的本地时钟与编码端1的时钟同步。

(3)编码端1和编码端2中的编码芯片接收各自处理芯片发来的嵌有同步时间的视频信号，并以相同的时间基准对各自收到的视频信号进行编码，并将同步时间嵌入到编码后的码流中，得到混合码流，然后将混合码流发给各自的处理芯片。

(4)编码端1和编码端2中的处理芯片分别将具有同步时间的混合码流1和混合码流2发送给交换机，经由交换机交换后发送给相应的解码端。

(5)混合码流1和混合码流2经过解码端解码后发送至显示屏，完成两路视频信号的同步显示。

基于同一发明构思，本申请实施例还提供一种视频信号同步编码装置，配置于主编码端，如图6所示，该装置包括：

时间锁定模块410，用于接收信号源输出的多路视频信号中的其中一路视频信号，在检测到所述视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，以使从编码端基于所述同步时间进行编码；

第一时间嵌入模块420，用于将所述同步时间嵌入到所述视频信号中，得到第一混合信号；

第一编码模块430，用于获取所述第一混合信号，提取所述第一混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第一混合信号中的视频信号进行编码，得到第一编码码流；

第二时间嵌入模块440，用于将所述同步时间嵌入到所述第一编码码流中，得到第一混合码流，并将所述第一混合码流发给第一发送模块；

第一发送模块450，用于向解码端发送所述第一混合码流。

其中，时间锁定模块410、第一时间嵌入模块420和第一发送模块450可配置于主处理芯片，第一编码模块430和第二时间嵌入模块440可配置于主编码芯片。

可选的，该装置还包括：

计数模块，用于根据累加计数器的时间值得到当前本地时间，作为同步时间；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；

打包模块，用于将所述同步时间进行打包，以组播方式将打包后的数据包发送到相连的交换机，以使连接在同一交换机上的每一从编码端获取到所述数据包。

可选的，所述主编码端与所述从编码端预先约定同步时间间隔，在同一个同步时间间隔内，主编码端仅获取一次同步时间，并仅向从编码端发送一次同步时间。

进一步的，本申请实施例还提供另一视频信号同步编码装置，配置于从编码端，如图7所示，该装置包括：

时间矫正模块510，用于接收主编码端发来的同步时间，并将本地时间更新为所述同步时间；

第三时间嵌入模块520，用于接收信号源输出的多路视频信号中的其中一路视频信号，并将所述同步时间嵌入到所述视频信号中，得到第二混合信号；

第二编码模块530，用于获取所述第二混合信号，提取所述第二混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第二混合信号中的视频信号进行编码，得到第二编码码流；

第四时间嵌入模块540，用于将所述同步时间嵌入到所述第二编码码流中，得到第二混合码流，并将所述第二混合码流发给第二发送模块；

第二发送模块550，用于向解码端发送所述第二混合码流。

其中，时间矫正模块510、第三时间嵌入模块520和第二发送模块550可配置于从处理芯片，第二编码模块530和第四时间嵌入模块540可配置于从编码芯片。

可选的，所述从编码端与所述主编码端预先约定同步时间间隔，时间矫正模块510还用于：在接收主编码端发来的同步时间后，根据累加计数器的时间值确定收到所述同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔相同或者处于以所述同步时间间隔的值为中心的预设范围内，则将本地时间更新为所述同步时间，并向累加计数器发送清零信号，以对累加计数器的时间值进行清零。

可选的，时间矫正模块510还用于：若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔不相同且所述时间间隔不处于以所述同步时间间隔的值为中心的预设范围内，则丢弃所述同步时间。

上述提供的视频信号同步编码装置与前一方法实施例的基本原理及产生的技术效果相同，为简要描述，本实施例部分未提及之处，可参考上述的方法实施例中的相应内容，在此不做赘述。

本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序指令，该计算机程序指令被计算机的处理器读取并运行时，执行本申请实施例提供的视频信号同步编码方法中主编码端执行的步骤或者从编码端执行的步骤。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元或模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种视频信号同步编码方法，其特征在于，应用于主编码端，所述主编码端通过网络与至少一个从编码端相连，所述主编码端包括主处理芯片和主编码芯片，所述方法包括：

所述主处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，在检测到所述视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，以使从编码端基于所述同步时间进行编码；

所述主处理芯片将所述同步时间嵌入到所述视频信号中，得到第一混合信号；

所述主编码芯片获取所述第一混合信号，提取所述第一混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第一混合信号中的视频信号进行编码，得到第一编码码流；

所述主编码芯片将所述同步时间嵌入到所述第一编码码流中，得到第一混合码流，并将所述第一混合码流发给所述主处理芯片；

所述主处理芯片向解码端发送所述第一混合码流。

2.根据权利要求1所述的编码方法，其特征在于，所述获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，包括：

根据累加计数器的时间值得到当前本地时间，作为同步时间；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；

将所述同步时间进行打包，以组播方式将打包后的数据包发送到相连的交换机，以使连接在同一交换机上的每一从编码端获取到所述数据包。

3.根据权利要求1或2所述的编码方法，其特征在于，所述主编码端与所述从编码端预先约定同步时间间隔，在同一个同步时间间隔内，主编码端仅获取一次同步时间，并仅向从编码端发送一次同步时间。

4.一种视频信号同步编码方法，其特征在于，应用于从编码端，所述从编码端通过网络与一个主编码端相连，所述从编码端包括从处理芯片和从编码芯片，所述方法包括：

所述从处理芯片接收主编码端发来的同步时间，并将本地时间更新为所述同步时间；

所述从处理芯片接收信号源输出的多路视频信号中的其中一路视频信号，并将所述同步时间嵌入到所述视频信号中，得到第二混合信号；

所述从编码芯片获取所述第二混合信号，提取所述第二混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第二混合信号中的视频信号进行编码，得到第二编码码流；

所述从编码芯片将所述同步时间嵌入到所述第二编码码流中，得到第二混合码流，并将所述第二混合码流发给所述从处理芯片；

所述从处理芯片向解码端发送所述第二混合码流。

5.根据权利要求4所述的编码方法，其特征在于，所述从编码端与所述主编码端预先约定同步时间间隔，所述方法还包括：

所述从处理芯片在接收主编码端发来的同步时间后，根据累加计数器的时间值确定收到所述同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔；其中，所述累加计数器利用一外部时钟做步进为一的累加计数，以得到所述时间值；

所述将本地时间更新为所述同步时间，包括：若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔相同或者处于以所述同步时间间隔的值为中心的预设范围内，则将本地时间更新为所述同步时间，并向累加计数器发送清零信号，以对累加计数器的时间值进行清零。

6.根据权利要求5所述的编码方法，其特征在于，在确定收到所述同步时间的第一时刻与上一次收到同步时间的第二时刻之间的时间间隔之后，所述方法还包括：

若第一时刻与第二时刻之间的时间间隔与所述同步时间间隔不相同且所述时间间隔不处于以所述同步时间间隔的值为中心的预设范围内，则丢弃所述同步时间。

7.一种视频信号同步编码装置，其特征在于，配置于主编码端，所述主编码端通过网络与至少一个从编码端相连，所述装置包括：

时间锁定模块，用于接收信号源输出的多路视频信号中的其中一路视频信号，在检测到所述视频信号中的场同步信号后，获取当前本地时间，作为同步时间，并将所述同步时间发送到从编码端，以使从编码端基于所述同步时间进行编码；

第一时间嵌入模块，用于将所述同步时间嵌入到所述视频信号中，得到第一混合信号；

第一编码模块，用于获取所述第一混合信号，提取所述第一混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第一混合信号中的视频信号进行编码，得到第一编码码流；

第二时间嵌入模块，用于将所述同步时间嵌入到所述第一编码码流中，得到第一混合码流，并将所述第一混合码流发给第一发送模块；

第一发送模块，用于向解码端发送所述第一混合码流。

8.一种视频信号同步编码装置，其特征在于，配置于从编码端，所述从编码端通过网络与一个主编码端相连，所述装置包括：

时间矫正模块，用于接收主编码端发来的同步时间，并将本地时间更新为所述同步时间；

第三时间嵌入模块，用于接收信号源输出的多路视频信号中的其中一路视频信号，并将所述同步时间嵌入到所述视频信号中，得到第二混合信号；

第二编码模块，用于获取所述第二混合信号，提取所述第二混合信号中的同步时间，并以所述同步时间作为编码起始时间对所述第二混合信号中的视频信号进行编码，得到第二编码码流；

第四时间嵌入模块，用于将所述同步时间嵌入到所述第二编码码流中，得到第二混合码流，并将所述第二混合码流发给第二发送模块；

第二发送模块，用于向解码端发送所述第二混合码流。

9.一种视频信号同步编码系统，其特征在于，包括：主编码端和至少一个从编码端，所述主编码端通过网络与所述至少一个从编码端相连，所述主编码端和每个从编码端均与信号源连接，所述主编码端包括主处理芯片和主编码芯片，所述从编码端包括从处理芯片和从编码芯片；其中，所述主编码端用于执行如权利要求1-3任一项所述的编码方法，所述从编码端用于执行如权利要求4-6任一项所述的编码方法。

10.一种编码端，其特征在于，所述编码端包括处理芯片和编码芯片，所述处理芯片与所述编码芯片通过网络连接；其中，所述编码端用于执行如权利要求1-3任一项或者如权利要求4-6任一项所述的编码方法。

Images