CN111400236A - 一种1u服务器和扩展背板 - Google Patents
一种1u服务器和扩展背板 Download PDFInfo
- Publication number
- CN111400236A CN111400236A CN202010175346.0A CN202010175346A CN111400236A CN 111400236 A CN111400236 A CN 111400236A CN 202010175346 A CN202010175346 A CN 202010175346A CN 111400236 A CN111400236 A CN 111400236A
- Authority
- CN
- China
- Prior art keywords
- connectors
- slimline
- chip
- pcie switch
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 claims abstract description 29
- 238000011144 upstream manufacturing Methods 0.000 claims description 17
- 238000013403 standard screening design Methods 0.000 abstract description 46
- 230000006870 function Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 238000004590 computer program Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 201000007902 Primary cutaneous amyloidosis Diseases 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 208000014670 posterior cortical atrophy Diseases 0.000 description 2
- 238000000513 principal component analysis Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000007991 ACES buffer Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种1U服务器，包括：主板，配置有2个CPU、4个Slimline x8连接器和2个Genz x16连接器，每个CPU连接2个Slimline x8连接器和1个Genz x16连接器；扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个PCIE Switch芯片上行连接到4个Slimline x8连接器，下行连接16个E1.S SSD硬盘，并配置有I2C接口，用于向CPLD芯片下发数据；其中，PCIE Switch芯片上行连接的4个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器和/或1个Genz x16连接器连接。本发明还公开了一种扩展背板。本发明通过扩展背板配置的2个PCIE Switch芯片，每个芯片上行接口连接到4个Slimline x8连接器与主机相连，下行支持16个E1.S SSD硬盘，实现了主板96条PCIE lanes支持32个E1.S SSD硬盘和若干PCIE卡。
Description
技术领域
本发明涉及服务器技术领域，更具体地，特别是指一种1U服务器和扩展背板。
背景技术
随着物联网、大数据、人工智能技术的发展，一方面更多的数据产生需要进行存储，一方面对于数据处理的速率提升了更多的要求，比如每年电商购物节需要每秒处理几亿次的订单，这些需求都对服务器数据处理速率提出了更高的要求。
服务器是一种高性能计算机，作为网络的节点，存储、处理网络上80％的数据、信息。服务器使用硬盘作为数据的存储媒介，因此更大容量、更高读写速率的硬盘就尤为重要。
E1.S SSD作为一种新的形态的硬盘，可以在更小的尺寸上面提供更大的存储容量，同时相比较于目前现有的硬盘，读写速率更高。读操作的速率可以达到6500MB/s，写操作的速率可以达到3300MB/s的速率。SNIA组织针对E1.S SSD发布了SFF-TA-1006规范，更加促进了E1.S SSD的发展。
由于E1.S SSD可以在更小的尺寸上面提供更大的存储容量，同时读写速率也更高，因此一款支持E1.S SSD的服务器在满足物联网、大数据、人工智能等更高存储容量、更快读写速率的需求方面的价值越来越高。
SSD的尺寸定义，目前1U服务器可以最大支持32个E1.S SSD。现有的方案是采用E1.S SSD直连CPU，这种方案1个E1.S SSD需要4条PCIE lanes，而主板上的CPU只能提供96条PCIE lanes，因此主板只能支持24个E1.S SSD。
发明内容
有鉴于此，本发明实施例的目的在于提出一种1U服务器和扩展背板，通过扩展背板配置的2个PCIE Switch芯片，每个芯片上行接口连接到4个Slimline x8连接器与主机相连，下行支持16个E1.S SSD硬盘，实现了主板96条PCIE lanes支持32个E1.S SSD硬盘和若干PCIE卡。
基于上述目的，本发明实施例的一方面提供了一种1U服务器，包括：主板，配置有2个CPU、4个Slimline x8连接器和2个Genz x16连接器，每个CPU连接2个Slimline x8连接器和1个Genz x16连接器；扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个PCIE Switch芯片上行连接到4个Slimline x8连接器，下行连接16个E1.SSSD硬盘，并配置有I2C接口，用于向CPLD芯片下发数据；其中，PCIE Switch芯片上行连接的4个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器和/或1个Genz x16连接器连接。
在一些实施例中，主板的每个CPU提供四个PCIE端口，包括：第一端口，配置为通过板上走线连接到板载网卡；第二端口，配置为通过板上走线连接到PCIE Slot x16连接器；第三端口，配置为通过板上走线连接到Genz x16连接器；第四端口，配置为通过板上走线连接到2个Slimline x8连接器。
在一些实施例中，PCIE Switch芯片的上行带宽配置为16lanes，每个PCIE Switch芯片上行连接的4个Slimline x8连接器中，2个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器连接，2个Slimline x8连接器空置。
在一些实施例中，主板的Genz x16连接器空置，以配置用来支持PCIE卡。
在一些实施例中，PCIE Switch芯片的上行带宽配置为32lanes，每个PCIE Switch芯片上行连接的4个Slimline x8连接器中，2个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器连接，2个Slimline x8连接器通过线缆分别与主板的1个Genz x16连接器连接。
在一些实施例中，CPLD芯片配置用于解析每个PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对E1.S SSD硬盘的指示灯进行控制。
在一些实施例中，扩展背板还配置有4pin的I2C连接器，与主板的BMC连接，配置用于获取E1.S SSD硬盘的信息和温度。
本发明实施例的另一方面，还提供了一种扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个PCIE Switch芯片上行连接到4个Slimline x8连接器，下行连接16个E1.S SSD硬盘，并配置有I2C接口，用于向CPLD芯片下发数据，其中，PCIE Switch芯片上行连接的4个Slimline x8连接器通过线缆分别与主板的2个Slimlinex8连接器和/或1个Genz x16连接器连接。
在一些实施例中，CPLD芯片配置用于解析每个PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对E1.S SSD硬盘的指示灯进行控制。
在一些实施例中，扩展背板还配置有4pin的I2C连接器，与主板的BMC连接，配置用于获取E1.S SSD硬盘的信息和温度。
本发明具有以下有益技术效果：通过扩展背板配置的2个PCIE Switch芯片，每个芯片上行接口连接到4个Slimline x8连接器与主机相连，下行支持16个E1.S SSD硬盘，实现了主板96条PCIE lanes支持32个E1.S SSD硬盘和若干PCIE卡。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的1U服务器的实施例的示意图。
具体实施例
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种1U服务器的实施例。图1示出的是本发明提供的1U服务器的示意图。如图1所示，本发明实施例包括：主板，配置有2个CPU、4个Slimline x8连接器和2个Genz x16连接器，每个CPU连接2个Slimline x8连接器和1个Genz x16连接器；扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个PCIE Switch芯片上行连接到4个Slimline x8连接器，下行连接16个E1.SSSD硬盘，并配置有I2C接口，用于向CPLD芯片下发数据；其中，PCIE Switch芯片上行连接的4个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器和/或1个Genz x16连接器连接。
在本实施例中，E1.S SSD作为一种新的形态的硬盘，可以在更小的尺寸上面提供更大的存储容量，同时相比较于目前现有的硬盘，读写速率更高。读操作的速率可以达到6500MB/s，写操作的速率可以达到3300MB/s的速率。SNIA组织针对E1.S SSD发布了SFF-TA-1006规范，更加促进了E1.S SSD的发展。1U服务器的尺寸定义以及E1.S SSD的尺寸定义，目前1U服务器可以最大支持32个E1.S SSD。本实施例在实现支持E1.S SSD数量方面达到了业内最高水平。主板上的CPU采用Intel Whitely平台的CPU，E1.S背板上的PCIE Switch芯片采用Microsemi的PM40100，Genz x16连接器采用TE的2332139-3。Slimline x8连接器采用AMPHENOL的P-U10-B074-250T。CPLD芯片采用LATTICE的LCMXO2-4000HC-4FG484C。
扩展背板上的PCIE Switch0、PCIE Switch1均选用100lanes的支持PCIE GEN4.0的PCIE Switch芯片，上行链路使用32lanes，用户根据需用选择是使用16lanes还是32lanes，下行链路使用64lanes，连接16个4lanes规格的E1.S SSD硬盘，因此2个PCIESwitch芯片可以支持32个4lanes规格的E1.S SSD硬盘。
扩展背板上的CPLD芯片通过解析PCIE Switch芯片通过I2C接口下发的数据，来实现E1.S SSD硬盘指示灯的控制功能。扩展背板上的CPLD芯片通过解析I2C_Switch0来实现前16个E1.S SSD指示灯的控制功能；扩展背板上的CPLD通过解析I2C_Switch1来实现后16个E1.S SSD指示灯的控制功能。
在本发明的一些实施例中，主板的每个CPU提供四个PCIE端口，包括：第一端口PE0，配置为通过板上走线连接到板载网卡；第二端口PE1，配置为通过板上走线连接到PCIESlot x16连接器；第三端口PE2，配置为通过板上走线连接到Genz x16连接器；第四端口PE3，配置为通过板上走线连接到2个Slimline x8连接器。Whitely平台的CPU可以提供的PCIE Port为PE0、PE1、PE2、PE3，每个PCIE Port有16lanes，其中CPU0的PE0用于支持板载X710 10G网卡，CPU1的PE0用于支持100G OCP3.0网卡。
在本发明的一些实施例中，PCIE Switch芯片的上行带宽配置为16lanes，每个PCIE Switch芯片上行连接的4个Slimline x8连接器中，2个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器连接，2个Slimline x8连接器空置。主板的Genz x16连接器空置，以配置用来支持PCIE卡。当用户把PCIE Switch的上行设置为16lanes时，服务器的后窗可以支持3个标准PCIE卡。
在本发明的一些实施例中，PCIE Switch芯片的上行带宽配置为32lanes，每个PCIE Switch芯片上行连接的4个Slimline x8连接器中，2个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器连接，2个Slimline x8连接器通过线缆分别与主板的1个Genz x16连接器连接。当用户把PCIE Switch的上行设置为32lanes时，服务器的后窗可以支持2个标准PCIE卡。
在本发明的一些实施例中，CPLD芯片配置用于解析每个PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对E1.S SSD硬盘的指示灯进行控制。扩展背板上的CPLD芯片通过解析PCIE Switch芯片通过I2C接口下发的数据，来实现E1.S SSD硬盘指示灯的控制功能。扩展背板上的CPLD芯片通过解析I2C_Switch0来实现前16个E1.S SSD指示灯的控制功能；扩展背板上的CPLD通过解析I2C_Switch1来实现后16个E1.S SSD指示灯的控制功能。
在本发明的一些实施例中，扩展背板还配置有4pin的I2C连接器，与主板的BMC连接，配置用于获取E1.S SSD硬盘的信息和温度。扩展背板通过4pin的I2C连接器与主板4pin的连接器通过CABLE连接，然后在主板上面连接到BMC Ast2500.E1.S背板上面I2C连接器通过走线连接到4个PCA9548，每个PCA9548可以连接到8个E1.SSSD，通过这个电路，可以实现BMC可以通过I2C来读取E1.S SSD的硬盘信息及硬盘温度的功能。I2C连接器采用ACES的50429-0044N-CH1。
需要特别指出的是，上述1U服务器的各个实施例中的各项配置均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于异常事件日志的记录方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个PCIE Switch芯片上行连接到4个Slimline x8连接器，下行连接16个E1.S SSD硬盘，并配置有I2C接口，用于向CPLD芯片下发数据，其中，PCIE Switch芯片上行连接的4个Slimline x8连接器通过线缆分别与主板的2个Slimline x8连接器和/或1个Genz x16连接器连接。
在本发明的一些实施例中，CPLD芯片配置用于解析每个PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对E1.S SSD硬盘的指示灯进行控制。扩展背板上的CPLD芯片通过解析PCIE Switch芯片通过I2C接口下发的数据，来实现E1.S SSD硬盘指示灯的控制功能。扩展背板上的CPLD芯片通过解析I2C_Switch0来实现前16个E1.S SSD指示灯的控制功能；扩展背板上的CPLD通过解析I2C_Switch1来实现后16个E1.S SSD指示灯的控制功能。
在本发明的一些实施例中，扩展背板还配置有4pin的I2C连接器，与主板的BMC连接，配置用于获取E1.S SSD硬盘的信息和温度。扩展背板通过4pin的I2C连接器与主板4pin的连接器通过CABLE连接，然后在主板上面连接到BMC Ast2500.E1.S背板上面I2C连接器通过走线连接到4个PCA9548，每个PCA9548可以连接到8个E1.SSSD，通过这个电路，可以实现BMC可以通过I2C来读取E1.S SSD的硬盘信息及硬盘温度的功能。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，服务器网卡的供电方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种1U服务器，其特征在于，包括：
主板，配置有2个CPU、4个Slimline x8连接器和2个Genz x16连接器，每个所述CPU连接2个所述Slimline x8连接器和1个所述Genz x16连接器；
扩展背板，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个所述PCIE Switch芯片上行连接到4个所述Slimline x8连接器，下行连接16个E1.S SSD硬盘，并配置有I2C接口，用于向所述CPLD芯片下发数据；
其中，所述PCIE Switch芯片上行连接的4个所述Slimline x8连接器通过线缆分别与所述主板的2个所述Slimline x8连接器和/或1个所述Genz x16连接器连接。
2.根据权利要求1所述的1U服务器，其特征在于，所述主板的每个所述CPU提供四个PCIE端口，包括：
第一端口，配置为通过板上走线连接到板载网卡；
第二端口，配置为通过板上走线连接到PCIE Slot x16连接器；
第三端口，配置为通过板上走线连接到所述Genz x16连接器；
第四端口，配置为通过板上走线连接到2个所述Slimline x8连接器。
3.根据权利要求1所述的1U服务器，其特征在于，所述PCIE Switch芯片的上行带宽配置为16lanes，每个所述PCIE Switch芯片上行连接的4个所述Slimline x8连接器中，2个所述Slimline x8连接器通过线缆分别与所述主板的2个所述Slimline x8连接器连接，2个所述Slimline x8连接器空置。
4.根据权利要求3所述的1U服务器，其特征在于，所述主板的所述Genz x16连接器空置，以配置用来支持PCIE卡。
5.根据权利要求1所述的1U服务器，其特征在于，所述PCIE Switch芯片的上行带宽配置为32lanes，每个所述PCIE Switch芯片上行连接的4个所述Slimline x8连接器中，2个所述Slimline x8连接器通过线缆分别与所述主板的2个所述Slimline x8连接器连接，2个所述Slimline x8连接器通过线缆分别与所述主板的1个所述Genz x16连接器连接。
6.根据权利要求1所述的1U服务器，其特征在于，所述CPLD芯片配置用于解析每个所述PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对所述E1.S SSD硬盘的指示灯进行控制。
7.根据权利要求1所述的1U服务器，其特征在于，所述扩展背板还配置有4pin的I2C连接器，与所述主板的BMC连接，配置用于获取所述E1.S SSD硬盘的信息和温度。
8.一种扩展背板，其特征在于，配置有8个Slimline x8连接器、2个PCIE Switch芯片和CPLD芯片，每个所述PCIE Switch芯片上行连接到4个所述Slimline x8连接器，下行连接16个E1.S SSD硬盘，并配置有I2C接口，用于向所述CPLD芯片下发数据，其中，所述PCIESwitch芯片上行连接的4个所述Slimline x8连接器通过线缆分别与主板的2个Slimlinex8连接器和/或1个Genz x16连接器连接。
9.根据权利要求8所述的扩展背板，其特征在于，所述CPLD芯片配置用于解析每个所述PCIE Switch芯片通过I2C接口下发的数据，并根据所述数据对所述E1.S SSD硬盘的指示灯进行控制。
10.根据权利要求8所述的扩展背板，其特征在于，所述扩展背板还配置有4pin的I2C连接器，与所述主板的BMC连接，配置用于获取所述E1.S SSD硬盘的信息和温度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010175346.0A CN111400236A (zh) | 2020-03-13 | 2020-03-13 | 一种1u服务器和扩展背板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010175346.0A CN111400236A (zh) | 2020-03-13 | 2020-03-13 | 一种1u服务器和扩展背板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111400236A true CN111400236A (zh) | 2020-07-10 |
Family
ID=71434537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010175346.0A Pending CN111400236A (zh) | 2020-03-13 | 2020-03-13 | 一种1u服务器和扩展背板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111400236A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116991488A (zh) * | 2023-09-25 | 2023-11-03 | 苏州元脑智能科技有限公司 | 一种芯片板卡和服务器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107908586A (zh) * | 2017-12-22 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种nvme硬盘存储结构及其实现方法 |
| CN107992438A (zh) * | 2017-11-24 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种服务器及在服务器内灵活配置PCIe拓扑的方法 |
-
2020
- 2020-03-13 CN CN202010175346.0A patent/CN111400236A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107992438A (zh) * | 2017-11-24 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种服务器及在服务器内灵活配置PCIe拓扑的方法 |
| CN107908586A (zh) * | 2017-12-22 | 2018-04-13 | 郑州云海信息技术有限公司 | 一种nvme硬盘存储结构及其实现方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116991488A (zh) * | 2023-09-25 | 2023-11-03 | 苏州元脑智能科技有限公司 | 一种芯片板卡和服务器 |
| CN116991488B (zh) * | 2023-09-25 | 2024-01-26 | 苏州元脑智能科技有限公司 | 一种芯片板卡和服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102081561B (zh) | 在存储系统的冗余存储控制器之间镜像数据 | |
| US9887008B2 (en) | DDR4-SSD dual-port DIMM device | |
| US7761624B2 (en) | Systems and apparatus for main memory with non-volatile type memory modules, and related technologies | |
| US8380898B2 (en) | Methods for main memory with non-volatile type memory modules | |
| US7636813B2 (en) | Systems and methods for providing remote pre-fetch buffers | |
| CN102520768B (zh) | 一种刀片服务器主板及系统 | |
| US20090273960A1 (en) | System for providing on-die termination of a control signal bus | |
| US20070239906A1 (en) | Input/output agent having multiple secondary ports | |
| CN206696771U (zh) | 一种基于Purley平台四路服务器主板 | |
| US11003607B2 (en) | NVMF storage to NIC card coupling over a dedicated bus | |
| US20200057735A1 (en) | HyperConverged NVMF Storage-NIC Card | |
| US20170215296A1 (en) | Multi-bay apparatus | |
| US11113232B2 (en) | Disaggregated computer system | |
| US6930904B2 (en) | Circuit topology for high-speed memory access | |
| CN111400236A (zh) | 一种1u服务器和扩展背板 | |
| CN110825454A (zh) | 一种服务器主板jtag链路装置和设计方法 | |
| CN213276460U (zh) | 一种双路服务器主板及服务器 | |
| CN204557308U (zh) | 一种基于融合架构的高密度新型刀片型服务器 | |
| CN204347812U (zh) | 一种基于fpga的服务器存储电路 | |
| CN211427338U (zh) | 基于申威处理器的服务器主板 | |
| CN216527166U (zh) | 一种大容量存储系统 | |
| CN213276461U (zh) | 一种双路服务器主板及服务器 | |
| US11659070B2 (en) | Interface circuit for providing extension packet and processor including the same | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| CN112513824A (zh) | 一种内存交织方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200710 |