CN111354292A - 像素驱动方法及装置、电子设备、存储介质 - Google Patents

Abstract

本申请实施例公开了一种像素驱动方法，包括：在第i个时间段，通过主控芯片为每个像素结构的第i个信号端提供第i扫描信号，通过第i扫描信号驱动每个像素结构接收主控芯片向第i个数据端提供的第i数据信号；控制每个像素结构基于第i数据信号，使像素结构中的第一基板和第二基板之间形成第i电压差，并通过第i电压差，驱动显示元件显示第i等级灰阶；继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；其中，N个时间段的时序均不同，N个时间段中每个时间段为像素结构一帧的部分时间，N个时间段的总和为一帧的总发光时间。本申请实施例还公开了一种显示装置，电子设备及存储介质。

Description

像素驱动方法及装置、电子设备、存储介质

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动方法及装置、电子设备、存储介质。

背景技术

随着显示技术的不断发展，人们对显示装置的显示精细度要求越来越高。而显示色数决定了显示装置色彩层次的细腻程度；其中，显示色数是指显示面板所能实现的总的颜色数量。显示色数越高，显示装置呈现的色彩层次越细腻，且随着高动态范围图像(High-Dynamic Range，HDR)等的提出，高显示色数的显示装置的需求也日益旺盛。

在实际应用中，为了降低显示装置的成本，通常采用帧频控制抖动技术(FrameRate Control dithering)，例如包括时间抖动技术以及空间抖动技术，使显示装置显示出原本不存在的灰阶，以达到提升显示色数的目的。

然而，对于时间抖动技术而言，通过多帧图像叠加，利用视觉残留的方式呈现原本不存在的灰阶，其结果即为原本只需一帧即可呈现的颜色，现在需要多帧完成，从而导致显示的刷新频率降低。而对于空间抖动技术而言，通过多个像素匹配出原本不存在的灰阶，会导致显示屏幕的分辨率降低，显示精细程度下降。

发明内容

本申请实施例提供了一种像素驱动方法及装置、电子设备、计算机可读存储介质，在不牺牲显示刷新频率和分辨率的基础上，提升显示装置的显示色数，增强了显示装置的色彩细腻度和精度。

第一方面，本申请实施例提供一种像素驱动方法，应用于显示装置，所述显示装置包括主控芯片和多个像素结构；所述多个像素结构中的每个像素结构包括N个数据端、N个信号端和显示元件；N为大于或等于2的整数；所述N个数据端与所述N个信号端一一对应；其中，所述主控芯片与所述每个像素结构的N个数据端分别连接，以及所述主控芯片与所述每个像素结构的N个信号端分别连接；所述显示元件连接于所述像素结构的第一基板和第二基板之间；所述方法包括：

在第i个时间段，通过所述主控芯片为所述每个像素结构的第i个信号端提供第i扫描信号，通过所述第i扫描信号驱动所述每个像素结构接收所述主控芯片向第i个数据端提供的第i数据信号；其中，i为大于等于1且小于等于N的整数；

控制所述每个像素结构基于所述第i数据信号，使所述像素结构中的第一基板和第二基板之间形成第i电压差，并通过所述第i电压差，驱动所述显示元件显示第i等级灰阶；

继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；其中，所述N个时间段的时序均不同，所述N个时间段中每个时间段为所述像素结构一帧的部分时间，所述N个时间段的总和为一帧的总发光时间。

第二方面，本申请实施例提供一种显示装置，包括：主控芯片和多个像素结构；所述多个像素结构中的每个像素结构包括N个数据端、N个信号端和显示元件；N为大于或等于2的整数；所述N个数据端与所述N个信号端一一对应；其中，所述主控芯片与所述每个像素结构的N个数据端分别连接，以及所述主控芯片与所述每个像素结构的N个信号端分别连接；所述显示元件设置于所述像素结构的第一基板和第二基板之间；

所述主控芯片，用于在第i个时间段，向所述每个像素结构的第i个信号端提供第i扫描信号；所述第i扫描信号用于驱动所述每个像素结构接收所述主控芯片向第i个数据端提供的第i数据信号；

所述每个像素结构，用于接收所述主控芯片提供的第i数据信号，以及基于所述第i数据信号，使所述像素结构中的第一基板和第二基板之间形成第i电压差，并通过所述第i电压差，使得所述显示元件显示第i等级灰阶；

所述主控芯片和所述每个像素结构，还用于继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；

其中，所述N个时间段的时序均不同，所述N个时间段中每个时间段为所述像素结构一帧的部分时间，所述N个时间段的总和为一帧的总发光时间。

第三方面，本申请实施例还提供一种电子设备，包括本体和设置在本体的表面一侧的如第二方面所述的显示装置；

所述显示装置通过第一方面所述的方法驱动所述显示装置中多个像素结构进行灰阶显示。

第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行实现第一方面提供的像素驱动方法的步骤。

本申请实施例提供的像素驱动方法，通过将一帧时间划分为多个时间段，在不同的时间段通过主控芯片向每个像素结构不同的端口发送的扫描信号，使得像素结构能够接收数据信号，并基于该数据信号显示不同等级的灰阶。也就是说，在一帧的不同时间段内中每个像素结构显示不同等级的灰阶，通过视觉残留可以将不同时间段内像素结构显示的灰阶进行叠加，从而产生新的灰阶，提高了显示装置的色数，增强了显示装置的色彩细腻度和精度。并且，本申请实施例提供的像素驱动方法，是对像素结构在一帧的不同时间段显示的灰阶进行处理，并不需要将像素结构的多帧图像进行叠加，因此能够保证原有的屏幕刷新率；同时，本申请提供的像素驱动方法，每个像素之间进行独立显示图像，并不需要多个像素之间进行组合，因此保证了显示屏幕的分辨率。综上所述，本申请实施例提供的像素驱动方法，能够在不牺牲显示刷新频率和分辨率的基础上，提升显示装置的显示色数，增强显示装置的色彩细腻度和精度。

附图说明

图1为本申请实施例提供的一种时间抖动技术原理示意图；

图2为本申请实施例提供的一种空间抖动技术原理示意图；

图3为本申请实施例提供的一种像素驱动方法的流程示意图1；

图4为本申请实施例提供的一种像素结构组成示意图1；

图5为本申请实施例提供的一种扫描信号波形示意图1；

图6为本申请实施例提供的一种像素结构组成示意图2；

图7为本申请实施例提供的一种像素驱动方法的流程示意图2；

图8为本申请实施例提供的一种扫描信号波形示意图2；

图9为本申请实施例提供的一种显示装置组成示意图1；

图10为本申请实施例提供的一种显示装置组成示意图2；

图11为本申请实施例提供的一种电子设备组成示意图。

具体实施方式

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。

实际应用中，显示装置的显示色通常为1677万色(即8bit)，即红绿蓝(Red-Green-Blue，RGB)3色对应的每个像素结构分别能显示2⁸(即256)种颜色，3色像素结构能够显示的颜色数量相乘即为1677万色。对应到硬件端，即为RGB 3色像素分别各有256个电压等级，对应256种灰阶等级(即亮度)。

而随着HDR等概念的提出，10bit甚至更高的显示色数的显示装置需求也日益旺盛。若从硬件端直接提升像素结构的电压等级，则随着而来的必然是成本的上升。因此目前的技术通常采用FRC dithering的方式，来实现显示色数的提升。

FRC dithering技术可分为时间抖动技术与空间抖动技术。

时间抖动技术是通过将像素结构在多帧时间显示的灰阶进行叠加，利用视觉残留的方式呈现原本不存在的灰阶；参考图1所示的时间抖动技术原理示意图，将像素结构在四帧(包括图1所示的第一帧，第二帧，第三帧和第四帧)中每一帧显示的灰阶组合成为新的灰阶。图1示出了两组灰阶组合，包括第一组灰阶组合和第二组灰阶组合；其中，在第一组灰阶组合和第二组灰阶组合中，四个帧中每个帧显示的灰阶不同，因此组合成的新的灰阶不同。然而，像素结构原本只需一帧时间即可呈现的灰阶，现在需要多帧时间完成；容易造成显示装置的屏幕刷新频率降低、并且显示装置屏幕闪烁的问题。

空间抖动技术是通过将多个像素结构组合成为一个像素组，匹配出原本不存在的灰阶中间过渡色。参考图2所示的空间抖动技术原理示意图，将八个像素结构组合成为一个像素组，在像素组中每个像素结构显示不同的灰阶，从而像素组能够呈现新的灰阶。然而，原本只需一个像素结构即可呈现的灰阶，现在需要多个像素结构来实现，会导致屏幕分辨率降低，显示精细程度下降的问题。

本申请实施例提供一种像素驱动方法，该方法可以应用于本申请实施例提供的显示装置中，或者集成了显示装置的电子设备。其中，显示装置可以是液晶显示(LiquidCrystal Display，LCD)装置，或者OLED，本申请实施例这里不做限定；电子设备可以是智能手机、平板电脑、个人计算机、服务器或者工业计算机等，本申请实施例这里不做限定。

本申请实施例提供的显示装置的结构组成如下：

显示装置包括主控芯片和多个像素结构；其中，多个像素结构中的每个像素结构包括N个数据端、N个信号端和显示元件。N为大于或等于2的整数；每个像素结构中的N个数据端与N个信号端一一对应。

在本申请提供的实施例中，主控芯片与每个像素结构的N个数据端分别连接，并且，主控芯片与每个像素结构的N个信号端分别连接。

其中，本申请实施所提及的N个数据端，用于接收主控芯片提供的多个数据信号；这里，数据信号可以是电信号，以对应像素结构的电压等级。本申请实施例所提及的N个信号端，用于接收主控芯片提供的多个扫描信号；这里，扫描信号可以是脉冲信号，能够驱动像素结构通过多个数据端接收主控芯片提供的多个数据信号。

另外，本申请实施例所提及的主控芯片，可以是控制显示装置进行显示的控制中心。其中，主控芯片可以是显示驱动芯片(Driver IC)。

在本申请提供的实施例中，显示元件连接于像素结构的第一基板和第二基板之间。

其中，显示元件能够在第一基板和第二基板的电压差下，进行不同灰度等级的显示。这里，显示元件的类型与显示装置的类型对应，例如，显示装置为LCD装置是，显示元件则为第一基板和第二基板之间排列的液晶分子；显示装置为OLED时，显示元件则为第一基板和第二基板之间设置的有机发光二极管。

基于上述结构，本申请实施例提供了一种像素驱动方法，参考图3所示的像素驱动方法的流程示意图1，该像素驱动方法包括以下步骤：

步骤310、在第i个时间段，通过主控芯片为每个像素结构的第i个信号端提供第i扫描信号，通过第i扫描信号驱动每个像素结构接收主控芯片向第i个数据端提供的第i数据信号；其中，i为大于等于1且小于等于N的整数；

步骤320、控制每个像素结构基于第i数据信号，使像素结构中的第一基板和第二基板之间形成第i电压差，并通过第i电压差，驱动显示元件显示第i等级灰阶；

步骤330、继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；

其中，N个时间段的时序均不同，N个时间段中每个时间段为像素结构一帧的部分时间，N个时间段的总和为一帧的总发光时间。

这里，N个时间段中每个时间段为像素结构一帧的部分时间，N个时间段的总和为一帧的总发光时间；可以理解为，显示装置能够将每个像素的一帧的总发光时间划分为N个时间段，每个时间段时序不同，即每个时间段的启动时间和终止时间彼此错开，且每个时间段之间不重复。

实际应用中，像素结构的一帧可以是一个画面显示的时间，以更新频率为60Hz的液晶显示器来说，每一帧的持续时长为1/60Hz，即16.67ms。对应到本申请实施例中，N个时间段中的每个时间段均为16.67ms中的部分时间段，且N个时间段的总和为16.67m。

需要说明的是，显示装置将一帧划分为多个时间段的数量，与像素结构的信号端口的数量N，以及数据端口的数量N相对应。可选地，显示装置将一帧划分为多个时间段的数量，与像素结构的信号端口的数量，以及数据端口的数量相同，即都为N。

具体地，在步骤310中，显示装置将一帧划分为多个时间段之后，显示装置在多个时间段中的每一个时间段内，可以通过主控芯片向每个像素结构的多个信号端其中的一个信号端发送一个扫描信号，或者说，显示装置在多个时间段中的每一个时间段内，每个像素结构中多个信号端中的一个信号端可以接收主控芯片向其发送的一个扫描信号。例如，在第1个时间段，每个像素结构的第1信号端接收主控芯片提供的第1扫描信号；在第2个时间段，每个像素结构的第1信号端接收主控芯片提供的第2扫描信号。

需要说明的是，N个信号端口与N个扫描信号一一对应。N个扫描信号之间相互独立，互不干扰。

这里，N个扫描信号中的每个扫描信号都可以理解为是一个门限驱动信号，也就是说，每个像素结构通过一个信号端接收到一扫描信号之后，才能打开与该信号端对应的数据端，通过该数据端接收主控芯片提供数据信号。若未接收到扫描信号，则像素结构无法接收主控芯片提供的数据信号。例如，显示装置接收到主控芯片向每个像素结构中第1信号端发送的第1扫描信号，则打开与第1信号端对应的第1数据端，通过每个像素结构的第1数据端，接收主控芯片提供的第1数据信号。若第1信号端未接收到驱动信号，则第1数据段则不能接收任何数据信号。

进一步地，在步骤320中，每个像素结构的第i个数据端接收到第i个数据信号后，显示装置可以控制每个像素结构基于接收到的第i数据信号，使像素结构中的第一基板和第二基板之间形成第i电压差，进而通过第i电压差，驱动显示元件显示第i等级灰阶。

在本申请提供的实施例中，每个像素结构的N个数据端可以设置于第一基板上，或者设置与第二基板上。经过上文中的分析，我们知道数据信号为电信号，电信号这里具体可以为电压信号。这样，设置于其中一个基板上(例如第一基板)的某个数据端接收到一数据信号后，该基板能够与另一个基板(例如第二基板)之间形成电压差。这样，通过电压差驱动连接于第一基板和第二基板之间的显示元件显示与该电压差对应等级的色阶。

需要说明的是，对于8bit的显示装置而言，接收到的N个数据信号中的每个数据信号都具有256个电压等级。可以使得第一基板和第二基板之间形成256种不同的电压差，以驱动像素结构呈现256个灰阶等级。

对于步骤320，每个像素结构通过步骤310和320完成第i个时间段的第i等级灰阶的显示，则继续进行第i+1个时间段的第i+1等级灰阶的显示。

具体地，在第i+1个时间段，通过主控芯片为每个像素结构的第i+1个信号端提供第i+1扫描信号，通过第i+1扫描信号驱动每个像素结构接收主控芯片向第i+1个数据端提供的第i+1数据信号；控制每个像素结构基于第i+1数据信号，使像素结构中的第一基板和第二基板之间形成第i+1电压差，并通过第i+1电压差，驱动显示元件显示第i+1等级灰阶。这里第i+1个时间段的第i+1等级灰阶的显示的方式与步骤310和步骤320记载的方式相同。

进一步，在第i+1个时间段的第i+1等级灰阶显示之后，继续执行第i+2个时间段的第i+2等级灰阶的显示，其中，第i+2个时间段的第i+2等级灰阶的显示方式与步骤310和步骤320，以及第i+1个时间段的第i+1等级灰阶的显示方式相同，这里不再赘述。直至第N个时间段的第N等级灰阶显示完毕为止。

如此，每个像素结构在一帧的发光时间内，可以得到N个等级灰阶。进一步，将N个等级灰阶进行叠加，叠加产生像素结构实际显示灰阶之外的新的灰阶。

由此可见，本申请实施例提供的像素驱动方法，将一帧时间划分为多个时间段，在不同的时间段接收主控芯片向每个像素结构不同的端口发送的扫描信号，使得像素结构能够接收数据信号，并基于该数据信号显示不同等级的灰阶。也就是说，在一帧的不同时间段内中每个像素结构显示不同等级的灰阶，通过视觉残留可以将不同时间段内像素结构显示的灰阶进行叠加，从而产生新的灰阶，提高了显示装置的色数，增强了显示装置的色彩细腻度和精度。并且，本申请实施例提供的像素驱动方法，是对像素结构在一帧的不同时间段显示的灰阶进行处理，并不需要将像素结构的多帧图像进行叠加，因此能够保证原有的屏幕刷新率；同时，本申请提供的像素驱动方法，每个像素之间进行独立显示图像，并不需要多个像素之间进行组合，因此保证了显示屏幕的分辨率。综上所述，本申请实施例提供的像素驱动方法，能够在不牺牲显示刷新频率和分辨率的基础上，提升显示装置的显示色数，增强显示装置的色彩细腻度和精度。

在一可能的实现方式中，像素结构还可以包括：N个薄膜晶体管(ThinFilmTransisto，TFT)，外接电源，第一电容和第二电容；

其中，N个TFT中每个TFT的栅极均独立连接N个信号端的一个信号端，每个TFT的漏极均独立连接N个数据端的一个数据端；每个TFT的源极均与第一电容的第一端，以及第二电容的第一端连接；第一电容的第二端，以及第二电容的第二端与外接电源并联。

这里，以N的取值为3为例，对显示装置中的一个像素结构进行详细说明。参考图4所示的像素结构组成示意图1，该像素结构包括第一信号端401，第二信号端402，第三信号端403，第一数据端411，第二数据端412，第三数据端413，第一TFT 421、第二TFT 422、第三TFT 423，外接电源431，第一电容432以及第二电容433。

其中，第一TFT 421的栅极与第一信号端401连接，第二TFT 422的栅极与第二信号端402连接，第三TFT 423的栅极与第三信号端403连接，即每个TFT的栅极均独立连接一个信号端。

第一TFT 421的漏极与第一数据端411连接，第二TFT 421的漏极与第二数据端412连接，第三TFT 421的漏极与第三数据端413连接，即每个TFT的漏极均独立连接一个数据端。

另外，第一TFT421的源极，第二TFT422的源极，以及第三TFT423的源极，都与第一电容432的第一端，以及第二电容433的第一端连接。并且，第一电容432的第二端，以及第二电容433的第二端同时连接至外接电源431。

其中，第一电容和第二电容的作用是在数据信号的作用下存储电量，在一可行的示例中，第一电容为Cgs电容，第二电容为Clc电容。外接电源能够向每个像素结构提供稳定的电压。在本申请提供的实施例中，每个像素结构还包括第一基板和第二基板(图中未示出)。这里，每个像素结构的N个数据端和外接电源可以相对设置在第一基板和第二基板上。例如，每个像素结构的N个数据端设置于第一基板上，则外接电源设置于第二基板上；当每个像素结构的N个数据端设置于第二基板上，则外接电源设置于第一基板上。

这样，设置于其中一个基板(例如第一基板)的某个数据端接收到一数据信号后，能够与设置在另一个基板(例如第二基板)上的外接电源形成电压差。于是，电压差驱动连接与第一基板和第二基板之间的显示元件显示与电压差对应等级的色阶。

简单来说，像素结构中的第i个信号端与第i个TFT的栅极连接，第i个数据端与第i个TFT的漏极连接。这样，在第i个时间段内，每个像素结构的第i个信号端在接收主控芯片发送的第i个扫描信号后，将扫描信号传输至第i个TFT的栅极，使得第i个TFT的源极和漏极导通；如此，像素结构的第i个数据端将接收到的第i个数据信号，通过第i个TFT的漏极将第一电容和第二电容充电到各自需要的电压，以与外部电源之间构成电压差，如此驱动显示元件显示第i等级灰阶，并持续到第i个时间段结束。进一步，在第i+1个时间段，第i+1个信号端在接收主控芯片发送的第i个扫描信号后，继续上面相同的步骤，显示第i+1等级灰阶。这样，能够使得每个像素结构能够有序地在不同时间段内，显示不同等级灰阶。

基于上述实施例，在本申请提供的实施例中，步骤310在第i个时间段，接收主控芯片为每个像素结构的第i个信号端提供第i扫描信号，具体包括以下步骤：

在第i个时间段启动时的预设时间内，通过主控芯片触发第i扫描信号，并将第i扫描信号传输至每个像素结构的第i个信号端；其中预设时间的时长小于所述第i个时间段的时长。

在本申请提供的实施例中，N个扫描信号都可以是脉冲信号。N个扫描信号的传输时间非常短，通常为微秒级别，远小于每个时间段的持续时长。本申请实施例中，在每个时间段启动的预设时间，接收主控芯片触发的扫描信号，通过该扫描信号，使得数据端能够接收到主控芯片提供的数据信号。

实际应用中，显示装置中包括多个有序排列的像素结构；主控芯片同时向同一行的多个像素结构输入扫描信号和数据信号，打开同一行像素结构中的TFT，好让数据信号同时将一整行的像素结构充电到各自所需的电压，显示不同的灰阶。然后向下一行的多个像素结构输入扫描信号，再通过数据信号对同一行的像素结构进行充放电，如此依序下去，当充好了最后一行的多个像素结构后，便又回来从第一行重新开始上述充放电的步骤。以分辨率为1024*768，更新频率为60Hz的液晶显示器来说，一帧为16.67ms，一行像素结构扫描信号的开启时间约为16.67ms/768＝21.7us。

在本申请提供的实施例中，像素结构具有N个独立的信号端和数据端，能够通过N个信号端接收N个扫描信号，通过N个数据端接收N个数据信号。其中，N个扫描信号中的每个扫信号和N个数据信号中的每个数据信号的工作方式与上文中的描述相同。不同的是，本申请实施例中，在一帧的时间内，N个信号端和N数据端依次工作一次，即在一帧时间的第1个时间段内，第1扫描信号打开第1个TFT，接收第1数据信号，并显示第1等级灰阶；在一帧时间的第2个时间段内，第2扫描信号打开第2个TFT，接收第2数据信号，并显示第2等级灰阶；直至在一帧时间的最后一个时间段，即第N个时间段内，第N扫描信号打开第N个TFT，接收第N数据信号，并显示第N等级灰阶。

这样，每个像素结构能够在一帧的时间内在接收不同的扫描信号和数据信号，并在扫描信号和数据信号的作用下显示不同等级的色阶。

在本申请提供的实施例中，主控芯片提供的两个相邻的扫描信号之间的时间间隔，可以为前一个扫描信号对应的时间段的时长。即，第i个扫描信号和第i+1个扫描信号之间的时间间隔，为第i个扫描信号对应的第i个时间段的长度。

示例性的，参考图5所示的扫描信号波形示意图1，第1个扫描信号的开启时间(即高电平)和第2个扫描信号的开启时间(即高电平)之间的时间间隔为第1时间段的时长；第2个扫描信号的开启时间(即高电平)和第3个扫描信号的开启时间(即高电平)之间的时间间隔为第2时间段的时长。

基于上述是实施例，本申请提供的实施例中，所述显示装置还包括N个扫描驱动器；其中，主控芯片与N个扫描驱动器连接，主控芯片通过控制N个扫描驱动器向每个像素结构的N个信号端提供N个扫描信号。具体地，主控芯片与N个扫描驱动器的输入端连接，且N个扫描驱动器的输出端分别与多个像素结构的每个像素结构的N个信号端一一连接；

基于此，步骤310在第i个时间段，通过主控芯片为每个像素结构的第i个信号端提供第i扫描信号，具体包括：

在第i个时间段启动时的预设时间内，通过主控芯片触发第i个扫描驱动器产生第i扫描信号，并通过接收第i个扫描驱动器的输出端将第i扫描信号传输至每个像素结构的第i个信号端。

可以理解为，N个扫描驱动器之间相互独立，一个扫描驱动器能够独立连接于每个像素结构中多个信号端的其中一个信号端；专门为每个像素中固定的一个信号端提供扫描信号。例如，第1扫描驱动器可以与每个像素结构的第1个信号端连接，第一扫描驱动器在主控芯片的控制下专为每个像素的第1个信号端口提供第1扫描信号。

在一可行的实施例中，N个扫描驱动器为阵列基板行驱动(Gate Driver onArray，GOA)电路。

基于前述实施例，本申请实施例提供一种像素驱动方法，应用于显示装置中。该显示装置包括多个像素结构；参考图6所示的像素结构示意图2，本申请实施例中显示装置的多个像素结构中的每个像素结构包括两个数据端：第一数据端601和第二数据端602；两个信号端：第一信号端611和第二信号端612；以及显示元件(图中未示出)。

其中，第一数据端601和第一信号端611对应，第二数据端602和第二信号端612对应。

主控芯片与每个像素结构的两个数据端分别连接，以及主控芯片与每个像素结构的两个信号端分别连接；显示元件连接于像素结构的第一基板和第二基板之间。

参考图6所示的像素结构示意图2，上述每个像素结构还包括：第一TFT621，第二TFT 622，外接电源631，第一电容632和第二电容633。

基于上述结构，本申请实施例提供一种像素驱动方法，参考图7所示的像素驱动方法流程示意图，该包括以下步骤：

步骤710、在第一时间段，通过主控芯片为每个像素结构的第一信号端提供第一扫描信号，第一扫描信号驱动每个像素结构接收主控芯片向第一数据端提供的第一数据信号；

控制每个像素结构基于第一数据信号，使像素结构中的第一基板和第二基板之间形成第一电压差，并通过第一电压差，驱动显示元件显示第一等级灰阶；

步骤720、在第二时间段，通过主控芯片为每个像素结构的第二信号端提供第二扫描信号，第二扫描信号驱动每个像素结构接收主控芯片向第二数据端提供的第二数据信号；

控制每个像素结构基于第二数据信号，使像素结构中的第一基板和第二基板之间形成第二电压差，并通过第二电压差，驱动显示元件显示第二等级灰阶；

其中，第一时间段和第二时间段的时序不同，第一时间段和第二时间段均为像素结构一帧的部分时间，第一时间段和第二时间段的总和为像素结构一帧的总发光时间。

在本申请实施例中，将每个像素的一帧中发光时间分为两个时间段，即第一时间段和第二时间段。第一时间段和第二时间段的划分有多种规则。

在一可行的实施方式中，第一时间段为每个像素结构的一帧的总发光时长的(M-1)/M，第二时间段为每个像素结构一帧的总发光时长的1/M；其中，M为每个像素结构对应的期望灰阶等级总数与实际灰阶等级总数之商，M为大于1的整数。

这里，期望灰阶等级总数，是指期望一个像素结构能够达到的灰阶等级总是。实际灰阶等级总数，是指当前显示装置中每个像素结构硬件实际能够达到的灰阶总数。一般情况下期望灰阶总数大于实际灰阶总数，且期望灰阶总数是实际灰阶总数的2次幂倍数。

例如，8bit显示装置想要实现10bit显示装置的显示色数，8bit显示装置中每个像素结构实际灰阶等级总数为2⁸，即256个灰阶等级；10bit显示装置中每个像素结构的灰阶等级为2¹⁰，即1024个灰阶等级。因此，将每个像素结构的一帧发光时间划分为第一时间段和第二时间段后，第一时间段占一帧的3/4，第二时间段占一帧的1/4。若8bit显示装置想要实现11bit显示装置的显示色数，则第一时间段占一帧的7/8，第二时间段占一帧的1/8。

这样，本申请提供的实施例中，每个像素的发光时间分两部分，第一时间段占一帧中总发光时长(M-1)/M；并且，基于步骤710可知，在第一时间段，每个像素结构能够显示第一等级灰阶a1。第二时间段占一帧中总发光时长1/M，并且，基于步骤720可知，在第二时间段，每个像素结构能够显示第二等级灰阶a2。则宏观表现上，像素结构一帧时间的显示灰阶为：[(M-1)/M]*a1+(1/M)*a2。从而产生新的灰阶，提高了显示装置的色数，增强了显示装置的色彩细腻度和精度。并且，本申请实施例提供的像素驱动方法，是对像素结构在一帧的不同时间段显示的灰阶进行处理，并不需要将像素结构的多帧图像进行叠加，因此能够保证原有的屏幕刷新率；同时，本申请提供的像素驱动方法，每个像素之间进行独立显示图像，并不需要多个像素之间进行组合，因此保证了显示屏幕的分辨率。综上所述，本申请实施例提供的像素驱动方法，能够在不牺牲显示刷新频率和分辨率的基础上，提升显示装置的显示色数，增强显示装置的色彩细腻度和精度。

示例性的，对于8bit显示装置而言，每个像素结构的灰阶的等级包括{1，2，3，…，255}，共256个灰阶等级。若要实现10bit色数，则期望达到的灰阶等级包括{0，0.25，0.5，0.75，1，1.25，…，245.75，255}，共1024个灰阶等级。假设要实现0.25等级灰阶，则只需使a1取值灰阶等级0，a2取值第二等级灰阶1，则根据上式公式(3/4)*a1+(1/4)*a2，我们可以得到0.25灰阶显示效果。同样的，若要实现0.5灰阶，则使a1＝0，a2＝2；0.75灰阶为a1＝1，a2＝0。以此类推，通过以上方式即可实现10bit显示效果。

在本申请提供的实施例中，以P型TFT-LCD显示模式为例，说明第一驱动信号和第二驱动信号之间的关系。实际应用中，P型TFT-LCD显示模式下，驱动信号为低电平时，TFT导通。参考图8所示的驱动信号波形示意图2，包括n组第一驱动信号和第二驱动信号。其中，第一驱动信号1和第二驱动信号1为一组，第一驱动信号2和第二驱动信号2为一组，以及，第一驱动信号n和第二驱动信号n为一组。其中，每一组第一驱动信号和第二驱动信号，对应显示装置中同一行的多个像素结构。可以看到，同一行多个像素结构的第一驱动信号与第二驱动信号开启时间(即低电平)间隔为像素结构一帧发光时长的3/4以及1/4。

本申请实施例提供的像素驱动方法，通过将一帧时间划分为两个时间段，在第一时间段接收主控芯片向每个像素结构的第一信号端口发送的第一扫描信号，使得像素结构能够接收第一数据信号，并基于该第一数据信号显示第一等级的灰阶；并且在第二时间段接收主控芯片向每个像素结构的第二信号端口发送的第二扫描信号，使得像素结构能够接收第二数据信号，并基于该第二数据信号显示第二等级的灰阶。通过显示装置中每个像素结构的电路及外部电路的设计，搭配如上所述的波形及实现原理，不增加芯片成本，不牺牲显示精细度与帧率(即屏幕刷新率)的情况下，实现对显示色数的升级，提升显示屏色彩表现力及细节表现力。

基于上述实施例，本申请实施例提供一种显示装置，参考图9所示的显示装置组成示意图1，所述显示装置90包括主控芯片91和多个像素结构92；多个像素结构中的每个像素结构包括N个(图9中示出N为2的像素结构)数据端、N个信号端和显示元件；N为大于或等于2的整数；所述N个数据端与N个信号端一一对应；其中，所述每个像素结构与主控芯片的N个数据端分别连接，以及主控芯片与每个像素结构的N个信号端分别连接；显示元件设置于所述像素结构的第一基板和第二基板之间；

所述主控芯片，用于向所述每个像素结构的第i个信号端提供第i扫描信号；所述第i扫描信号用于驱动所述每个像素结构接收所述主控芯片向第i个数据端提供的第i数据信号；其中，i为大于等于1且小于等于N的整数；

所述每个像素结构，用于接收所述主控芯片提供的第i数据信号，以及基于所述第i数据信号，使所述像素结构中的第一基板和第二基板之间形成第i电压差，并通过所述第i电压差，使得所述显示元件显示第i等级灰阶；

所述主控芯片和所述每个像素结构，还用于继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶。

其中，所述N个时间段的时序均不同，所述N个时间段中每个时间段为所述像素结构一帧的部分时间，所述N个时间段的总和为一帧的总发光时间。、在本申请提供的实施例中，所述显示装置还包括有N个扫描驱动器。

这里，所述N个扫描驱动器的输入端与所述主控芯片连接，所述N个扫描驱动器的输出端分别与所述多个像素结构中每个像素结构的N个信号端一一连接；

所述N个扫描驱动中的第i个扫描驱动器，用于在第i个时间段启动时的预设时间内，通过接收所述主控芯片触发第i个扫描驱动器产生的第i扫描信号，控制自身的输出端将所述第i扫描信号传输至所述每个像素结构的第i个信号

在一可选的实施例中，N个扫描驱动器通过阵列基板行驱动GOA电路构成。

示例性的，参考图当N取值为2时，N个扫描驱动驱可以是双边扫描驱动器，如图10所示，双边扫描驱动器包括第一扫描驱动器1003和第二扫描驱动器1004，第一扫描驱动器1003和第二扫描驱动器1004分别设置在显示装置的左右两侧。

本申请实施例提供的显示装置，通过将一帧时间划分为多个时间段，在不同的时间段接收主控芯片向每个像素结构不同的端口发送的扫描信号，使得像素结构能够接收数据信号，并基于该数据信号显示不同等级的灰阶。也就是说，在一帧的不同时间段内中每个像素结构显示不同等级的灰阶，通过视觉残留可以将不同时间段内像素结构显示的灰阶进行叠加，从而产生新的灰阶，提高了显示装置的色数，增强了显示装置的色彩细腻度和精度。并且，本申请实施例提供的像素驱动方法，是对像素结构在一帧的不同时间段显示的灰阶进行处理，并不需要将像素结构的多帧图像进行叠加，因此能够保证原有的屏幕刷新率；同时，本申请提供的像素驱动方法，每个像素之间进行独立显示图像，并不需要多个像素之间进行组合，因此保证了显示屏幕的分辨率。综上所述，本申请实施例提供的像素驱动方法，能够在不牺牲显示刷新频率和分辨率的基础上，提升显示装置的显示色数，增强显示装置的色彩细腻度和精度。

基于上述实施例，本申请实施例还提供一种电子设备，如图11所示，电子设备包括本体1101和设置在本体的表面一侧的如图9或图10所示的显示装置1102；

并且，所述显示装置可以通过图3和图7的任一项方法驱动所述显示装置中多个像素结构进行灰阶显示。

在示例性实施例中，本申请实施例还提供了一种计算机可读存储介质，设置在电子设备中，电子设备中包括例如包计算机程序的存储器，上述计算机程序可由电子设备的处理器执行，以完成前述方法所述步骤。计算机可读存储介质可以是磁性随机存取存储器(FRAM，ferromagnetic random access memory)、只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、快闪存储器(FlashMemory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)等存储器。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (11)

1.一种像素驱动方法，所述方法应用于显示装置，其特征在于，所述显示装置包括主控芯片和多个像素结构；所述多个像素结构中的每个像素结构包括N个数据端、N个信号端和显示元件；N为大于或等于2的整数；所述N个数据端与所述N个信号端一一对应；其中，所述主控芯片与所述每个像素结构的N个数据端分别连接，以及所述主控芯片与所述每个像素结构的N个信号端分别连接；所述显示元件连接于所述像素结构的第一基板和第二基板之间；所述方法包括：

在第i个时间段，通过所述主控芯片向所述每个像素结构的第i个信号端提供第i扫描信号，通过所述第i扫描信号驱动所述每个像素结构接收所述主控芯片向第i个数据端提供的第i数据信号；其中，i为大于等于1且小于等于N的整数；

控制所述每个像素结构基于所述第i数据信号，使所述像素结构中的第一基板和第二基板之间形成第i电压差，并通过所述第i电压差，驱动所述显示元件显示第i等级灰阶；

继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；其中，所述N个时间段的时序均不同，所述N个时间段中每个时间段为所述像素结构一帧的部分时间，所述N个时间段的总和为一帧的总发光时间。

2.根据权利要求1所述的方法，其特征在于，所述在第i个时间段，通过所述主控芯片为所述每个像素结构的第i个信号端提供第i扫描信号，包括：

在第i个时间段启动时的预设时间内，通过所述主控芯片触发第i扫描信号，并将所述第i扫描信号传输至所述每个像素结构的第i个信号端；其中所述预设时间的时长小于所述第i个时间段的时长。

3.根据权利要求1或2所述的方法，其特征在于，所述显示装置还包括N个扫描驱动器，所述主控芯片与所述N个扫描驱动器的输入端连接，且所述N个扫描驱动器的输出端分别与所述多个像素结构的每个像素结构的N个信号端一一连接时，所述在第i个时间段，通过所述主控芯片为所述每个像素结构的第i个信号端提供第i扫描信号，包括：

在第i个时间段启动时的预设时间内，通过所述主控芯片触发第i个扫描驱动器产生第i扫描信号，并通过所述第i个扫描驱动器的输出端将所述第i扫描信号传输至所述每个像素结构的第i个信号端。

4.根据权利要求3所述的方法，其特征在于，所述N个扫描驱动器为阵列基板行驱动GOA电路。

5.根据权利要求1-3任一项所述的方法，其特征在于，

所述显示元件为液晶分子，或者有机发光二极管OLED。

6.根据权利要求1-3任一项所述的方法，其特征在于，

当N取值为2时，所述N个时间段包括：第一时间段和第二时间段；

所述第一时间段为所述多个像素结构的每个像素结构的一帧的总发光时长的(M-1)/M，所述第二时间段为所述每个像素结构一帧的总发光时长的1/M；其中，M为所述多个像素结构的每个像素结构对应的期望灰阶等级总数与实际灰阶等级总数之商，M为大于1的整数。

7.根据权利1所述的方法，其特征在于，所述像素结构还包括：N个薄膜晶体管，外接电源，第一电容和第二电容；

其中，所述N个薄膜晶体管中每个薄膜晶体管的栅极均独立连接所述N个信号端的一个信号端，每个薄膜晶体管的漏极均独立连接所述N个数据端的一个数据端；每个薄膜晶体管的源极均与所述第一电容的第一端，以及所述第二电容的第一端连接；所述第一电容的第二端，以及所述第二电容的第二端与所述外接电源并联。

8.一种显示装置，其特征在于，包括：主控芯片和多个像素结构；所述多个像素结构中的每个像素结构包括N个数据端、N个信号端和显示元件；N为大于或等于2的整数；所述N个数据端与所述N个信号端一一对应；其中，所述主控芯片与每个像素结构的N个数据端分别连接，以及所述主控芯片与所述每个像素结构的N个信号端分别连接；所述显示元件设置于所述像素结构的第一基板和第二基板之间；

所述主控芯片，用于向所述每个像素结构的第i个信号端提供第i扫描信号；所述第i扫描信号用于驱动所述每个像素结构接收所述主控芯片向第i个数据端提供的第i数据信号；其中，i为大于等于1且小于等于N的整数；

所述每个像素结构，用于接收所述主控芯片提供的第i数据信号，以及基于所述第i数据信号，使所述像素结构中的第一基板和第二基板之间形成第i电压差，并通过所述第i电压差，使得所述显示元件显示第i等级灰阶；

所述主控芯片和所述每个像素结构，还用于继续进行第i+1个时间段的第i+1等级灰阶的显示，直至第N个时间段的第N等级灰阶显示完毕为止，得到N个等级灰阶；

其中，所述N个时间段的时序均不同，所述N个时间段中每个时间段为所述像素结构一帧的部分时间，所述N个时间段的总和为一帧的总发光时间。

9.根据权利要求8所述的显示装置，其特征在于，所述显示装置还包括N个扫描驱动器；其中，

所述N个扫描驱动器的输入端与所述主控芯片连接，所述N个扫描驱动器的输出端分别与所述多个像素结构中每个像素结构的N个信号端一一连接；

所述N个扫描驱动中的第i个扫描驱动器，用于在第i个时间段启动时的预设时间内，通过接收所述主控芯片触发第i个扫描驱动器产生的第i扫描信号，控制自身的输出端将所述第i扫描信号传输至所述每个像素结构的第i个信号端。

10.一种电子设备，其特征在于，包括本体和设置在本体的表面一侧的如权利要求8或9所述的显示装置；

所述显示装置通过权利要求1-7所述的任一项方法驱动所述显示装置中的多个像素结构进行灰阶显示。

11.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行实现权利要求1至7任一项所述方法的步骤。

Images