CN111352888A - 异步收发器的中断信号产生方法及装置 - Google Patents

异步收发器的中断信号产生方法及装置 Download PDF

Info

Publication number
CN111352888A
CN111352888A CN202010128985.1A CN202010128985A CN111352888A CN 111352888 A CN111352888 A CN 111352888A CN 202010128985 A CN202010128985 A CN 202010128985A CN 111352888 A CN111352888 A CN 111352888A
Authority
CN
China
Prior art keywords
bit
interrupt signal
data frame
data
time length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010128985.1A
Other languages
English (en)
Inventor
侯智雄
魏世斌
王昊
李颖
仲志凯
戴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Railway Sciences Corp Ltd CARS
Infrastructure Inspection Institute of CARS
Beijing IMAP Technology Co Ltd
Original Assignee
China Academy of Railway Sciences Corp Ltd CARS
Infrastructure Inspection Institute of CARS
Beijing IMAP Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Railway Sciences Corp Ltd CARS, Infrastructure Inspection Institute of CARS, Beijing IMAP Technology Co Ltd filed Critical China Academy of Railway Sciences Corp Ltd CARS
Priority to CN202010128985.1A priority Critical patent/CN111352888A/zh
Publication of CN111352888A publication Critical patent/CN111352888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种异步收发器的中断信号产生方法及装置，其中，该方法包括：获得待传输的一个字节的数据帧；在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；在等待时长内未收到下一个数据帧的起始位时，确定空闲位；根据空闲位，产生中断信号；将中断信号发送至中央处理器。本发明可以减少中断信号的产生次数，从而减少CPU的中断响应次数，减轻CPU的负载，提高异步收发器的传输效率。

Description

异步收发器的中断信号产生方法及装置
技术领域
本发明涉及数据通信领域，特别涉及一种异步收发器的中断信号产生方法及装置。
背景技术
通用异步收发器(Universal Asynchronous Receiver/Transmitter，UART)是一种通用串行数据总线，用于异步通信。UART工作原理是将数据的二进制位一位一位的进行传输，在UART通讯协议中信号线上的状态位高电平代表1，低电平代表0，UART传输一个字节的数据帧包含起始位，数据位，校验位，停止位。
现有技术中，UART在收到停止位后，就会发送中断信号到CPU，CPU收到UART中断信号后，读取UART的接收寄存器地址，获得一个字节的数据，而一个完整的数据块通常包括多个字节的数据，CPU在读取一个完整的数据块的过程中会接收到多个中断信号，并进行多次中断响应，一般来说，CPU响应一次中断需要1-2us，若传输10KB/s的数据，仅中断响应就需要2％的CPU，这样会导致CPU的负载较大，UART的数据传输效率较低。
针对上述问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供一种异步收发器的中断信号产生方法，用以减少中断信号的产生次数，提高数据传输效率，该方法包括：
获得待传输的一个字节的数据帧；
在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
在等待时长内未收到下一个数据帧的起始位时，确定空闲位；
根据空闲位，产生中断信号；
将中断信号发送至中央处理器。
本发明实施例提供一种异步收发器的中断信号产生装置，用以减少中断信号的产生次数，提高数据传输效率，该装置包括：
获得模块，用于获得待传输的数据帧；
计时模块，用于在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
第一中断信号产生模块，用于在所述等待时长内未检测到下一个数据帧的起始位时，确定空闲位；根据所述空闲位，产生中断信号；
发送模块，用于将所述中断信号发送至中央处理器。
本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述异步收发器的中断信号产生方法。
本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有执行上述异步收发器的中断信号产生方法的计算机程序。
本发明实施例通过：获得待传输的一个字节的数据帧；在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；在等待时长内未收到下一个数据帧的起始位时，确定空闲位；根据空闲位，产生中断信号；将中断信号发送至中央处理器，与现有技术中根据数据帧的停止位产生中断信号相比，本发明基于等待时长确定空闲位，并根据空闲位产生中断信号，可以减少中断信号的产生次数，从而减少CPU的中断响应次数，减轻CPU的负载，提高UART的传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为一个串行数据帧时序的示意图；
图2为现有技术中断信号的发送的示意图；
图3为本发明实施例中异步收发器的中断信号产生方法流程的示意图；
图4为本发明实施例中异步收发器的中断信号发送的示意图；
图5为本发明实施例中FIFO半满中断信号发送的示意图；
图6为本发明实施例中异步收发器的中断信号产生装置结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在介绍本发明之前，首先介绍本发明的原理和精神。
图1为一个串行数据帧时序的示意图，如图1所示，UART工作原理是将数据的二进制位一位一位的进行传输，在UART通讯协议中信号线上的状态位高电平代表1，低电平代表0，UART传输一个字节的数据帧包含起始位，数据位，校验位，停止位，其中，起始位为一个低电平的信号，表示传输字符的开始；数据位紧接着起始位之后，数据位的个数可以是4、5、6、7、8等；校验位在数据位之后，用于校验数据传送的正确性，在不需要校验位时也可以将其去除；停止位为一个高电平的信号，是一个字节数据的结束标志；空闲位处于高电平状态，表示当前线路上没有数据传送。
图2为现有技术中断信号的发送的示意图，如图2所示，现有技术中UART在收到一个字节的数据帧停止位后，就会发送中断信号到CPU，CPU收到UART中断信号后，读取UART的接收寄存器地址，获得一个字节的数据，而一个完整的数据块通常包括多个字节的数据，CPU在读取一个完整的数据块的过程中会接收到多个中断信号，并进行多次中断响应，一般来说，CPU响应一次中断需要1-2us，若传输10KB/s的数据，仅中断响应就需要2％的CPU，这样会导致CPU的负载较大，UART的数据传输效率较低。发明人发现了上述技术问题，提出了一种异步收发器的中断信号产生方法，该方法基于等待时长确定空闲位，并根据空闲位产生中断信号，可以减少中断信号的产生次数，提高UART的传输效率。下面对本发明实施例提供的异步收发器的中断信号产生方法进行详细介绍。
图3为本发明实施例中异步收发器的中断信号产生方法流程的示意图，如图3所示，该方法包括：
步骤301：获得待传输的一个字节的数据帧；
步骤302：在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
步骤303：在等待时长内未收到下一个数据帧的起始位时，确定空闲位；
步骤304：根据空闲位，产生中断信号；
步骤305：将中断信号发送至中央处理器。
如图3所示，本发明实施例通过：获得待传输的一个字节的数据帧；在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；在等待时长内未收到下一个数据帧的起始位时，确定空闲位；根据空闲位，产生中断信号；将中断信号发送至中央处理器，与现有技术中根据数据帧的停止位产生中断信号相比，本发明基于等待时长确定空闲位，并根据空闲位产生中断信号，可以减少中断信号的产生次数，从而减少CPU的中断响应次数，减轻CPU的负载，提高UART的传输效率。
具体实施时，可以采用现场可编程逻辑门阵列(Field-Programmable GateArray，FPGA)设计UART，通过先入先出队列(First Input First Output，FIFO)进行数据缓存，也可以采用其他方法设计UART，本发明不以此为限定。图4为本发明实施例中异步收发器的中断信号发送的示意图，如图4所示，步骤301中，UART在收到第一个低电平信号的起始位后，开始接收字节1的数据位，将字节1的数据存储至FIFO，在数据位之后收到一个高电平信号的停止位，表示字节1的数据帧接收完成。
由于一个完整的数据块通常包括多个字节的数据，而字节与字节之间在传输数据时可能会有短暂的停顿或间隔，如图4所示，例如UART在收到字节1的停止位之后，可能会在短暂的停顿或间隔之后才收到数据2的起始位，步骤302中，UART在收到字节1的停止位之后，可以根据字节1的起始位、数据位、校验位和停止位，确定等待时长，用于等待字节2的起始位。
在一个实施例中，步骤302中可以按照公式(1)确定等待时长，包括：
等待时长＝起始位时长+数据位时长+校验位时长+停止位时长 (1)
具体实施时，在确定等待时长时，如果等待时长过长，可能会影响UART的传输效率，如果等待时长过短，可能无法一次接收到完整的数据帧，步骤302中，可以根据字节1的起始位时长、数据位时长、校验位时长和停止位时长之和确定等待时长，其中，起始位和停止位的个数均是1，数据位的个数可以是4、5、6、7、8，校验位的个数根据实际需求确定，可以是0或1。这样根据字节的实际传输时长确定等待时长，可以在不影响传输效率的同时尽可能一次接收完整的数据帧。
具体实施时，步骤303中，例如，在收到字节1的停止位之后，在等待时长内未收到字节2的起始位时，说明字节与字节的传输间隔过长，数据块可能已经接收完成，当前线路上没有数据传送，此时可以确定空闲位。
在一个实施例中，步骤303还可以包括：
在等待时长内收到下一个数据帧的起始位时，循环执行如下步骤，直至在等待时长内未收到下一个数据帧的起始位：
将等待时长清零，在收下一个数据帧的停止位之后，根据下一个数据帧的起始位、数据位、校验位和停止位，确定等待时长。
具体实施时，步骤303中，例如，收到字节1的停止位之后，在等待时长内收到字节2的起始位，说明数据块未接收完成，可以继续接收字节2的数据位、停止位，同时将等待时长清零，在收到字节2的停止位之后，按照公式(1)根据字节2的传输时长确定新的等待时长，等待字节3的起始位，以此类推，直至在等待时长内未收到下一个字节的起始位，如图4所示，在收到字节5的停止位之后，在等待时长内未收到下一个字节的起始位，说明数据块可能已经接收完成，当前线路上没有数据传送，此时可以确定空闲位。
具体实施时，步骤304、步骤305中，如图4所示，UART在确定空闲位之后，可以产生中断信号，并发送中断信号到CPU，CPU收到UART中断信号后，读取UART的FIFO的地址，并将多个字节的数据同时读取并接收。
上述方法适用于短帧数据的接收，在待传输的数据帧的帧长大于预设阈值时，在一个实施例中，该方法还可以包括：
根据寄存器中未读取数据的信息，产生中断信号。
在一个实施例中，上述根据寄存器中未读取数据的信息，产生中断信号，可以包括：
在寄存器中未读取数据占用的存储空间大于或等于寄存器的总存储空间的一半时，产生中断信号。
具体实施时，寄存器可以是FIFO，FPGA可以设计256字节的接收FIFO，可以设置一个阈值，在待传输的数据帧的帧长大于预设阈值时，采用FIFO半满中断的方式触发CPU读取接收字节，图5为本发明实施例中FIFO半满中断信号发送的示意图，如图5所示，图5中的FB1-FBN是FPGA的接收缓冲区FIFO，对于长帧数据，一旦FIFO中未读取数据占用的存储空间大于FIFO总的存储空间的一半时，认为未读取数据占用的存储空间过多，继续接收FIFO的负载可能会过大，此时，UART可以产生中断信号，并发送中断信号到CPU，通知CPU读取接收字节。
下面举一个具体的例子，以便于理解本发明如何实施。
首先，采用FPGA设计UART，通过FIFO进行数据缓存。
接着，如图4所示，UART在收到第一个低电平信号的起始位后，开始接收字节1的8个数据位，将字节1的数据存储至FIFO，在8个数据位之后收到一个高电平信号的停止位，表示字节1的数据帧接收完成。
然后，在收到字节1的停止位之后，按照公式(1)根据字节1的起始位、数据位、校验位和停止位，确定等待时长，等待字节2的起始位。
若在收到字节1的停止位之后，在等待时长内未收到字节2的起始位时，确定空闲位。
若在收到字节1的停止位之后，在等待时长内收到了字节2的起始位，继续接收字节2的数据位、停止位，同时将等待时长清零，在收到字节2的停止位之后，按照公式(1)根据字节2的传输时长确定新的等待时长，等待字节3的起始位，以此类推，直至在等待时长内未收到下一个字节的起始位，如图4所示，在收到字节5的停止位之后，在等待时长内未收到下一个字节的起始位，确定空闲位。
最后，在确定空闲位之后，产生中断信号，并发送中断信号到CPU，CPU收到UART中断信号后，读取UART的FIFO的地址，并将多个字节的数据同时读取并接收。
在待传输的数据帧的帧长大于预设阈值时，如图5所示，一旦FIFO中未读取数据占用的存储空间大于FIFO总的存储空间的一半时，UART便产生中断信号，并发送中断信号到CPU，通知CPU读取接收字节。
基于同一发明构思，本发明实施例中还提供了一种异步收发器的中断信号产生装置，如下面的实施例。由于异步收发器的中断信号产生装置解决问题的原理与异步收发器的中断信号产生方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。以下所使用的，术语“单元”或者“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图6是本发明实施例中异步收发器的中断信号产生装置结构的示意图，如图6所示，该装置包括：
获得模块01，用于获得待传输的数据帧；
计时模块02，用于在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
第一中断信号产生模块03，用于在等待时长内未检测到下一个数据帧的起始位时，确定空闲位；根据空闲位，产生中断信号；
发送模块04，用于将中断信号发送至中央处理器。
在一个实施例中，第一中断信号产生模块03还用于：
在等待时长内收到下一个数据帧的起始位时，循环执行如下步骤，直至在等待时长内未收到下一个数据帧的起始位：将等待时长清零，在收下一个数据帧的停止位之后，根据下一个数据帧的起始位、数据位、校验位和停止位，确定等待时长。
在一个实施例中，第一中断信号产生模块03按照如下公式确定等待时长，包括：
等待时长＝起始位时长+数据位时长+校验位时长+停止位时长。
在一个实施例中，该装置还包括：第二中断信号产生模块05，用于：
在待传输的数据帧的帧长大于预设阈值时，根据寄存器中未读取数据的信息，产生中断信号。
在一个实施例中，第二中断信号产生模块05具体用于：
在寄存器中未读取数据占用的存储空间大于或等于寄存器的总存储空间的一半时，产生中断信号。
本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述异步收发器的中断信号产生方法。
本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有执行上述异步收发器的中断信号产生方法的计算机程序。
综上所述，本发明实施例通过：获得待传输的一个字节的数据帧；在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；在等待时长内未收到下一个数据帧的起始位时，确定空闲位；根据空闲位，产生中断信号；将中断信号发送至中央处理器，与现有技术中根据数据帧的停止位产生中断信号相比，本发明基于等待时长确定空闲位，并根据空闲位产生中断信号，可以减少中断信号的产生次数，从而减少CPU的中断响应次数，减轻CPU的负载，提高UART的传输效率。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种异步收发器的中断信号产生方法，其特征在于，包括：
获得待传输的一个字节的数据帧；
在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
在等待时长内未收到下一个数据帧的起始位时，确定空闲位；
根据所述空闲位，产生中断信号；
将所述中断信号发送至中央处理器。
2.如权利要求1所述的方法，其特征在于，还包括：
在等待时长内收到下一个数据帧的起始位时，循环执行如下步骤，直至在等待时长内未收到下一个数据帧的起始位：
将等待时长清零，在收到下一个数据帧的停止位之后，根据下一个数据帧的起始位、数据位、校验位和停止位，确定等待时长。
3.如权利要求1所述的方法，其特征在于，按照如下方法确定等待时长，包括：
等待时长＝起始位时长+数据位时长+校验位时长+停止位时长。
4.如权利要求1所述的方法，其特征在于，在待传输的数据帧的帧长大于预设阈值时，所述方法还包括：
根据寄存器中未读取数据的信息，产生中断信号。
5.如权利要求4所述的方法，其特征在于，根据寄存器中未读取数据的信息，产生中断信号，包括：
在寄存器中未读取数据占用的存储空间大于或等于寄存器的总存储空间的一半时，产生中断信号。
6.一种异步收发器的中断信号产生装置，其特征在于，包括：
获得模块，用于获得待传输的数据帧；
计时模块，用于在收到该数据帧的停止位之后，根据该数据帧的起始位、数据位、校验位和停止位，确定等待时长；
第一中断信号产生模块，用于在等待时长内未检测到下一个数据帧的起始位时，确定空闲位；根据所述空闲位，产生中断信号；
发送模块，用于将所述中断信号发送至中央处理器。
7.如权利要求6所述的装置，其特征在于，所述第一中断信号产生模块还用于：
在等待时长内收到下一个数据帧的起始位时，循环执行如下步骤，直至在等待时长内未收到下一个数据帧的起始位：
将等待时长清零，在收下一个数据帧的停止位之后，根据下一个数据帧的起始位、数据位、校验位和停止位，确定等待时长。
8.如权利要求6所述的装置，其特征在于，还包括：第二中断信号产生模块，用于：
在待传输的数据帧的帧长大于预设阈值时，根据寄存器中未读取数据的信息，产生中断信号。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5任一所述方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有执行权利要求1至5任一所述方法的计算机程序。
CN202010128985.1A 2020-02-28 2020-02-28 异步收发器的中断信号产生方法及装置 Pending CN111352888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010128985.1A CN111352888A (zh) 2020-02-28 2020-02-28 异步收发器的中断信号产生方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010128985.1A CN111352888A (zh) 2020-02-28 2020-02-28 异步收发器的中断信号产生方法及装置

Publications (1)

Publication Number Publication Date
CN111352888A true CN111352888A (zh) 2020-06-30

Family

ID=71197221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010128985.1A Pending CN111352888A (zh) 2020-02-28 2020-02-28 异步收发器的中断信号产生方法及装置

Country Status (1)

Country Link
CN (1) CN111352888A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112637027A (zh) * 2020-12-22 2021-04-09 北京神经元网络技术有限公司 基于uart的帧边界界定装置及发送方法和接收方法
CN113448907A (zh) * 2021-08-31 2021-09-28 北京智联安科技有限公司 一种低功耗串行异步收发器及数据接收方法、介质
CN115174701A (zh) * 2022-06-30 2022-10-11 江苏科瑞恩自动化科技有限公司 一种数据传输方法、装置、计算机设备以及存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6332173B2 (en) * 1998-10-31 2001-12-18 Advanced Micro Devices, Inc. UART automatic parity support for frames with address bits
US20050289224A1 (en) * 2004-06-08 2005-12-29 Bose Corporation Managing an audio network
CN101908031A (zh) * 2010-07-23 2010-12-08 四川九洲电器集团有限责任公司 一种基于fpga搭建的增强型串口
CN105446925A (zh) * 2015-06-16 2016-03-30 北京天诚盛业科技有限公司 提高串口数据接收正确性的方法和装置
CN107294203A (zh) * 2017-06-01 2017-10-24 宁波迦南智能电气股份有限公司 一种基于rs485总线的电能表停电事件主动上报方法
CN108197042A (zh) * 2017-12-20 2018-06-22 北京控制工程研究所 一种基于fpga的通用异步串口及其应答方法
CN108304335A (zh) * 2018-02-07 2018-07-20 南京南瑞继保电气有限公司 一种通过dma接收串口不定长报文的方法
CN109408426A (zh) * 2018-10-23 2019-03-01 四川九洲电器集团有限责任公司 一种灵活通用的串行通信方法及系统
CN109587022A (zh) * 2019-01-31 2019-04-05 华夏世昌(北京)科技有限公司 一种点火驱动总线idbus的通信协议及应用
US20190173662A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Super-speed uart with per-frame bit-rate and independent variable upstream and downstream rates
CN110099028A (zh) * 2018-01-30 2019-08-06 北京智云芯科技有限公司 一种串口数据传输的方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6332173B2 (en) * 1998-10-31 2001-12-18 Advanced Micro Devices, Inc. UART automatic parity support for frames with address bits
US20050289224A1 (en) * 2004-06-08 2005-12-29 Bose Corporation Managing an audio network
CN101908031A (zh) * 2010-07-23 2010-12-08 四川九洲电器集团有限责任公司 一种基于fpga搭建的增强型串口
CN105446925A (zh) * 2015-06-16 2016-03-30 北京天诚盛业科技有限公司 提高串口数据接收正确性的方法和装置
CN107294203A (zh) * 2017-06-01 2017-10-24 宁波迦南智能电气股份有限公司 一种基于rs485总线的电能表停电事件主动上报方法
US20190173662A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Super-speed uart with per-frame bit-rate and independent variable upstream and downstream rates
CN108197042A (zh) * 2017-12-20 2018-06-22 北京控制工程研究所 一种基于fpga的通用异步串口及其应答方法
CN110099028A (zh) * 2018-01-30 2019-08-06 北京智云芯科技有限公司 一种串口数据传输的方法及装置
CN108304335A (zh) * 2018-02-07 2018-07-20 南京南瑞继保电气有限公司 一种通过dma接收串口不定长报文的方法
CN109408426A (zh) * 2018-10-23 2019-03-01 四川九洲电器集团有限责任公司 一种灵活通用的串行通信方法及系统
CN109587022A (zh) * 2019-01-31 2019-04-05 华夏世昌(北京)科技有限公司 一种点火驱动总线idbus的通信协议及应用

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112637027A (zh) * 2020-12-22 2021-04-09 北京神经元网络技术有限公司 基于uart的帧边界界定装置及发送方法和接收方法
CN113448907A (zh) * 2021-08-31 2021-09-28 北京智联安科技有限公司 一种低功耗串行异步收发器及数据接收方法、介质
CN115174701A (zh) * 2022-06-30 2022-10-11 江苏科瑞恩自动化科技有限公司 一种数据传输方法、装置、计算机设备以及存储介质

Similar Documents

Publication Publication Date Title
CN111352888A (zh) 异步收发器的中断信号产生方法及装置
CN113157625B (zh) 数据传输方法、装置、终端设备及计算机可读存储介质
KR970066908A (ko) 런길이 부호화 데이타 전송의 지연된 흐름 제어를 가진 주변 인터페이스
CN113852563B (zh) 报文数据传输方法、装置、终端设备及可读存储介质
CN107135088B (zh) 云计算系统中处理日志的方法和装置
CN113254375A (zh) 一种数据传输方法、装置、电子设备和存储介质
US8199648B2 (en) Flow control in a variable latency system
KR19980076203A (ko) 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
US10305772B2 (en) Using a single work item to send multiple messages
EP2442500A1 (en) Data transfer device and data transfer method
CN116303173B (zh) 减少rdma引擎片上缓存的方法、装置、系统及芯片
KR20110134465A (ko) 데이터 전송 시스템 및 그 데이터 판독 방법
CN113411102B (zh) 数据传输方法、装置和系统及存储介质
CN110781104A (zh) 一种数据处理系统、方法和装置
CN115794701A (zh) 一种dma功能虚拟串口的bmc芯片及方法
CN111857546A (zh) 用于处理数据的方法、网络适配器和计算机程序产品
CN114338270B (zh) 数据通信方法、装置、电子设备及存储介质
CN116074406A (zh) 指令发送方法及装置
CN115550442A (zh) 数据包传输方法、装置、电子设备及存储介质
JP5262418B2 (ja) タスクスケジューリング装置およびタスクスケジューリング方法
CN105022707B (zh) 接口单元装置
CN107122325B (zh) 基于通用串行总线的数据传输系统及方法
CN111722940A (zh) 基于异步串口的消息传输方法、终端设备及传输系统
CN115599574B (zh) 图形处理系统、电子组件、电子设备及信息处理方法
CN111124987B (zh) 一种基于pcie的数据传输控制系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200630

WD01 Invention patent application deemed withdrawn after publication