CN111342911A

CN111342911A - 校准射频链路的方法和装置

Info

Publication number: CN111342911A
Application number: CN201811554452.9A
Authority: CN
Inventors: 刘大庆; 王斌; 黄晶晶; 成千福
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2018-12-18
Filing date: 2018-12-18
Publication date: 2020-06-26
Anticipated expiration: 2038-12-18
Also published as: CN111342911B

Abstract

本申请提供一种校准射频链路的方法，具有校准链路复杂度低，校准效率高的特点。该方法包括：将不同频率的校准信号馈入到不同的射频链路中，每路校准信号之间存在一定的频率差。校准信号经过不同的射频链路传播，再经过耦合装置到达校准链路。在校准链路中，将每路校准信号与参考信号进行合路、包络检测，包络信号的频率为两路校准信号的频率差，一般远低于射频信号的频率。包络信号经过低频A/D采样后送至数字系统进行进一步处理。由于合路，包络检测实现简单，且只需要低频A/D采样，使校准链路的复杂度降低。

Description

校准射频链路的方法和装置

技术领域

本申请涉及卫星通信领域，更具体地，涉及一种校准射频链路的方法和装置。

背景技术

在卫星通信系统中，由于制造误差、环境变化，以及不同的射频器件(例如，放大器、移相器等)通常都存在不一致性等因素，相控阵天线往往会出现较大的口径上的幅度误差和相位误差，使得天线的增益降低，旁瓣升高。为了保证相控阵的工作性能，需要对相控阵天线的射频链路的相位和幅度进行校准。

相控阵天线通常有多条射频链路，甚至成百上千条。为了提高校准效率，需要避免每次只能校准一条射频链路。但是，现有的一些校准方案，虽然可以满足每次对所有射频链路进行校准，但同时对硬件设计提出了较高的要求，且复杂度较高。

发明内容

本申请提供一种校准射频链路的方法和装置，能够降低校准射频链路的复杂度。

第一方面，本申请提供一种校准射频链路的方法，该方法包括：生成多个校准信号，每两个校准信号之间存在频率偏移，所述频率偏移小于每个校准信号的频率；将所述多个校准信号中的每个校准信号分别输入多个射频链路中的一个射频链路；接收所述多个射频链路输出的多个第一信号，并计算所述多个第一信号分别相对于参考信号的相位和幅度，参考信号为射频本振信号或多个第一信号中的一个。

在本申请的技术方案中，通过向多个射频链路分别输入不同频率的校准信号，并设定一个参考信号，每个校准信号相对于参考信号存在很小的频率偏移。由于每个射频链路的校准信号的频率不同，且相对于参考信号的频率偏移为低频信号，因此通过对低频信号进行采样，可以获得每个校准信号相对于参考信号的相位和幅度。一方面，相对于检测高频信号对射频链路进行校准，可以降低校准的复杂度。另一方面，由于可以同时对多个射频链路进行校准，因此也可以提高校准效率。

结合第一方面，在第一方面的某些实现方式中，所述计算所述多个第一信号分别相对于参考信号的相位和幅度，包括：分别将每个第一信号与所述参考信号合路之后进行包络检波，得到多个第二信号，每个第二信号的频率为两个校准信号的频率的差值，且每个第二信号的频率互不相同；将所述多个第二信号进行合路，得到合路信号；对所述合路信号进行A/D采样和离散傅里叶变换DFT，得到每个第一信号相对于所述参考信号的相位和幅度。

结合第一方面，在第一方面的某些实现方式中，所述参考信号是所述多个第一信号中的一个，所述计算所述多个第一信号分别相对于所述参考信号的相位和幅度，包括：计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度。

结合第一方面，在第一方面的某些实现方式中，所述计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度，包括：对所述参考信号进行功率分配，得到多个第三信号；将所述多个第一信号中除了参考信号之外的第一信号分别进行功率衰减，得到多个第四信号，其中，每个第三信号相对于所述参考信号的衰减值与每个第四信号相对于所述第一信号的衰减值相等；将所述多个第三信号分别与所述多个第四信号相加，并对每个第三信号与第四信号相加得到的信号进行包络检测，得到多个第五信号；对所述多个第五信号的合路信号进行采样和DFT，得到所述多个第一信号中除了所述参考信号之外的每个第一信号相对于所述参考信号的相位和幅度。

结合第一方面，在第一方面的某些实现方式中，所述多个校准信号中后一个校准信号与前一个校准信号的频率偏移构成等差数列。

第二方面，本申请提供一种校准射频链路的装置，用于执行第一方面或第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。

在一种可能的设计中，该装置包括存储器和处理器，其中，存储器用于存储计算机程序；处理器用于执行存储器中存储的计算机程序，当所述计算机程序被执行时，该装置可以实现第一方面或第一方面的任一种可能的设计中所述的校准射频链路的方法。

在另一种可能的设计中，该装置包括处理器。其中，用于存储计算机程序的存储器位于装置之外，处理器通过电路/电线与存储器连接，用于读取并执行存储器中存储的计算机程序，以执行第一方面或第一方面的任意可能的实现方式中的校准射频链路的方法。

可选地，该装置还包括通信接口。所述通信接口可以为收发器或输入输出接口。作为一种实现方式，所述收发器可以为收发电路。所述输入输出接口可以为输入输出电路。

第三方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当指令在计算机上运行时，使得计算机执行上述第一方面或第一方面任意可能的实现方式中的方法。

第四方面，本申请提供一种芯片，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，以执行上述第一方面及其第一方面任意可能的实现方式中的方法。

第五方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行第一方面或第一方面任意可能的实现方式中的方法。

可选的，上述各方面中涉及的存储器与存储器可以是物理上相互独立的单元，或者，存储器也可以和处理器集成在一起。

在本申请的技术方案具有校准链路复杂度低，校准效率高的特点。通过将不同频率的校准信号馈入到不同的射频链路中，每路校准信号之间存在一定的频率差。校准信号经过不同的射频链路传播，再经过耦合装置到达校准链路。在校准链路中，将每路校准信号与参考信号进行合路、包络检测，包络信号的频率为两路校准信号的频率差，一般远低于射频信号的频率。包络信号经过低频A/D采样后送至数字系统进行进一步处理。由于合路，包络检测实现简单，且只需要低频A/D采样，使校准链路的复杂度降低。在数字处理过程中，由于校准信号和参考信号存在一定的频率偏移，通过分析低频A/D采样的数据即可求出校准信号相对于参考信号的相位和幅度。由于每路校准信号的频率不同，相对于参考信号的频率偏移也不同，因此可以将多路校准信号叠加，同时对多条射频链路进行校准，提高了校准效率。

附图说明

图1是本申请提供的校准射频链路的示意性流程图。

图2是本申请提供的信号处理系统的架构图。

图3是包络检波器的一种示例。

图4是信号处理系统的一个示例。

图5是信号处理系统的另一个示例

图6是信号处理系统的另一个示例。

图7是本申请提供的校准射频链路的装置的示意图。

图8是本申请提供的通信设备800的示意性结构图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

本申请的技术方案适用于各种相控阵的校准，包括但不限于星载相控阵的校准以及其它需要校准相控阵的场景，例如，基站的天线阵列、终端设备的天线阵列以及各种雷达系统。

下面对本申请提供的校准射频链路的方法进行说明。

参见图1，图1是本申请提供的校准射频链路的示意性流程图。方法100可以由信号校准系统执行。信号校准系统例如可以是一个芯片或集成电路等。信号校准系统可以配置在信号的发射端，对发射端发出的信号进行自校准。例如，以网络设备(例如基站)和终端设备的信号传输为例，在信号的上行传输中，信号校准系统可以配置在终端设备中，对终端设备的射频系统发出的多个信号同时进行校准。又例如，在信号的下行传输中，信号校准系统可以配置在网络设备中，对网络设备的射频系统发出的多个信号同时进行校准。

110、生成多个校准信号，每两个校准信号之间存在频率偏移。

在本申请中，用于对射频链路进行校准的多个校准信号中的每两个校准信号之间存在频率偏移。该频率偏移远远小于校准信号本身的频率。例如，该频率偏移与校准信号的频率可以相差10⁵甚至10⁶的数量级。

以4条射频链路为例，第一条射频链路的校准信号的频率为F，第二条射频链路的校准信号的频率为F+f。第三条射频链路的校准信号的频率为F+2f。第四条射频链路的校准信号的频率为F+3f。每一条射频链路相对于前一条射频链路都有一个频率偏移f。f远远小于F。换句话说，相对于F而言，f是一个低频信号。

可选地，该多个校准信号中后一个校准信号与前一个校准信号的频率偏移构成等差数列。作为一个示例，后一个射频链路的校准信号相对于前一个射频链路的校准信号的频率偏移均为f。假如射频链路个数为N个，各射频链路的校准信号可以为：

sin(2πFt)，sin(2πFt+2πft)，sin(2πFt+2π2ft)，sin(2πFt+2π3ft)，…,sin[2πFt+2π(N-1)ft]，N≥2且为整数。

作为另一个示例，该多个校准信号中后一个校准信号与前一个校准信号的频率偏移不构成等差数列。例如，相邻两个射频链路的校准信号的频率偏移不相等。例如，一些相邻射频链路的校准信号的频率偏移为f，另一些相邻射频链路的校准信号的频率偏移为2f，3f等。例如，N个射频链路的校准信号可以为：sin(2πFt)，sin(2πFt+2πft)，sin(2πFt+2π3ft)，sin(2πFt+2π6ft)，…,sin[2πFt+2π(N-1)ft]，N≥2且为整数。

校准信号的频率和每两个校准信号之间的频率偏移与系统参数有关。例如，对一个中心频率F＝3.5GHz的射频系统，在1MHz带宽内可认为它的频率响应是平坦的，如果需要对该射频系统的10路射频信号同时进行校准，那么，频率偏移的值f的选取可以满足f<1MHz/10＝100kHz。

120、将该多个校准信号中的每个校准信号分别输入多个射频链路中的一个射频链路。

将步骤110中生成的多个校准信号输入多条射频链路。其中，每个校准信号进入该多条射频链路中的一条。校准信号经过射频链路的传输，输出第一信号。例如，校准信号被输入射频链路之后，经过调相和/或调幅、放大等处理，得到第一信号。

可选地，该多个校准信号经过射频链路的传输，可能会产生相位上的差异，或者产生幅度上的差异，或者，同时产生相位和幅度上的差异。从而，输入多个射频链路的N个校准信号变为N个第一信号。

130、接收该多个射频链路输出的多个第一信号，并分别计算该多个第一信号分别相对于参考信号的相位和幅度。

其中，参考信号为射频本振信号或者多个第一信号中的一个。

这里，可以通过多种方式将射频链路输出的第一信号耦合到信号校准系统中。例如，空间耦合、电路耦合等，本申请不作限定。

在步骤130中，参考信号的设定可以有多种方式。

方式1

参考信号为多个第一信号中的一个。

换句话说，将该多个射频链路中的某一个射频链路对应的第一信号设定为参考信号。可以理解的是，在这种情况下，计算多个第一信号分别相对于参考信号的相位和幅度，即是计算该多个第一信号中除了参考信号之外的第一信号相对于参考信号的相位和幅度。

下面说明在方式1中，如何计算该多个第一信号中除了参考信号之外的第一信号相对于第一信号的相位和幅度。

校准信号经过射频链路的传输，可能会引入相位或幅度上的误差。或者，引入相位上的误差和幅度上的误差。

以下，以射频系统包括N个射频链路为例进行说明。

(1)校准信号经过射频链路的传输，仅引入了相位上的误差。

如果校准信号经过射频链路的传输，仅引入了相位上的误差，N个第一信号可以表示为：

以上述的4条射频链路为例，这4条射频链路的第一信号分别为：

将第一条射频链路的第一信号与第二条射频链路的第一信号干涉相加，过程如下：

将第一条射频链路和第二条射频链路的第一信号干涉相加得到的信号经过包络检波，得到第二信号：

以此类推，将第一条射频链路和第三条射频链路的第一信号进行干涉相加，并对干涉相加得到的信号进行包络检波，得到第二信号为

将第一条射频链路和第四条射频链路的第一信号进行干涉相加，并对干涉相加得到的信号进行包络检波，得到第二信号为

将上述多个第二信号相加，得到合路信号如下：

可以看出，合路信号为一个常量以及频率分别为f，2f和3f的正弦信号的叠加。

对合路信号进行采样，完成模数(analog to digital,A/D)转换。再对A/D转换得到的数字信号进行离散傅里叶变换(discrete Fourier transform,DFT)，即可得到频率分量f,2f和3f对应的相位分别为：

由此，可以得到各射频链路分别相对于第一条射频链路的相位。

考虑到采样时间与校准信号的发射时间不一定完全同步，因此，各射频链路可能会引入相位2πfΔt,2π2fΔt,2π3fΔt,…。这里，Δt是采样的开始时间与校准信号的发射时间(或称为时间零点)的差值。Δt与传输时延、采样的开始时间有关，是一个固定的数值，可以在设备出厂前进行校准。

(2)校准信号经过射频链路的传输，在引入了相位误差的基础上，还引入了幅度上的误差。

经过射频链路的传输，N个校准信号变为N个第一信号：

以第一条射频链路的第一信号作为参考信号，将第二条射频链路、第三条射频链路和第四条射频链路的第一信号分别与第一条射频链路的第一信号干涉相加，并对干涉相加得到的信号分别进行包络检波，得到多个第二信号如下：

将上述多个第二信号相加，得到合路信号。对合路信号进行A/D转换，将合路信号转换为数字信号，再对数字信号进行DFT，得到频率为0，f,2f和3f的正弦波各自对应的相位和幅度。

可选地，为了进一步提升射频链路的校准效率，这里的DFT算法可以采用快速傅里叶变换(fast Fourier transformation,FFT)算法。

通过频率为0，f,2f和3f各自对应的相位，可以计算出第二条射频链路、第三条射频链路和第四条射频链路分别相对于第一条射频链路的相位差为

对上述的数字信号进行DFT，可以得到频率为0，f,2f和3f的正弦波对应的幅度。

3a₁ ²+a₂ ²+a₃ ²+a₄ ²＝c₁ (1)

2a₁a₂＝c₂

2a₁a₃＝c₃

2a₁a₄＝c₄

其中，c₁,c₂,c₃和c₄均为常量。

把式(1)中的a₂,a₃和a₄用a₁进行表示，得到式(2)。

根据式(2)可以得出，a₁ ²＝c₅。由此，可以确定各射频链路相对于第一条射频链路的幅度：

这样，每个射频链路相对于参考链路的相位和相对幅度都可以计算得到。

方式2

参考信号是单独设定的信号。例如，参考信号是射频本振信号。

在方式2中，计算每个射频链路的第一信号分别相对于参考信号的相位和幅度。计算的过程与方式1是相同的。

可以理解的是，在方式1中，从多个射频链路中选择某一个射频链路(以下记作参考射频链路)的第一信号作为参考信号，再计算该多个射频链路中除了参考射频链路之外的其它射频链路的第一信号相对于参考射频链路的第一信号的相位和幅度。而在方式2中，针对多个射频链路的第一信号设定了参考信号，并计算每个射频链路的第一信号分别相对于参考信号的相位和幅度。

在本申请的技术方案中，通过对多个射频链路输入不同频率的校准信号，校准信号相对于参考信号具有频率偏移。不同频率的校准信号通过不同的射频链路引入不同的相位误差或幅度误差，各自变成第一信号。对不同的第一信号进行干涉相加和包络检波，得到多个低频的第二信号。对多个第二信号的合路信号经过A/D转换和DFT，可以计算出每个射频链路的第一信号相对于参考信号的相位和幅度。

根据本申请的技术方案，可以得到所有射频链路的相对相位和相对幅度，从而可以对所有的射频链路同时进行校准。

下面对给出本申请提供的信号校准系统的架构示意图。

参见图2，图2是本申请提供的信号校准系统的架构图。如图2所示，星上相控阵天线系统具有多条射频链路。射频链路之间由于加工误差或者环境变换等因素存在不一致性。针对不同的射频链路输入不同频率的校准信号，每一个射频链路的校准信号相比于前一个射频链路的校准信号具有一个很小的频率偏移。在图2中，不同射频链路输入的校准信号的频率从左至右分别为F，F+f，F+2f，F+3f。发射机可以通过调相器对校准信号的相位进行调节，使不同的校准信号具有相同的相位，也可以通过调幅器对校准信号的幅度进行调节，使不同的校准信号具有相同的幅度。当然，也可以对校准信号的相位和幅度都进行调节，使不同的校准信号的相位和幅度都相同。校准信号经过调相器或调幅器之后，再经过放大器的放大通过发射天线进行发射。

如上文所述，校准信号经过射频链路的传输之后变为第一信号。信号校准系统从每个射频链路获取第一信号。换句话说，将每个射频链路输出的第一信号耦合至信号校准系统。例如，空间耦合或者电路耦合等，本申请不作限定。在图2中将频率为F的校准信号对应的射频链路作为参考射频链路。将每个射频链路的第一信号与参考射频链路的第一信号分别输入合路器进行干涉相加(也即，进行合路)，并对干涉相加得到的信号经过包括检波器进行包括检波，得到第二信号。如图2所示，4个射频链路为例，将得到三路第二信号。将这3路第二信号进行相加，得到合路信号。对合路信号进行A/D转换，得到数字信号。最后，将数字信号输入处理器进行DFT，得到每个射频链路相对于参考射频链路的相位和幅度。可以理解的是，图2中由于参考射频链路是频率为F的校准信号对应的射频链路，因此，最后计算得到的是频率为F+f，F+2f，F+3f的校准信号对应的射频链路相对于频率为F的校准信号对应的射频链路的相位和幅度。

可选地，图2中所示的包络检波器的具体结构可以如图3所示。参见图3，图3是包络检波器的一种示例。具体地，包络检波器可以由一个二极管并联电容实现。其中，并联电容起到低通滤波的作用。采用图3的包络检波器，结构简单，可以降低信号校准系统的硬件复杂度。

下面再给出信号校准系统的几个具体示例。

参见图4，图4是信号校准系统的一个示例。在图4所示的信号校准系统中，将频率为F的校准信号对应的射频链路的第一信号作为参考信号，计算其它的射频链路相对于参考信号的相位和幅度。具体地，信号校准系统包括一个功率分配器，对参考信号的功率进行平均分配。在图4中，功率分配器将参考信号的功率平均分配为3份，得到3路第三信号。由于经过功率分配得到的这3路第三信号的功率相对于参考信号的原功率变小，或者说，第三信号是对参考信号进行衰减得到的。为了避免这3路第三信号分别与其它射频链路的第一信号干涉相加时相对较小，因此，将频率为F+f，F+2f以及F+3f各自对应的射频链路的第一信号均通过一个衰减器进行功率衰减，分别得到第四信号。其中，第四信号相对于各自的第一信号的衰减值与第三信号相对于参考信号的衰减值相等。之后，上述3路第三信号中的每一路第三信号分别与一路第四信号进行干涉相加，得到第五信号。将第五信号输入包络检波器进行包络检波。最后将3个包络检波器的输出信号进行合路，得到合路信号。最后，对合路信号进行A/D转换和DFT，得到第2条射频链路，第3条射频链路和第4条射频链路的第一信号分别相对于第1条射频链路的第一信号的相位和幅度。

参见图5，图5是信号校准系统的另一个示例。在图5所示的信号校准系统中，单独设置一路信号作为参考信号，再计算所有射频链路的第一信号相对于参考信号的相位和幅度。具体地，信号校准系统中包括一个功率分配器，功率分配器对参考信号的功率进行平均分配，得到4路信号。将每条射频链路的第一信号分别与这4路信号中的一路信号进行干涉相加、包络检波，得到4路第二信号。再将这4路第二信号相加，得到合路信号。最后，对合路信号进行低频采样、DFT等处理，得到每条射频链路的第一信号相对于参考信号的相位和幅度。

需要说明的是，功率分配器对参考信号分配之后得到的4路信号的大小是相等的，并且，这每一路信号的功率与每一条射频链路的第一信号的大小应该是相当的。

为了进一步降低信号校准信号的硬件复杂度，降低成本，本申请给出图6所示的信号校准系统。

参见图6，图6是信号校准系统的另一个示例。在图6中，将第1条射频链路的第一信号作为参考信号，在信号校准系统中设置选择开关。通过选择开关的切换，可以将第2～4条射频链路中的任意一条射频链路的第一信号与第1条射频链路的第一信号输入合路器进行干涉相加。后续的处理操作可以参考上文中其它实施例(例如图4或图5)，这里不再赘述。可以看到，图6中所示的信号校准系统的合路器的数量大量减少，尤其是在射频链路的数量较多的情况下。但是图6中的信号校准系统每次只能对一条射频链路进行校准。在实际设计中，可以根据射频链路的数量与校准效率作折中的考虑和设计。

以上对本申请提供的校准射频链路的方法作了详细的说明。下面介绍本申请提供的校准射频链路的装置。

参见图7，图7是本申请提供的校准射频链路的装置500的示意性框图。如图7所示，装置500包括处理单元510和收发单元520。

处理单元510，用于生成多个校准信号，每两个校准信号之间存在频率偏移，所述频率偏移小于校准信号的频率；

收发单元520，用于将处理单元510生成的所述多个校准信号中的每个校准信号分别输入多个射频链路中的一个射频链路；

收发单元520，还用于接收所述多个射频链路输出的多个第一信号，并将所述多个第一信号输入至处理单元510；

处理单元510，还用于计算所述多个第一信号分别相对于参考信号的相位和幅度,参考信号为射频本振信号或所述多个第一信号中的某一个。

可选地，作为一个实施例，处理单元510具体用于：

分别将每个第一信号与所述参考信号合路之后进行包络检波，得到多个第二信号，每个第二信号的频率为两个校准信号的频率的差值，且每个第二信号的频率互不相同；

将所述多个第二信号相加，得到合路信号；

对所述合路信号进行模数A/D采样和离散傅里叶变换DFT，得到每个第一信号相对于所述参考信号的相位和幅度。

可选地，作为一个实施例，所述参考信号是所述多个第一信号中的一个，处理单元510具体用于计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度。

可选地，作为一个实施例，处理单元510具体用于：

对所述参考信号进行功率分配，得到多个第三信号；

将所述多个第一信号中除了参考信号之外的第一信号分别进行功率衰减，得到多个第四信号，其中，每个第三信号相对于所述参考信号的衰减值与每个第四信号相对于所述第一信号的衰减值相等；

将所述多个第三信号分别与所述多个第四信号相加，并对每个第三信号与第四信号相加得到的信号进行包络检测，得到多个第五信号；

对所述多个第五信号的合路信号进行采样和DFT，得到所述多个第一信号中除了所述参考信号之外的每个第一信号相对于所述参考信号的相位和幅度。

可选地，作为一个实施例，所述多个校准信号中后一个校准信号与前一个校准信号的频率偏移构成等差数列。

这里，装置500可以对应方法实施例中的信号校准系统。装置500的各单元分别用于执行方法100或其各实施例中由信号校准系统执行的相应处理和/或操作。

可选地，处理单元510可以是一个处理装置，处理装置的功能可以部分或全部通过软件实现。当全部通过软件实现时，处理装置可以包括存储器和处理器，其中，存储器用于存储计算机程序，处理器从存储器中读取并运行计算机程序，以执行方法100或其各实施例中由信号校准系统执行的相应处理和/或操作。

可选地，收发单元520可以是通信接口。通信接口包括输入接口和输出接口，同时具有接收信号和输出信号的功能。可选地，收发单元520还可以包括输入电路和输出电路。例如，收发单元520具有将射频链路输出的第一信号耦合到信号校准系统的功能。

在一个可能的设计中，处理装置的部分或全部通过软件实现时，处理装置包括处理器。用于存储计算机程序的存储器位于处理装置之外，处理器通过电路/电线与存储器连接。处理器读取并执行存储器中存储的计算机程序，以执行方法100或其各实施例中由信号校准系统执行的相应处理和/或操作。

在一个可能的设计中，处理装置的功能的部分或全部通过硬件实现时，处理装置包括：输入接口电路，用于接收多个第一信号；逻辑电路，用于对所述多个第一信号进行处理，计算得到每个第一信号相对于参考信号的相位和幅度；输出接口电路，用于输出每个第一信号相对于参考信号的相位和幅度。

可选地，在实际的实现方式中，处理装置可以为芯片、集成电路或逻辑电路。

可选地，该芯片或集成电路可以合路器、包络检波器、A/D转换器和处理器。具体结构如图2所示的信号校准系统。可选地，包络检波器具体由二极管和电容组成，例如图3所示的结构。

可选地，该芯片或集成电路可以包括功率分配器、衰减器、合路器、包络检波器A/D转换器和处理器。具体结构如图4中所示的信号校准系统。可选地，衰减器可以为功率衰减器或者幅度衰减器。

可选地，该芯片或集成电路可以包括功率分配器、合路器、包络检波器、A/D转换器和处理器，具体结构如图5所示的信号校准系统。

可选地，该芯片或集成电路可以包括合路器、包络检波器、A/D转换器和处理器，具体结构如图6中所示的信号校准系统。

具体地，芯片或集成电路中包括的各器件的数量可以根据实际对校准效率和硬件成本的需求综合考虑。例如，图2，图4和图5中所示的信号校准系统针对每一条射频链路设置一个合路器和包络检波器，这样可以同时对所有射频链路进行校准，校准效率高。但是，由于合路器和包络检波器的数量较多，因此硬件成本较高。又例如，图6中所示的信号校准系统，通过设置选择开关，可以每次选择对一条射频链路进行校准。由于合路器、包络检波器数量少，因此硬件成本较低，而且结构简单。但是，由于每次只能对一条射频链路进行校准，因此，校准效率也相对较低。

因此，在对射频链路的校准效率要求不高的场景，可以采用图6所示的信号校准系统，这样降低硬件成本和硬件设计的复杂度。而在对射频链路的校准效率要求较高的场景下，可以采用图2，图3或图5中所示的信号校准系统。

可选地，图2-图6中仅以信号校准系统中包括一个A/D转换器以及一个处理器作为示例，为了提高校准的效率，也可以设置多个A/D转换器以及处理器，本申请不作限定。

在具体实现时，信号校准系统可以单独配置，或者与发射机集成在一起，从而对发射端的射频系统发出的多个信号同时进行校准。

此外，还提供一种通信设备800。参见图8所示，图8为本申请提供的通信设备800的示意性结构框图。通信设备800包括处理器801和收发器802。可选地，通信设备80还包括存储器803。其中，处理器801、收发器802和存储器803之间可以通过内部连接通路互相通信，以传递控制信号和/或数据信号。存储器803用于存储计算机程序，处理器801用于从存储器803中调用并运行计算机程序，以控制收发器802收发信号，并执行本申请提供的校准射频链路的方法100。例如，本申请提供的方法100可以由通信设备800实现。可选地，通信设备800中可以配置有图2，图4-图6中所示的信号校准系统，从而对通信设备800的射频系统发出的信号进行自校准。

在本申请中，通过将不同频率的校准信号馈入到不同的射频链路中，每两个校准信号之间存在一定的频率偏移。这多路校准信号分别经过不同的射频链路传输，然后经过耦合装置到达校准链路。在校准链路中，将每路校准信号与参考信号进行合路，再进行包络检测，包络信号(也即，第二信号)。其中，包络信号的频率为两路校准信号的频率的差值，一般远低于射频信号的频率。包络信号经过低频A/D采样后送至数字处理系统(例如，图2-图6中所示的处理器)进行进一步处理。由于合路，包络检测实现简单，且只需要低频A/D采样，使校准链路的复杂度降低。在数字处理过程中，由于校准信号和参考信号存在一定的频率偏移，通过分析低频A/D采样的数据即可求出校准信号相对于参考信号的相位和幅度。由于每路校准信号的频率不同，相对于参考信号的频率偏移也不同，因此可以将多路校准信号叠加，同时对多条射频链路进行校准，提高了校准效率。

此外，本申请还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行方法100或其各实施例的相应操作和/或流程。

本申请还提供一种计算机程序产品，该计算机程序产品包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行方法100或其各实施例的相应操作和/或流程。

本申请还提供一种芯片，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行计算机程序，以执行方法100或其各实施例的相应操作和/或流程。

本申请实施例中所述的芯片，可以是现场可编程门阵列(field-programmablegate array，FPGA)、专用集成芯片(application specific integrated circuit，ASIC)、系统芯片(system on chip，SoC)、中央处理器(central processor unit，CPU)、网络处理器(network processor，NP)、数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU、可编程控制器(programmable logicdevice，PLD)或其它集成芯片。

本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signalprocessor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、FPGA或其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。本申请实施例公开的方法100也可以由硬件处理器执行完成，或者由处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成方法100的步骤。

本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasablePROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如，静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronousDRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambusRAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现，具体取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的装置实施例也仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种校准射频链路的方法，其特征在于，包括：

生成多个校准信号，每两个校准信号之间存在频率偏移，所述频率偏移小于每个校准信号的频率；

将所述多个校准信号中的每个校准信号分别输入多个射频链路中的一个射频链路；

接收所述多个射频链路输出的多个第一信号，并计算所述多个第一信号分别相对于参考信号的相位和幅度，所述参考信号为射频本振信号或所述多个第一信号中的某一个。

2.根据权利要求1所述的方法，其特征在于，所述计算所述多个第一信号分别相对于参考信号的相位和幅度，包括：

将所述多个第二信号进行合路，得到合路信号；

3.根据权利要求1所述的方法，其特征在于，所述参考信号是所述多个第一信号中的一个，

所述计算所述多个第一信号分别相对于所述参考信号的相位和幅度，包括：

计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度。

4.根据权利要求3所述的方法，其特征在于，所述计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度，包括：

对所述参考信号进行功率分配，得到多个第三信号；

5.根据权利要求1-4中任一项所述的方法，其特征在于，所述多个校准信号中后一个校准信号与前一个校准信号的频率偏移构成等差数列。

6.一种校准射频链路的装置，其特征在于，包括：

处理单元，用于生成多个校准信号，每两个校准信号之间存在频率偏移，所述频率偏移小于每个校准信号的频率；

收发单元，用于将所述处理单元生成的所述多个校准信号中的每个校准信号分别输入多个射频链路中的一个射频链路；

所述收发单元，还用于接收所述多个射频链路输出的多个第一信号，并将所述多个第一信号输入所述处理单元；

所述处理单元，还用于计算所述多个第一信号分别相对于参考信号的相位和幅度，所述参考信号为射频本振信号或所述多个第一信号中的一个。

7.根据权利要求6所述的装置，其特征在于，所述处理单元具体用于：

将所述多个第二信号进行合路，得到合路信号；

8.根据权利要求6所述的装置，其特征在于，所述参考信号是所述多个第一信号中的一个，

所述处理单元具体用于计算所述多个第一信号中除了所述参考信号之外的第一信号分别相对于所述参考信号的相位和幅度。

9.根据权利要求8所述的装置，其特征在于，所述处理单元具体用于：

对所述参考信号进行功率分配，得到多个第三信号；

10.根据权利要求6-9中任一项所述的装置，其特征在于，所述多个校准信号中后一个校准信号与前一个校准信号的频率偏移构成等差数列。

11.一种计算机存储介质，其特征在于，包括计算机程序，当所述计算机程序在计算机上被执行时，所述计算机执行如权利要求1-5中任一项所述的方法。

12.一种芯片，其特征在于，包括存储器和处理器，所述存储器用于存储计算机程序，所述处理器用于调用并运行所述存储器中存储的所述计算机程序，以执行如权利要求1-5中任一项所述的方法。

13.一种通信设备，其特征在于，包括如权利要求6-10中任一项所述的校准射频链路的装置。