CN111338833B - 一种基于bram检测的动态自适应sram型fpga系统容错方法 - Google Patents
一种基于bram检测的动态自适应sram型fpga系统容错方法 Download PDFInfo
- Publication number
- CN111338833B CN111338833B CN202010102633.9A CN202010102633A CN111338833B CN 111338833 B CN111338833 B CN 111338833B CN 202010102633 A CN202010102633 A CN 202010102633A CN 111338833 B CN111338833 B CN 111338833B
- Authority
- CN
- China
- Prior art keywords
- bram
- fault
- fpga
- adaptive
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000001514 detection method Methods 0.000 title claims abstract description 17
- 230000005855 radiation Effects 0.000 claims abstract description 17
- 230000003068 static effect Effects 0.000 claims abstract description 15
- 230000007306 turnover Effects 0.000 claims abstract 3
- 230000015654 memory Effects 0.000 claims description 12
- 230000003044 adaptive effect Effects 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 101001064774 Homo sapiens Peroxidasin-like protein Proteins 0.000 description 3
- 101001090148 Homo sapiens Protamine-2 Proteins 0.000 description 3
- 101001038163 Homo sapiens Sperm protamine P1 Proteins 0.000 description 3
- 102100031894 Peroxidasin-like protein Human genes 0.000 description 3
- 102100034750 Protamine-2 Human genes 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 101000574116 Homo sapiens Protamine-3 Proteins 0.000 description 2
- 102100025801 Protamine-3 Human genes 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明涉及一种基于BRAM检测的动态自适应SRAM型FPGA系统容错方法，属于智能容错系统领域，包括下列步骤：1)在SRAM型FPGA上划分可重构区域和静态区域；2)对FPGA上的部分动态重构区域构造融合无冗余到多冗余的动态自适应结构；3)设计基于BRAM内嵌块SEU率检测结构，进行故障计数并检测修正错误；5)计算当前翻转率，判断需要采取的冗余方案；6)通过FPGA系统的控制单元实施冗余方案；7)对自适应FPGA系统的可用度和性能进行计算与评价。本发明综合考虑FPGA实际应用中的情况，权衡可用性与性能资源的矛盾，根据预计的辐射水平(SEU率)，动态改变FPGA系统的自适应冗余结构，提高了系统执行任务时的效率，降低了系统在没有故障时的功耗，具有良好的移植性。
Description
技术领域
本发明是关于SRAM型FPGA系统的动态自适应可重构容错方法。主要是针对FPGA在实际空间环境中的使用需求，利用FPGA器件现场可动态重构特性对FPGA系统进行最优的自适应动态重构，可用于机载和星载关键电子系统容错设计中，以防止器件由于单粒子效应而发生故障，也可用于地面辐射有指标的电子产品，属于智能容错系统领域。
背景技术
现场可编程门阵列(FPGA，Field Programmable Gate Array)改变了数字系统的设计方式，逐渐成为现代电子产品中的核心器件。SRAM型FPGA的主要特点是编程方式大部分基于SRAM编程，可进行任意次数的编程和配置,并可在线快速编程,实现系统的动态可重配置。SRAM型FPGA器件由于具有结构灵活、密度高、性能好、设计周期短等特点，近年来被广泛应用于航天系统中，尤其是在一些应用环境比较恶劣的场合。
随着集成度的提高，SRAM型FPGA越来越向小型化趋势发展。SRAM型FPGA越来越向时钟速度快、阈值电压低、噪声容限窄的方向发展。随着空间领域的发展，对FPGA系统提出越来越向高抗辐射要求，同时，也提出FPGA系统的高可靠性、长寿命需求。
SRAM型FPGA芯片采用了CMOS工艺技术，内部有大量可编程资源，由于控制这些可编程资源的SRAM配置单元以及数据存储的SRAM单元极易受到单粒子效应的影响而改变其存储状态，因此，相比专用集成电路ASIC(Application-Specific Intergrated Circuit)系统而言，FPGA系统对单粒子效应更加敏感。
单粒子效应引发的SRAM型FPGA系统的错误主要有软错误和硬错误两类，硬错误是指器件在高能粒子轰击下所产生的不可恢复的故障。软错误则指在高能粒子轰击下，器件内电路逻辑状态发生翻转以及所存储的数据发生随机变化所导致的器件功能失常，这种错误一般为瞬态可恢复型错误，不会损坏或烧毁芯片。随着电路尺寸持续减小，电路节点上存储的电荷也随之减小，发生软错误所需的能量阈值越来越低，软错误发生频度远远大于硬错误。电路特征尺寸减小导致多个相邻PN结发生电荷共享，单粒子翻转导致的软错误频度明显增加，对现有的容错技术提出挑战。
国内外针对SRAM型FPGA系统的SEU故障提出了一系列的容错方法，根据配置技术类型、结构和目标环境，可以归类为两种典型的技术：基于制造工艺的FPGA加固技术和基于设计改进的容错缓解技术。
基于制造工艺的FPGA加固技术主要是指存储单元SRAM采用新的抗辐射工艺制作，从本质上提升其抗单粒子效应的能力，主要用到的工艺包括CMOS外延工艺和绝缘硅(SOI)工艺，能够改进器件抗辐射的本质能力，但其生产成本极高。
基于设计改进的容错缓解技术不需要对制造工艺做任何改变，从器件级、门级、系统级容错、检错设计入手，研究在发生单粒子翻转情况下保证器件正常工作的方法，包括冗余技术、检错纠错、布线设计、重构技术等，其中，重构技术主要采用刷新方式对SRAM型FPGA的逻辑资源进行重新配置，可以分为局部重构和全部重构。
修复FPGA所有错误，使用周期全部重构，在全部重构期间，位流中的一条指令发送到程序的开始，FPGA正在执行的任务会暂时中止。部分重构则是对重构器件或系统的一部分进行部分重新配置，FPGA停止重构部分的工作而其他区域继续工作。
SRAM型FPGA的逻辑资源在设计中可以分为静态重构区域和动态可重构区域，其中静态区域中通常包含整个设计中的关键模块，在局部重构过程中不能进行修改。动态可重构区域包含若干个可重配置的模块(Partial Reconfiguration,PR模块)，可在动态重构过程中根据任务的需要进行动态部分重构或全部重构，如图1所示。
随着FPGA系统规模不断提高，传统的容错和缓解方法较少综合考虑FPGA实际应用中的情况，即使系统没有任何故障的时候，传统冗余技术如TMR的开销和功耗也会持续存在，导致系统高的可用性和低的执行性能(如吞吐量)的矛盾。在机载和星载关键电子系统中，利用FPGA动态可重构特性，如何从应用层次设计研究FPGA系统级的容错方法，权衡可用性与性能资源的矛盾是FPGA的容错方法新的需求。
发明内容
1.发明目的
本发明目的在于利用SRAM型FPGA器件的可动态重构特征，同时考虑可用性和性能，提出一种基于BRAM检测的动态重构自适应SRAM型FPGA系统容错方法，在性能、可靠性与安全性等条件的约束下，系统的容错策略可以根据预计的辐射水平(单粒子翻转率，即SEU率)进行调节，改变冗余结构，实现兼顾了系统执行任务的高效性和可用性的目的，为系统功能灵活性和可靠性之间的权衡提供了很好的解决方案。
2.具体方法
步骤一：FPGA资源分区设计。在FPGA资源上按照需求划分静态区域和部分可重构区域。考虑静态区域不可动态重构特性，配置静态区域，配置动态重构管理单元等资源。
步骤二：构造动态自适应结构。将FPGA上的部分动态重构区域设计为自适应资源，使其能够实现N个动态调整可重构模块，构造融合无冗余、双冗余，直到N冗余的动态自适应结构。无冗余结构执行N个不同任务，通过关闭某一可重构模块执行的任务，将其资源重构为另一可重构模块的任务，以实现另一可重构模块双冗余；通过同时关闭某两个可重构模块执行的任务，将其资源重构为该两个可重构模块之外的第三个模块任务，以实现第三个模块三冗余，以此类推。
步骤三：利用BRAM对单粒子高敏感性，将BRAM内嵌块作为传感器，用于感知单粒子翻转。设计BRAM内嵌块检测的SEU率预测结构，预测结构包括一个或多个BRAM故障检测器(BRAM刷新器、故障存储器)以及一个故障管理单元。
步骤四：利用BRAM故障检测器实时监测计数器积累所有发生的SEU，将这些计数器的值写入故障存储器，同时自带的BRAM刷新器修正BRAM内容，缓解BRAM中的SEU。
步骤五：根据FPGA所处空间的单粒子强度设定N个SEU率阈值，从低到高分别对应无冗余、双冗余直到N冗余结构。故障管理单元周期性的读取这些故障存储器内容，计算当前SEU率。并与设定的SEU率阈值进行比较，来判断系统需要采取哪种冗余方案，通过通用异步收发器(UART)接入FPGA系统的控制单元。
步骤六：FPGA系统的控制单元控制自适应系统的部分重构单元，通过FPGA的内部配置访问端口ICAP将部分比特流文件配置到对应的可重构区域中，实施判断的冗余方案，根据辐射水平实现基于BRAM检测的动态自适应SRAM型FPGA系统容错，容错方案示意图如图2所示。
步骤七：对自适应FPGA系统的可用度和性能计算分析，对自适应SRAM型FPGA系统容错方法评价。
优点及作用
与现有技术相比，本发明具有如下有益效果：
1)利用SRAM型FPGA器件的可动态重构特征，解决了实际使用环境中可用性与性能资源不均衡等问题，提高了FPGA资源的可用性。
2)系统的容错策略可以根据预计的辐射水平进行调节，根据阈值改变冗余结构，移除多余的冗余结构，提高了系统执行任务时的效率，降低了系统在没有故障时的功耗。
3)该容错结构建立在可编程器件基础之上，具有良好的移植性和推广性。
附图说明
下面结合附图和实施案例对本发明进一步说明。
图1为SRAM型FPGA模块分区重构示意图；
图2为基于BRAM检测的动态自适应SRAM型FPGA系统容错方案示意图
图3为自适应资源的三种冗余结构
图4基于BRAM的SEU预测结构示意图；
图5Virtex-4动态自适应SRAM型FPGA容错系统
图6为位流文件的配置过程；
图7双冗余、三冗余和自适应结构系统的可用度。
具体实施方式
本发明所描述的具体实施方法以Xilinx公司推出的可实现动态局部重构的Virtex-4 XQR4VSX55 SRAM型FPGA为例，可对其进行动态重构。
步骤一：选择Xilinx公司的Virtex-4 XQR4VSX55 SRAM型FPGA，通过ISE工具在FPGA上的资源划分部分可重构区域和静态区域。配置静态区域功能，配置为部分重构的控制器(PRC，Partial Reconfiguration Controller)、配置接口和系统内部连接线(PLB，Processor Local Bus)，PLB将所有的部件和存储器控制器连接到控制单元上。由于静态区域配置的是比较关键的模块，占据资源较少，不能部分重构，将这个区域的所有结构通过TMR进行保护，屏蔽SEU在静态区域的积累。
步骤二：在动态重构区域中构造自适应资源，定义三个PRM为配置在FPGA的动态重构区域的重构模块，三个PRM模块(即PRM1，PRM2，PRM3)分别执行不同的任务，相应有三种冗余结构：无冗余(PNOR)、双冗余(PDWC)和三冗余(PTMR)，通过增加或移除部分重构区域的PRM，进行无冗余、双冗余或三冗余，即动态调整时，通过关闭PRM2的功能但使用其资源执行PRM1的功能实现双冗余，通过同时关闭PRM2和PRM3的功能实现PRM1的三冗余，如图3。
在三种冗余结构中，系统表现出的性能不相同，定义吞吐量即在给定一个时期内系统执行任务的数量为系统表现的性能，则PNOR结构的吞吐量为3，而PDWC和PTMR的吞吐量分别为2和1，通过牺牲系统的吞吐量实现系统冗余。
步骤三：设计BRAM内嵌块作为传感器，用于感知SEU。传感器包括BRAM故障检测器、故障存储器和故障管理单元。FPGA资源中最大可以设计298个BRAM检测器，本案例中为达到SEU检测较高分辨率，设计BRAM传感器包括64个故障检测器和故障存储器、1个故障管理单元。每一个故障检测器带有采用XILINX公司提供的ECC BRAM刷新器，如图4。故障管理单元采用Xilinx MicroBlaze软CPU核执行这个错误处理功能，MicroBlaze本身配置成故障加固。
步骤四：故障检测器读出BRAM错误并计数，写入到故障存储器，并进行错误检测修正，为了保证整个BRAM的错误免疫力，所有的地址将都会被校验检测。BRAM故障检测器实时监测计数器积累所有发生的SEU，当错误信号出现，故障检测器将这些计数器的值写入故障存储器，同时自带的BRAM刷新器修正BRAM内容，缓解BRAM中的SEU，整个容错系统如图5。
步骤五：考虑三种辐射环境(正常辐射、较坏辐射、最坏辐射)，假定辐射水平处于不断加剧情况，故障管理单元在三种辐射环境下周期性的读出故障存储器内容，通过通用异步收发器(UART)与辐射数据通讯，控制管理并检测到当前BRAM的SEU率3.04E-08/(bit·h)，确定采用无冗余结构，1h后，BRAM的SEU率为1.80E-06/(bit·h)，故障管理单元判断最佳冗余结构为由无冗余转换到的双冗余，2小时后，BRAM的SEU率为1.21E-05/(bit·h)，故障管理单元判断冗余结构为由双冗余转换到的三冗余结构，每次判断结果接入FPGA系统的控制单元。当完成数据通讯后，故障管理单元重置，重新接收数据。
步骤六：FPGA系统的控制单元控制重构区控制器(PRC，Partial ReconfigurationController)、配置接口和系统内部连接线(PLB，Processor Local Bus)进行动态重构区域的冗余配置。通过FPGA的内部配置访问端口ICAP，从位流加固存储器中读取部分比特流文件，将部分比特流文件配置到图5所示的可重构区域中，实施判断的冗余方案。动态重构分区的独立重构模块综合形成多个网表，与静态模块综合后产生的网表一起形成位流文件存储在位流加固存储器中。图6为位流文件的产生过程，Synthesis的灰框代表每个模块的HDL到网表的综合。每个设计中在网表产生和执行后，用来产生配置的全部和部分BIT文件。
冗余结构的健康状态通过总线输出给部分重构控制器PRC，用来检测冗余模块PRM的输出，根据冗余输出结果，读入加固存储器里将失效模块的“金”位流文件进行部分重构。
步骤七：对自适应FPGA系统的可用度和性能计算分析，对自适应SRAM型FPGA系统容错方法评价。
假定系统的部分重配时间为100ms，刷新时间为60ms，全部重配时间为300ms，设定动态区域初始为无冗余状态。三种辐射环境下静态区域和可重构动态区域的SEU如表1所示。
表1静态区域和动态区域的平均SEU
设定刷新间隔0.001h，全部重配1.5h，采用MATLAB进行编程仿真，计算FPGA系统只采用双冗余、只采用三冗余和采用动态自适应重构结构3种情况下的可用性和性能，结果如图6所示，正常辐射条件下，三种结构的可用度均大于0.9999，在较坏辐射条件下，双冗余结构可用度减小到0.999，三冗余结构仍为0.9999，但牺牲了性能，自适应结构由无冗余转换到双冗余，可用度在0.999上。在最坏条件下静态区域的错误率增加，双冗余不能满足可用度要求，结构自适应为三冗余结构。
表2列出了四种不同结构的平均可用度和性能，可以看出，无冗余结构有着高的性能，但是低的可用度，三冗余的平均可用度可以满足要求但以牺牲性能为代价，基于BRAM检测的动态重构自适应SRAM型FPGA容错方法与三冗余在相同性能的基础上有着最高的可用度，因此可以权衡可用度和性能之间的平衡。
基于BRAM检测的动态重构自适应SRAM型FPGA容错方法利用SRAM型FPGA器件的可动态重构特征及BRAM的高敏感性，根据环境的SEU率改变冗余结构，当SEU率高时，系统采用高冗余结构，当SEU率低时，系统通过移除多余的冗余结构执行高性能，从而实现兼顾了系统执行任务的高效性和可用性的目的，可为系统功能灵活性和可靠性之间的权衡提供了较好解决方案。
表2四种结构的平均可用度和性能
Claims (3)
1.一种基于BRAM检测的动态自适应SRAM型FPGA系统容错方法，其特征在于，具体步骤如下：
1)采用硬件描述语言按照需求将FPGA资源划分为静态区域和部分可重构区域；
2)将FPGA上的部分动态重构区域设计为自适应资源，使其能够实现N个动态调整的可重构模块，N个动态调整的可重构模块以无冗余结构执行N个任务，通过关闭某一可重构模块执行的任务，将其资源重构为另一可重构模块的任务，以实现另一可重构模块双冗余；通过同时关闭某两个可重构模块执行的任务，将其资源重构为该两个可重构模块之外的第三个模块任务，以实现模块三冗余，以此类推，构造双冗余、三冗余，直到N冗余的动态自适应结构；
3)利用BRAM对单粒子高敏感性，将BRAM内嵌块作为传感器，用于感知单粒子翻转；
4)利用BRAM故障检测器实时监测计数器积累所有发生的SEU，并将计数器的值写入故障存储器，同时自带的BRAM刷新器修正BRAM内容，缓解BRAM中的SEU；
5)根据设备所处空间的宇宙射线辐射强度划分N个翻转率阈值，N个阈值从低到高分别对应无冗余、双冗余直到N冗余结构；故障管理单元周期性的读取步骤4)中的故障存储器内容，计算当前翻转率并根据所在阈值采取对应冗余方案；
6)FPGA系统的控制单元控制自适应系统的部分重构单元，通过FPGA的内部配置访问端口ICAP将部分比特流文件配置到对应的可重构区域中，实施判断的冗余方案；
7)对自适应FPGA系统的可用度和性能计算分析，对自适应SRAM型FPGA系统容错方法评价。
2.根据权利要求1所述的基于BRAM检测的动态自适应SRAM型FPGA系统容错方法，其特征在于，步骤3)中，设计BRAM内嵌块检测的翻转率预测结构，预测结构包括一个或多个BRAM故障检测器、故障存储器、故障管理单元。
3.根据权利要求1所述的基于BRAM检测的动态自适应SRAM型FPGA系统容错方法，其特征在于，步骤5)中，计算当前SEU翻转率，根据设定SEU翻转率阈值，分析故障数据，来判断系统需要采取哪种冗余方案，通过通用异步收发器(UART)接入FPGA系统的控制单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010102633.9A CN111338833B (zh) | 2020-02-19 | 2020-02-19 | 一种基于bram检测的动态自适应sram型fpga系统容错方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010102633.9A CN111338833B (zh) | 2020-02-19 | 2020-02-19 | 一种基于bram检测的动态自适应sram型fpga系统容错方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111338833A CN111338833A (zh) | 2020-06-26 |
| CN111338833B true CN111338833B (zh) | 2022-02-01 |
Family
ID=71184011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010102633.9A Active CN111338833B (zh) | 2020-02-19 | 2020-02-19 | 一种基于bram检测的动态自适应sram型fpga系统容错方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111338833B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112328396B (zh) * | 2020-11-09 | 2022-10-21 | 西安电子科技大学 | 基于任务等级的动态自适应sopc容错方法 |
| CN114492273B (zh) * | 2022-01-18 | 2022-09-13 | 中国人民解放军国防科技大学 | 一种基于位置约束的卫星载荷bram抗辐照设计方法 |
| CN115859885B (zh) * | 2023-02-14 | 2023-05-09 | 成都市硅海武林科技有限公司 | 一种fpga冗余容错方法及fpga芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101251816A (zh) * | 2008-03-13 | 2008-08-27 | 中国科学院计算技术研究所 | 一种用于可编程器件的冗余系统及其冗余实现方法 |
| CN102541698A (zh) * | 2011-12-22 | 2012-07-04 | 南京航空航天大学 | 一种基于fpga的自重构d/tmr系统及其容错设计方法 |
| CN104572326A (zh) * | 2014-12-18 | 2015-04-29 | 北京时代民芯科技有限公司 | 一种基于回读自重构的SoPC芯片容错方法 |
| CN106569068A (zh) * | 2016-11-04 | 2017-04-19 | 西北核技术研究所 | 一种sram存储器抗瞬时电离辐射效应加固方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930052B (zh) * | 2010-07-21 | 2012-07-25 | 电子科技大学 | Sram型fpga数字时序电路在线检测容错系统及方法 |
| CN102879730B (zh) * | 2012-09-21 | 2015-08-19 | 中国空间技术研究院 | 部分三模冗余sram型fpga的单粒子翻转特性的测试方法 |
| US10579536B2 (en) * | 2016-08-09 | 2020-03-03 | Arizona Board Of Regents On Behalf Of Arizona State University | Multi-mode radiation hardened multi-core microprocessors |
-
2020
- 2020-02-19 CN CN202010102633.9A patent/CN111338833B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101251816A (zh) * | 2008-03-13 | 2008-08-27 | 中国科学院计算技术研究所 | 一种用于可编程器件的冗余系统及其冗余实现方法 |
| CN102541698A (zh) * | 2011-12-22 | 2012-07-04 | 南京航空航天大学 | 一种基于fpga的自重构d/tmr系统及其容错设计方法 |
| CN104572326A (zh) * | 2014-12-18 | 2015-04-29 | 北京时代民芯科技有限公司 | 一种基于回读自重构的SoPC芯片容错方法 |
| CN106569068A (zh) * | 2016-11-04 | 2017-04-19 | 西北核技术研究所 | 一种sram存储器抗瞬时电离辐射效应加固方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA动态部分重构的D/TMR系统设计;刘斐文等;《计算机工程与应用》;20101211(第35期);第55-57页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111338833A (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111338833B (zh) | 一种基于bram检测的动态自适应sram型fpga系统容错方法 | |
| Lach et al. | Efficiently supporting fault-tolerance in FPGAs | |
| Tosun et al. | Reliability-centric high-level synthesis | |
| WO2006135937A2 (en) | Selective activation of error mitigation based on bit level error count | |
| Agiakatsikas et al. | Reconfiguration control networks for TMR systems with module-based recovery | |
| CN112328396A (zh) | 基于任务等级的动态自适应sopc容错方法 | |
| CN105653771A (zh) | 一种通过逻辑设计提高芯片抗单粒子翻转能力的方法 | |
| Huang et al. | A memory coherence technique for online transient error recovery of FPGA configurations | |
| US9575862B1 (en) | Integrated circuits with error handling capabilities | |
| US9601217B1 (en) | Methods and circuitry for identifying logic regions affected by soft errors | |
| EP2641174B1 (en) | Classifying a criticality of a soft error and mitigating the soft error based on the criticality | |
| Fuchs et al. | A fault-tolerant MPSoC for CubeSats | |
| Cherezova et al. | Understanding fault-tolerance vulnerabilities in advanced SoC FPGAs for critical applications | |
| Nicolaidis et al. | Design for test and reliability in ultimate CMOS | |
| Rivers et al. | Reliability challenges and system performance at the architecture level | |
| JP6326422B2 (ja) | プログラマブルロジックデバイス、及び、論理集積ツール | |
| CN112988431B (zh) | Sram型fpga不同异常的可靠性评估方法及系统 | |
| Kourfali et al. | SICTA: A superimposed in-circuit fault tolerant architecture for SRAM-based FPGAs | |
| Ebrahimi et al. | Mitigating soft errors in SRAM-based FPGAs by decoding configuration bits in switch boxes | |
| Alkady et al. | An adaptive multi-factor fault-tolerance selection scheme for FPGAs in space applications | |
| George et al. | Bit-slice logic interleaving for spatial multi-bit soft-error tolerance | |
| Liu et al. | Recent advances on reliability of FPGAs in a radiation environment | |
| Fouad et al. | Context-aware resources placement for SRAM-based FPGA to minimize checkpoint/recovery overhead | |
| Bahramnejad et al. | Mitigation of soft errors in SRAM-based FPGAs using CAD tools | |
| Kumar et al. | Fine-grained self-healing hardware for large-scale autonomic systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240614 Address after: 100072 Changxindian Street, Fengtai District, Beijing Patentee after: Beijing Rongrong Technology Co.,Ltd. Country or region after: China Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road Patentee before: BEIHANG University Country or region before: China |