CN111338640B - 一种可动态调整的非对称指令重链接方法和装置 - Google Patents

Abstract

本发明提供一种可动态调整的非对称指令重链接方法和装置，该方法包括以下步骤：读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。本发明可以使得指令完成对齐存储，从而提高了指令的取指速度，大大提高CPU的执行效率。

Description

一种可动态调整的非对称指令重链接方法和装置

技术领域

本发明涉及计算机领域，并且更具体地，涉及一种可动态调整的非对称指令重链接方法和装置。

背景技术

现代计算机存储和处理的信息以二值信号表示，程序对于计算机而言就是一串二进制数据流，以流水线的方式进入CPU进行运算。主要在CPU与内存之间进行数据传递。“连续不断”是处理器取指的—个目标。如果每个时钟周期都能够取出一条指令，就可以源源不断地为处理器后续执行提供指令流，而不会出现空闲的时钟周期。

当处理器取指遇到了一条地址非对齐的指令，则会为“连续不断”取指造成困难，因为存储单元往往使用SRAM(Static Random Access Memory，静态随机存储器)，而SRAM的读端口往往具有固定宽度。以宽度为32位的SRAM为例，其一个时钟周期只读出—个(地址与32位对齐)32位的数据。假设一条32位长的指令处于地址不对齐的位置，则意味着需要分两个时钟周期读出两个32位的数据，然后各取其一部分进行拼接成为真正需要的32位指令，这样就需要花费至少2个时钟周期才能够取出一条指令来。

目前市面上的大部分编译器并没有对普通指令进行对齐处理，即使有的编译器对普通指令进行了对齐处理也会大大浪费存储空间。

发明内容

鉴于此，本发明实施例的目的在于提出一种可动态调整的非对称指令重链接方法和装置，在最大程度保持原指令存储架构的基础上，对非对齐指令进行重新定位链接。

基于上述目的，本发明实施例的一方面提供了一种可动态调整的非对称指令重链接方法，包括以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

在一些实施方式中，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：

将所述可执行目标文件的数据段作为一个原子块进行封装。

在一些实施方式中，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：

使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

在一些实施方式中，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：

分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

在一些实施方式中，所述方法基于RISC-V架构。

本发明实施例的另一方面提供了一种可动态调整的非对称指令重链接装置，包括：

至少一个处理器；和

存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

在一些实施方式中，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：

将所述可执行目标文件的数据段作为一个原子块进行封装。

在一些实施方式中，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：

使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

在一些实施方式中，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：

分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

在一些实施方式中，所述步骤基于RISC-V架构。

本发明具有以下有益技术效果：本发明实施例提供的一种可动态调整的非对称指令重链接方法和装置在链接阶段后添加重链接阶段，在最大程度保持原指令存储架构的基础上，对非对齐指令进行重新定位链接，可以使得指令完成对齐存储，从而提高了指令的取指速度，大大提高CPU的执行效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是根据本发明的一种可动态调整的非对称指令重链接方法的流程图；

图2是根据本发明方法的程序编译过程示意图；

图3是根据本发明实施例的重链接处理流程图；

图4是根据本发明的一种可动态调整的非对称指令重链接装置的硬件结构示意图。

具体实施方式

以下描述了本发明的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本发明的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

基于上述目的，本发明的实施例一方面提出了一种可动态调整的非对称指令重链接方法，如图1所示，包括以下步骤：

步骤S101：读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

步骤S102：将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

步骤S103：将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

步骤S104：在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

在一些实施例中，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：将所述可执行目标文件的数据段作为一个原子块进行封装。

在一些实施例中，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

在一些实施例中，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

在一些实施例中，所述方法基于RISC-V架构。

在根据本发明的一个实施例中，以Linux环境下gcc编译器为例，当然应当理解，其他编译器也是可能的。编译C程序可以分为四阶段，预处理阶段->生成汇编代码阶段->汇编阶段->链接阶段。本发明在链接阶段后添加重链接阶段，如图2所示，虚线框内为本发明添加的部分。本发明对预处理阶段，生成汇编代码阶段，汇编阶段和链接阶段均不做限定。只在链接阶段后添加重链接阶段，对链接阶段输出文件进行重定位链接处理，在最大程度保持原指令存储架构的基础上，对非对齐指令进行重新定位链接。

根据本发明，重链接阶段对可执行目标文件进行分析，查找非对齐指令，并根据存储架构调整非对齐指令的地址映射，重新进行链接，最后生成最终的可执行目标文件。重链接的流程图如3所示。

首先读取用户设定的参数(即配置信息)，如用户设定的参数为“–sw32”，编译器在读取配置信息时，读取存储器宽度为32；如用户设定的参数为“–sw 64”，编译器在读取配置信息时，读取存储器宽度为64。即，重链接阶段会读取可执行目标文件和配置信息，直到全部读取完毕。目标文件跟配置信息读取完毕后，便对配置文件进行分析，获取存储器的宽度，设定相关编译参数，以便后面处理根据存储宽度进行指令地址重定位链接处理。

如果参数设定完成，则会对目标文件进行分析，此步骤主要分析指令的存储结构是否符合设定的存储宽度，若符合设定的存储宽度，则不需要进行重链接，直接输出最终的可执行目标文件(最终的可执行目标文件跟可执行目标文件相同)；若不符合设定的存储宽度，则进行目标文件原子块封装。

可执行目标文件主要包括只读存储器(代码段)和读/写存储器(数据段)组成。只读存储器(代码段)中的最基本的单元函数作为一个原子块，如函数suma和sum，其中sum调用函数suma，则进行原子块划分时，suma作为一个原子块，sum作为另外一个原子块，分别进行封装。读/写存储器(数据段)作为一个整体的原子块。目标文件原子块封装后，便进行地址重定位，在进行地址重定位时的规则如下：原子块内进行指令对齐时，存储器宽度是32为例(但不仅仅限定32宽度)进行说明。有以下8条指令：a、b、c、d、e、f、g、h，宽度分别为32、8、8、32、16、32、16、8。则进行地址划分时，首先按照指令的宽度进行排序，例如从小到大排序结果如下：c、h、b、e、g、a、d、f；在进行地址重分配时，按照b、c、h、e、g、a、d、f的顺序进行分配，并满足地址对齐的要求，如果无法满足地址对齐的要求，则可以填充空指令NULL，如表1所示。

表1

原子块间进行指令对齐时，每个原子块均和存储器宽度的地址边界对齐，如存储器宽度是32，则和32位地址边界对齐。即，如果存储器宽度是32位，则32的倍数均是地址边界；如果存储器宽度是64位，则64的倍数均是地址边界。

如果指令地址重分配完成，则进行目标链接，此过程就是一个模块拼装的过程，将各种模块通过符号拼装成一个整体。链接将汇编生成的OBJ文件、系统库的OBJ文件、库文件链接起来，最终生成可以在特定平台运行的可执行程序。

本发明通过编译器的参数进行设定是否启用根据本发明的重链接阶段，这里以linux环境下gcc编译器为例进行说明，Linux环境下gcc编译器命令(gcc–c main.c-ohello.o)可以生成目标代码，本发明增加了命令参数(-rl)，可以启用重链接阶段的处理，如gcc–c main.c-o–rl hello.o，同时在编译时可以设定存储宽度，如gcc–c main.c-o–rl–sw 32hello.o。其中，-rl指启用重链接处理；-sw 32指存储器宽度为32。

在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。

从上述实施例可以看出，本发明实施例提供的一种可动态调整的非对称指令重链接方法在链接阶段后添加重链接阶段，在最大程度保持原指令存储架构的基础上，对非对齐指令进行重新定位链接，可以使得指令完成对齐存储，从而提高了指令的取指速度，大大提高CPU的执行效率。

基于上述目的，本发明实施例的另一个方面，提出了一种可动态调整的非对称指令重链接装置，包括：

至少一个处理器；和

存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

在一些实施例中，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：将所述可执行目标文件的数据段作为一个原子块进行封装。

在一些实施例中，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

在一些实施例中，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

在一些实施例中，所述步骤基于RISC-V架构。

如图4所示，为本发明提供的可动态调整的非对称指令重链接装置的一个实施例的硬件结构示意图。

以如图4所示的计算机设备为例，在该计算机设备中包括处理器401以及存储器402，并还可以包括：输入装置403和输出装置404。

处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图4中以通过总线连接为例。

存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述可动态调整的非对称指令重链接方法对应的程序指令/模块。处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的可动态调整的非对称指令重链接方法。

存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据可动态调整的非对称指令重链接方法所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置403可接收输入的数字或字符信息，以及产生与可动态调整的非对称指令重链接方法的计算机设备的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。

所述一个或者多个可动态调整的非对称指令重链接方法对应的程序指令/模块存储在所述存储器402中，当被所述处理器401执行时，执行上述任意方法实施例中的可动态调整的非对称指令重链接方法。

所述执行所述可动态调整的非对称指令重链接方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。

上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种可动态调整的非对称指令重链接方法，其特征在于，包括以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

2.根据权利要求1所述的方法，其特征在于，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：

将所述可执行目标文件的数据段作为一个原子块进行封装。

3.根据权利要求1所述的方法，其特征在于，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：

使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

4.根据权利要求1所述的方法，其特征在于，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：

分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

5.根据权利要求1所述的方法，其特征在于，所述方法基于RISC-V架构。

6.一种可动态调整的非对称指令重链接装置，其特征在于，包括：

至少一个处理器；和

存储器，所述存储器存储有处理器可运行的程序代码，所述程序代码在被处理器运行时实施以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

7.根据权利要求6所述的装置，其特征在于，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：

将所述可执行目标文件的数据段作为一个原子块进行封装。

8.根据权利要求6所述的装置，其特征在于，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：

使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

9.根据权利要求6所述的装置，其特征在于，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：

分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

10.根据权利要求6所述的装置，其特征在于，所述步骤基于RISC-V架构。

Images