CN111326195A - 一种存储器 - Google Patents

一种存储器 Download PDF

Info

Publication number
CN111326195A
CN111326195A CN201811531492.1A CN201811531492A CN111326195A CN 111326195 A CN111326195 A CN 111326195A CN 201811531492 A CN201811531492 A CN 201811531492A CN 111326195 A CN111326195 A CN 111326195A
Authority
CN
China
Prior art keywords
layer
memory
data
garbage collection
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811531492.1A
Other languages
English (en)
Inventor
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811531492.1A priority Critical patent/CN111326195A/zh
Publication of CN111326195A publication Critical patent/CN111326195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Memory System (AREA)

Abstract

本发明实施例公开了一种存储器，该存储器包括：存储模块，存储模块包括多个物理块；控制模块，控制模块包括数据通路层、垃圾回收层、块管理层和上电处理层，数据通路层用于执行读写擦操作，垃圾回收层用于执行数据搬移，块管理层用于管理所有的物理块，上电处理层用于执行初始化操作。本发明实施例提供的存储器，闪存转换层即控制模块将不同的功能划分为层，模块化闪存转换层的各项功能，降低了闪存转换层的结构复杂度；不同功能层的功能不存在交叠，则不同层之间耦合性很低，提高了存储器的性能，有利于研发和调试，同时减少研发周期。

Description

一种存储器
技术领域
本发明实施例涉及存储器技术，尤其涉及一种存储器。
背景技术
eMMC(Embedded Multi Media Card，嵌入式多媒体)芯片是主要针对手机或平板电脑等产品的内嵌式存储器。eMMC芯片中集成了一个控制器，该控制器可提供标准接口并管理闪存，如此可使得使用eMMC芯片的手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
eMMC芯片主要由控制器和闪存颗粒组成，通过写操作将数据保存在闪存颗粒中，通过读操作从闪存颗粒中读取数据。为了管理nand flash，顺利进行逻辑地址的读写擦操作，在存储器中引入了闪存转换层。
目前，闪存转换层要负责逻辑地址到物理地址的映射，要对nand flash进行管理，还要进行数据回收，因此闪存转换层的结构复杂，相互之间耦合性很大，影响存储器的性能。
发明内容
本发明实施例提供一种存储器，以提高存储器的性能。
本发明实施例提供了一种存储器，包括：
存储模块，所述存储模块包括多个物理块；
控制模块，所述控制模块包括数据通路层、垃圾回收层、块管理层和上电处理层，所述数据通路层用于执行读写擦操作，所述垃圾回收层用于执行数据搬移，所述块管理层用于管理所有的物理块，所述上电处理层用于执行初始化操作。
进一步的，所述数据通路层还用于根据所述读写擦操作，更新逻辑地址映射表。
进一步的，所述垃圾回收层还用于对垃圾回收进行判断以及更新逻辑地址映射表。
进一步的，所述块管理层用于管理所述物理块的状态、擦写次数、读操作次数、坏块表和块有效数据量。
进一步的，所述初始化操作包括掉电处理，数据和逻辑地址映射表恢复以及操作状态恢复。
进一步的，所述存储模块为与非闪存NAND Flash。
进一步的，所述控制模块为闪存转换层。
本发明实施例提供的存储器，闪存转换层即控制模块将不同的功能划分为层，模块化闪存转换层的各项功能，降低了闪存转换层的结构复杂度。另一方面，不同功能层的功能不存在交叠，则不同层之间耦合性很低，提高了存储器的性能，有利于研发和调试，同时减少研发周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储器的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例提供的一种存储器的示意图，该存储器可选为任意集成有存储模块的芯片或器件，例如集成有闪存颗粒的eMMC芯片，在其他实施例中还可选该存储器为其他集成有存储模块的器件。本实施例中该存储器在主机的控制下进行读/写操作，因此存储器与主机电连接，在此主机为可控制存储器执行操作的任意一种设备的主控系统，如主机和存储器均集成在手机中，主机控制存储器执行操作。
本实施例提供的存储器包括：存储模块10，存储模块10包括多个物理块11；控制模块20，控制模块20包括数据通路层21、垃圾回收层22、块管理层23和上电处理层24，数据通路层21用于执行读写擦操作，垃圾回收层22用于执行数据搬移，块管理层23用于管理所有的物理块11，上电处理层24用于执行初始化操作。
本实施例中，可选存储器为嵌入式多媒体eMMC芯片，eMMC芯片由控制器和闪存颗粒组成，控制器用于管理芯片中的闪存颗粒，则存储器的控制模块20可选为eMMC芯片的控制器，可选存储模块10为与非闪存NAND flash，可选控制模块20为闪存转换层。需要说明的是，在其他实施例中还可选存储模块为其他类型的闪存，如nor flash等，任意一种类型的可集成到芯片中的存储模块均能落入本发明的保护范围。需要说明的是，控制模块20还可选集成在存储模块10中。
本实施例中，根据闪存的特点和闪存转换层需要实现的功能，对控制模块进行模块划分，其中，数据通路层21用于执行读写擦操作，垃圾回收层22用于执行数据搬移，块管理层23用于管理所有的物理块11，上电处理层24用于执行初始化操作。
控制模块20中划分出的四个层相互之间存在调用，但四个层之间的功能划分不存在重叠，因此在实际制作中，可对控制模块20中划分出的每个层进行分开研发，然后为其他模块提供固定接口。比如数据通路层需要保存数据，就需要一个物理块，所以在块管理层中设计一个物理块分配函数用以保存数据通路层需要保护的数据，然后块管理层向数据通路层返回该物理块的块值，显然数据通路层不需要每个块的详细信息。比如为了实现所有块的合理使用，在数据通路层会间歇性调用垃圾回收操作函数，然而具体垃圾回收内部是否要执行以及每次执行的力度都只会在垃圾回收层体现。
可选的，数据通路层21还用于根据读写擦操作，更新逻辑地址映射表。在此读写擦操作是指为读取操作、擦除操作和写入操作等，每次执行操作完成后，物理块的物理地址和数据的逻辑地址之间的映射可能发生变化，则需要更新逻辑地址映射表，该逻辑地址映射表为逻辑地址和物理地址之间的映射。
可选的，垃圾回收层22还用于对垃圾回收进行判断以及更新逻辑地址映射表。垃圾回收层22用于执行数据搬移，在执行之前还需要对物理块进行垃圾回收判断，即确定需要进行垃圾回收的源块和数据搬移至的目标块。每次执行操作完成后，物理块的物理地址和数据的逻辑地址之间的映射可能发生变化，则需要更新逻辑地址映射表。
可选的，块管理层23用于管理物理块的状态、擦写次数、读操作次数、坏块表和块有效数据量。块管理层23实时监测物理块的状态，记录物理块的擦写次数和读操作次数，同时根据物理块的状态实时更新坏块表，由此可管理物理块。
可选的，初始化操作包括掉电处理，数据和逻辑地址映射表恢复以及操作状态恢复。上电处理层24用于执行初始化操作，在存储器上电后，执行相关操作如掉电处理即判断上次上电过程是否存在掉电，以及对掉电时的数据和逻辑地址映射表进行恢复，还对上一次操作的状态进行恢复。
本实施例中，闪存转换层即控制模块将不同的功能划分为层，模块化闪存转换层的各项功能，降低了闪存转换层的结构复杂度。另一方面，不同功能层的功能不存在交叠，则不同层之间耦合性很低，提高了存储器的性能，有利于研发和调试，同时减少研发周期。
需要说明的是，本发明中闪存转换层的模块划分包括但不限于划分为以上模块，还能够根据其功能不同划分出其他模块，在本发明中不再具体赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种存储器，其特征在于，包括：
存储模块，所述存储模块包括多个物理块；
控制模块，所述控制模块包括数据通路层、垃圾回收层、块管理层和上电处理层，所述数据通路层用于执行读写擦操作，所述垃圾回收层用于执行数据搬移，所述块管理层用于管理所有的物理块，所述上电处理层用于执行初始化操作。
2.根据权利要求1所述的存储器，其特征在于，所述数据通路层还用于根据所述读写擦操作，更新逻辑地址映射表。
3.根据权利要求1所述的存储器，其特征在于，所述垃圾回收层还用于对垃圾回收进行判断以及更新逻辑地址映射表。
4.根据权利要求1所述的存储器，其特征在于，所述块管理层用于管理所述物理块的状态、擦写次数、读操作次数、坏块表和块有效数据量。
5.根据权利要求1所述的存储器，其特征在于，所述初始化操作包括掉电处理，数据和逻辑地址映射表恢复以及操作状态恢复。
6.根据权利要求1所述的存储器，其特征在于，所述存储模块为与非闪存NAND Flash。
7.根据权利要求1所述的存储器，其特征在于，所述控制模块为闪存转换层。
CN201811531492.1A 2018-12-14 2018-12-14 一种存储器 Pending CN111326195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811531492.1A CN111326195A (zh) 2018-12-14 2018-12-14 一种存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811531492.1A CN111326195A (zh) 2018-12-14 2018-12-14 一种存储器

Publications (1)

Publication Number Publication Date
CN111326195A true CN111326195A (zh) 2020-06-23

Family

ID=71172225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531492.1A Pending CN111326195A (zh) 2018-12-14 2018-12-14 一种存储器

Country Status (1)

Country Link
CN (1) CN111326195A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183955A1 (en) * 2007-01-25 2008-07-31 Genesys Logic, Inc. Flash translation layer apparatus
CN101236483A (zh) * 2007-02-01 2008-08-06 三星电子株式会社 合作存储器管理
CN101916228A (zh) * 2010-08-17 2010-12-15 中国人民解放军国防科学技术大学 带有数据压缩功能的闪存转换层及实现方法
CN101923448A (zh) * 2010-02-08 2010-12-22 安凯(广州)微电子技术有限公司 一种nand闪存的转换层读写方法
CN102521144A (zh) * 2011-12-22 2012-06-27 清华大学 一种闪存转换层系统
CN102799534A (zh) * 2012-07-18 2012-11-28 上海宝存信息科技有限公司 基于固态存储介质的存储系统及方法、冷热数据识别方法
US20180004428A1 (en) * 2016-06-29 2018-01-04 FADU Inc. Hierarchical flash translation layer structure and method for designing the same
CN108182158A (zh) * 2018-01-12 2018-06-19 江苏华存电子科技有限公司 一种应用在存储系统中的任务调度优化方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183955A1 (en) * 2007-01-25 2008-07-31 Genesys Logic, Inc. Flash translation layer apparatus
CN101236483A (zh) * 2007-02-01 2008-08-06 三星电子株式会社 合作存储器管理
CN101923448A (zh) * 2010-02-08 2010-12-22 安凯(广州)微电子技术有限公司 一种nand闪存的转换层读写方法
CN101916228A (zh) * 2010-08-17 2010-12-15 中国人民解放军国防科学技术大学 带有数据压缩功能的闪存转换层及实现方法
CN102521144A (zh) * 2011-12-22 2012-06-27 清华大学 一种闪存转换层系统
CN102799534A (zh) * 2012-07-18 2012-11-28 上海宝存信息科技有限公司 基于固态存储介质的存储系统及方法、冷热数据识别方法
US20180004428A1 (en) * 2016-06-29 2018-01-04 FADU Inc. Hierarchical flash translation layer structure and method for designing the same
CN108182158A (zh) * 2018-01-12 2018-06-19 江苏华存电子科技有限公司 一种应用在存储系统中的任务调度优化方法

Similar Documents

Publication Publication Date Title
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US10372619B2 (en) Data backup method, data recovery method and storage controller
TWI524183B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US20160070474A1 (en) Data-Retention Controller/Driver for Stand-Alone or Hosted Card Reader, Solid-State-Drive (SSD), or Super-Enhanced-Endurance SSD (SEED)
US20190369892A1 (en) Method and Apparatus for Facilitating a Trim Process Using Auxiliary Tables
US20150268879A1 (en) Memory management method, memory storage device and memory control circuit unit
CN104102585A (zh) 映射信息记录方法、存储器控制器与存储器储存装置
CN104732153A (zh) 数据抹除方法、存储器控制电路单元及存储器存储装置
CN104679437A (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN104793891B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
CN111324290A (zh) 一种存储器
CN107346211B (zh) 映射表加载方法、存储器控制电路单元与存储器储存装置
CN103136111A (zh) 数据写入方法、存储器控制器与存储器储存装置
CN103389941B (zh) 存储器格式化方法、存储器控制器及存储器存储装置
US11567867B2 (en) Controller for storing data having different types in one memory block when SPO occurs, and method of operating the same
CN111984462B (zh) 无预警断电复原管理方法、记忆装置、控制器及电子装置
CN103714008A (zh) 数据存储方法、存储器控制器与存储器存储装置
CN111324289B (zh) 一种存储器
CN104657083A (zh) 数据写入方法、存储器储存装置、存储器控制电路单元
CN102053920B (zh) 数据写入方法及闪存控制器与闪存存储系统
CN102467460B (zh) 资料管理方法、存储器控制器与存储器储存装置
CN104238956A (zh) 数据写入方法、存储器控制器与存储器存储装置
CN102650971B (zh) 存储器管理方法、存储器控制器与存储器储存装置
CN111326195A (zh) 一种存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.