CN111310906A - 神经形态芯片中计算核的布局的方法、装置及设备 - Google Patents
神经形态芯片中计算核的布局的方法、装置及设备 Download PDFInfo
- Publication number
- CN111310906A CN111310906A CN201811509500.2A CN201811509500A CN111310906A CN 111310906 A CN111310906 A CN 111310906A CN 201811509500 A CN201811509500 A CN 201811509500A CN 111310906 A CN111310906 A CN 111310906A
- Authority
- CN
- China
- Prior art keywords
- routing
- layout
- cores
- neuromorphic chip
- constraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请涉及一种神经形态芯片中计算核的布局的方法、装置及设备。所述方法包括：获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；根据所述路由策略以及所述路由包传播模式，选择约束条件；根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。采用本方法能够避免路由死锁风险。
Description
技术领域
本申请涉及计算机技术领域，特别是涉及一种避免路由死锁风险的方法、装置、计算机设备和存储介质。
背景技术
随着计算机技术的发展，出现了基于神经形态工程的新型计算系统，其中，模拟神经形态网络是该新型计算系统的一种实现方法，模拟神经形态网络可以采用软件模拟或者大规模集成电路模拟，使用软件模拟神经形态网络时存在效率低以及功耗高的问题，因此，目前常采用的方法是利用大规模集成电路实现神经形态的模拟和仿真。
然而，目前的利用大规模集成电路实现神经形态的模拟和仿真的方法，存在路由死锁风险。
发明内容
基于此，有必要针对上述技术问题，提供一种能够避免死锁风险的神经形态芯片中计算核的布局的方法、装置、计算机设备和存储介质。
一种神经形态芯片中计算核的布局的方法，所述方法包括：
获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
根据所述路由策略以及所述路由包传播模式，选择约束条件；
根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
上述神经形态芯片中计算核的布局的方法，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
一种神经形态芯片中计算核的布局的装置，所述装置包括：
路由信息获取模块，用于获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
约束条件选择模块，用于根据所述路由策略以及所述路由包传播模式，选择约束条件；
判断模块，用于根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
目标芯片获取模块，用于若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
上述神经形态芯片中计算核的布局的装置，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任意实施例的神经形态芯片中计算核的布局的方法的步骤。
上述计算机设备，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现任意实施例中神经形态芯片中计算核的布局的方法的步骤。
上述可读存储介质，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
附图说明
图1为一个实施例中神经形态芯片中计算核的布局的方法的应用环境图；
图2为一个实施例提供的神经形态芯片中计算核的布局的方法的流程图；
图3为一个实施例提供的图2中步骤S200的流程图；
图4为一个实施例提供的图2中步骤S300的流程图；
图5为一个实施例提供的二维坐标系示意图；
图6为一个实施例提供的神经网络中路由包路由路径的示意图；
图7为另一个实施例提供的神经形态芯片中计算核的布局的方法的流程图；
图8为一个实施例中神经形态芯片中计算核的布局的装置的结构框图；
图9为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步的详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请提供的神经形态芯片中计算核的布局的方法，可以应用于终端设备中，也可以应用于由终端设备以及云端网络组成的系统中。可选的，可以应用于如图1所示的应用环境中。其中，终端102与服务器104通过网络进行通信。终端102可以根据服务器104中储存的神经形态芯片中计算核的布局所需的路由策略及路由包传播模式选择约束条件；根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；若根据所述约束条件，所述神经形态芯片中计算核的布局存在路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法并将所述神经形态芯片中计算核的布局进行更新，直到根据所述约束条件所述神经形态芯片中计算核的布局中不再出现所述路由死锁，得到目标神经形态芯片中计算核的布局。其中，终端102可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴设备，服务器104可以用独立的服务器或者是多个服务器组成的服务器集群来实现。可选的，该无线网络可以是2G网络、3G网络、4G网络或者5G网络、无线保真(Wireless Fidelity，简称WIFI)网络等。需要说明的是，该神经形态芯片中计算核的布局所需的路由策略及路由包传播模式可以存储在终端102中，也可以存储在服务器104中，还可以一部分存储在终端102中，另一部分存储在服务器104中，也就是说，本实施例对神经形态芯片中计算核的布局所需的路由策略及路由包传播模式并不做限定。
可以理解，本申请各个实施方式所涉及的方法，其执行主体可以是神经形态芯片中计算核的布局装置，该装置可以是通过软件、硬件或者软件硬件相结合的方式实现。该装置可以是终端的部分或全部，该装置也可以集成在云端服务器中，由终端设备在使用时进行调用。为了描述方便，下述方法实施例中的执行主体均以终端为例。
在一个实施例中，如图2所示，提供了一种神经形态芯片中计算核的布局的方法，以该方法应用于图1中的终端为例进行说明，包括以下步骤：
步骤S100，获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式。
其中，神经形态芯片中计算核的布局是指，神经形态芯片中计算核的规划设计方案。路由策略是指，数据包的转发方案。路由包传播模式是用于判断路由包何时结束传播。维序路由是路由策略的一种，当路由策略为维序路由时，每个数据包一次只在一个维度上路由，当在这个维度上到达了目标坐标之后，才按由低维到高维的顺序在另外的维度上路由。非维序路由是路由策略的一种，当路由策略为非维序路由时，数据包的路由方式具有随机性或自适应性，或者二者兼有。正常模式是指，路由包传递到目标地址后即结束路由过程。多播模式是指，路由包传递到目标地址后，根据多播判断结果可以再次启动路由过程转发该路由包。
具体的，终端可以通过软件分析、硬件扫描或者人工输入等方式获取神经形态芯片中计算核的布局所需的路由策略以及路由包传播模式。
步骤S200，根据所述路由策略以及所述路由包传播模式，选择约束条件。
其中，约束条件是指判断神经形态芯片中计算核的布局是否存在路由死锁风险的方法。
具体的，终端根据神经形态芯片中计算核的布局的路由策略以及路由包传播模式，选择与路由策略以及路由包传播模式相对应的约束条件。
步骤S300，根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险。
其中，预设算法是指用户预设的用于对芯片中计算核进行布局优化的迭代更新优化算法，例如模拟退火算法。路由死锁是指两个或两个以上路由包在传播过程中由于竞争资源或者由于彼此通信而造成的一种阻塞的现象。
具体的，终端执行预设算法，并根据其所选择的约束条件检测神经形态芯片中计算核的布局是否存在路由死锁风险。
步骤S400，若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
具体的，若根据终端所选择的约束条件判断神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法重新对该神经形态芯片中计算核的布局进行处理，并更新该神经形态芯片中计算核的布局，直到终端根据其所选择的约束条件，判断当前神经形态芯片中计算核的布局不存在路由死锁风险，则停止更新，将当前神经形态芯片中计算核的布局作为目标神经形态芯片中计算核的布局。
上述神经形态芯片中计算核的布局的方法，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁。
作为一种实施例，其中，如图3所示，步骤S200包括：
步骤S210，当所述路由策略为所述维序路由且所述路由包传播模式为所述多播模式时，则采用环路约束。
其中，环路约束是约束条件的一种，用于判断当前神经形态芯片中计算核的布局是否会造成路由包的路由路径出现闭合环路。
具体的，当终端判断路由策略为维序路由并且路由包传播模式为多播模式时，则终端根据环路约束判断神经形态芯片中计算核的布局是否存在路由死锁风险。
作为一种实施例，其中，如图4所示，步骤S300包括：
当所述约束方法为所述环路约束，所述判断所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
步骤S310，获取各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
步骤S320，根据所述各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系，检测从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，是否再次回到当前所述计算核的物理位置；
步骤S330，若能从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，再次回到当前所述计算核的物理位置，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
其中，计算核是指神经形态芯片上的计算核心，各个计算核心通过片上网络连接起来。物理位置是指计算核在二维神经网络中的二维坐标。逻辑连接关系是指，路由包从一个计算核路由到另一个计算核的路径。
具体的，对于迭代更新优化算法对神经形态芯片中计算核的布局的每一次更新，终端对每一个物理神经计算核进行遍历，并获取每一个物理神经计算核的物理位置序号以及神经计算核的逻辑连接关系，判断是否能从当前计算核的物理位置，根据逻辑连接关系遍历之后再次回到该计算核的物理位置，即判断路由路径中是否存在环路，若存在环路，则终端判定当前神经形态芯片中计算核的布局存在路由死锁风险。
例如，终端在遍历之前将神经形态芯片上的计算核设置为三个状态：white，grayand black，分别代表还没搜索到的神经计算核、已经搜索到但是还没搜索完的神经计算核以及已经搜索完的神经计算核，然后对每一个物理神经计算核进行遍历，假设当前正在处理的神经计算核是V，那么V的状态时gray，其余正在处理的神经计算核的状态也是gray，如果从状态为gray的神经计算核V再次遍历到状态为gray的神经计算核V，就说明当前神经形态芯片中计算核的布局中存在环路，即当前神经形态芯片中计算核的布局存在路由死锁风险。本实施例可以通过以下伪代码实现：
detect_cycle函数
定义空数组visited；
定义变量cycle并设置初值为0；
对于每个神经计算核i：
如果i的状态为white，则执行visit函数。
visit函数
将i存入数组visited；
将i的状态设为gray；
找到所有源神经计算核为i的目标神经计算核的序号，并依次存入数组ns；
对于ns中的每一神经计算核j：
判断其状态：
如果j的状态为white，则递归执行visit函数；
如果j的状态为gray，说明存在环路，则将cycle的值设为1，终止此次检测程序；
如果j的状态为black，不进行任何操作。
将j的状态设为black。
作为一种实施例，其中，如图3所述，步骤S200包括：
步骤S220，当所述路由策略为所述非维序路由且所述路由包传播模式为所述正常模式时，则采用转弯约束。
其中，转弯约束是约束条件的一种，用于判断当前神经形态芯片中计算核的布局是否会造成路由包的路由路径出现用户设定需要避免的转弯方式。
具体的，当终端判断路由策略为非维序路由并且路由包的传播模式为正常模式时，则终端根据转弯约束判断神经形态芯片中计算核的布局是否存在路由死锁风险。
作为一种实施例，其中，如图4所示，步骤S300包括：
当所述约束方法为所述转弯约束，所述判断所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
步骤S340，获取各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
步骤S350，根据各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系，判断所述计算核之间的逻辑关系是否满足预设关系；其中，所述预设关系包括：在二维神经形态网络中，路由包在第一方向的传播方向为负方向、第二方向的传播方向为负方向，或所述路由包在所述第一方向的传播方向为正方向、所述第二方向的传播方向为所述负方向；
步骤S360，若所述计算核之间的逻辑关系满足所述预设关系，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
其中，二维神经形态网络是指可以用二维坐标表示的模拟神经形态的网络布局。第一方向是指二维神经网络中的一个方向分量，如图5所示，第一方向代表水平方向，用字母x表示该方向，其中箭头所指方向为x方向的正方向。第二方向是指二维神经网络中的另一个方向分量，如图5所示，第二方向代表垂直方向，用字母y表示该方向，其中箭头所指方向为y方向的正方向。
具体的，终端获取各个计算核的物理位置，即二维坐标，以及各个计算核之间的逻辑连接关系，判断数据包的路由路径是否满足如下关系：dx<0且dy<0，或dx>0且dy<0，若满足，则当前神经形态芯片中计算核的布局存在避免死锁风险，其中，dx>0代表第一方向的传播方向为正方向，dx<0代表第一方向的传播方向为负方向，dy>0代表第二方向的传播方向为正方向，dy<0代表第二方向的传播方向为负方向，其中dx表示路由包传播路径上的某个路由包先经过的计算核二维坐标的x分量值与一个路由包后经过的计算核二维坐标的x分量值的差值(后者减去前者的差值)，dy表示路由包传播路径上的某个路由包先经过的计算核位置坐标的y分量值与一个路由包后经过的计算核位置坐标的y分量值的差值(后者减去前者的差值)。
例如，路由包传播路径上的一个路由包先经过的计算核的二维坐标是(1，3)，另一个路由包后经过的计算核的位置坐标为(4，2)，则dx＝3且dy＝-1，满足预设关系dx>0且dy<0，即路由包的传播方向在第一方向为正方向，第二方向为负方向，则终端判定该神经形态芯片中计算核的布局存在路由死锁风险。
例如，如图6所示，图中矩形方框代表神经网络中的计算核，框内数字代表该计算核的位置坐标，图中的两条折线箭头代表两种路由路径，折线a代表dx>0且dy<0的情况，折线b代表dx<0且dy<0的情况。本实施例可以通过以下伪代码实现：
turn_detect函数
定义变量turn并设置初值为0；
对于每个神经计算核i：
找到所有源神经计算核为i的目标神经计算核的序号，并依次存入数组ns；判断i与数组ns中的每一元素之间的相对位置关系是否为dx<0,dy<0及dx>0,dy<0中的一种，若是，则将turn的值设为1，终止此次检测程序。
作为一种实施例，其中，如图3所示，步骤S200包括：
步骤S230，当所述路由策略为所述非维序路由且所述路由包传播模式为所述多播模式时，则同时采用所述环路约束以及所述转弯约束。
具体的，当终端判断路由策略为非维序路由并且路由包的传播模式为多播模式时，则终端同时根据环路约束与转弯约束判断神经形态芯片中计算核的布局是否存在路由死锁风险。
作为一种实施例，其中，如图7所示，一种神经形态芯片中计算核的布局的方法还包括：
步骤S510，判断所述路由包传播模式是否为所述正常模式或所述多播模式；
步骤S520，若所述路由包传播模式是所述正常模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
步骤S530，若所述路由包传播模式是所述正常模式，且所述路由策略是所述维序路由，则不采用约束；
步骤S540，若所述路由包传播模式是所述正常模式，且所述路由策略是所述非维序路由，则采用所述转弯约束；
步骤S550，若所述路由包传播模式是所述多播模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
步骤S560，若所述路由包传播模式是所述多播模式，且所述路由策略是所述维序路由，则采用所述环路约束；
步骤S570，若所述路由包传播模式是所述多播模式，且所述路由策略是所述非维序路由，则同时采用所述转弯约束及所述环路约束。
具体的，终端判断路由包传播模式是正常模式还是多播模式，若路由包传播模式是正常模式，则判断路由策略是维序路由还是非维序路由，若路由包传播模式是正常模式，且路由策略是维序路由，则不采用约束；若路由包传播模式是正常模式，且路由策略是非维序路由，则采用转弯约束；若路由包传播模式是多播模式，则判断路由策略是否为维序路由或非维序路由，若路由包传播模式是多播模式，且路由策略是维序路由，则采用环路约束；若路由包传播模式是多播模式，且路由策略是非维序路由，则同时采用转弯约束及环路约束。
应该理解的是，虽然图1-7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-7中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
请一并参阅图8，本申请的一个实施例汇总，还提供一种神经形态芯片中计算核的布局的装置6000，所述装置6000包括：
路由信息获取模块601，用于获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
约束条件选择模块602，用于根据所述路由策略以及所述路由包传播模式，选择约束条件；
判断模块603，用于根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
目标芯片获取模块604，用于若执行所述预设算法的过程中，所述神经形态芯片中计算核的布局存在路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到执行所述预设算法时所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
上述神经形态芯片中计算核的布局的装置，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
作为一种实施例，其中，所述约束条件选择模块602包括：
环路约束模块，用于当所述路由策略为所述维序路由且所述路由包传播模式为所述多播模式时，则采用环路约束。
作为一种实施例，其中，所述判断模块603包括：
当所述约束方法为所述环路约束，所述判断所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
计算核信息获取模块，用于获取各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
遍历模块，用于根据所述各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系，检测从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，是否再次回到当前所述计算核的物理位置；
第一判定模块，用于若能从当前所述计算核的物理位置经过遍历之后，再次回到当前所述计算核的物理位置，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，所述约束条件选择模块602包括：
转弯约束模块，用于当所述路由策略为所述非维序路由且所述路由包传播模式为所述正常模式时，则采用转弯约束。
作为一种实施例，其中，所述判断模块603包括：
当所述约束方法为所述转弯约束，所述判断所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
计算核信息获取模块，用于获取各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
关系分析模块，用于根据各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系，判断所述计算核之间的逻辑关系是否满足预设关系；其中，所述预设关系包括：在二维神经形态网络中，路由包在第一方向的传播方向为负方向、第二方向的传播方向为负方向，或所述路由包在所述第一方向的传播方向为正方向、所述第二方向的传播方向为所述负方向；
第二判定模块，用于若所述计算核之间的逻辑关系满足所述预设关系，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，所述约束条件选择模块602包括：
双重约束模块，用于当所述路由策略为所述非维序路由且所述路由包传播模式为所述多播模式时，则同时采用所述环路约束以及所述转弯约束。
作为一种实施例，其中，所述装置6000还包括：
第一路由包传播模式判断模块，用于判断所述路由包传播模式是否为所述正常模式或所述多播模式；
第一路由策略判断模块，用于若所述路由包传播模式是所述正常模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
第一约束选择模块，用于若所述路由包传播模式是所述正常模式，且所述路由策略是所述维序路由，则不采用约束；
第二路由包传播模式判断模块，用于若所述路由包传播模式是所述正常模式，且所述路由策略是所述非维序路由，则采用所述转弯约束；
第二路由策略判断模块，用于若所述路由包传播模式是所述多播模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
第二约束选择模块，用于若所述路由包传播模式是所述多播模式，且所述路由策略是所述维序路由，则采用所述环路约束；
第三约束选择模块，用于若所述路由包传播模式是所述多播模式，且所述路由策略是所述非维序路由，则同时采用所述转弯约束及所述环路约束。
关于神经形态芯片中计算核的布局的装置的具体限定可以参见上文中对于神经形态芯片中计算核的布局的方法的限定，在此不再赘述。上述神经形态芯片中计算核的布局的装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储路由包传播模式等相关信息数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种神经形态芯片中计算核的布局的方法。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
根据所述路由策略以及所述路由包传播模式，选择约束条件；
根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
若根据所述约束条件，所述神经形态芯片中计算核的布局存在路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
上述计算机设备，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述维序路由且所述路由包传播模式为所述多播模式时，则采用环路约束。
作为一种实施例，其中，处理器执行的所述根据所述约束条件，检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
当所述约束方法为所述环路约束，所述检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
获取各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据所述各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系，检测从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，是否再次回到当前所述计算核的物理位置；
若能从当前所述计算核的物理位置经过遍历之后，再次回到当前所述计算核的物理位置，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述正常模式时，则采用转弯约束。
作为一种实施例，其中，处理器执行的所述根据所述约束条件，检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁情况包括：
当所述约束方法为所述转弯约束，所述检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
获取各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系，判断所述计算核之间的逻辑关系是否满足预设关系；其中，所述预设关系包括：在二维神经形态网络中，路由包在第一方向的传播方向为负方向、第二方向的传播方向为负方向，或所述路由包在所述第一方向的传播方向为正方向、所述第二方向的传播方向为所述负方向；
若所述计算核之间的逻辑关系满足所述预设关系，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述多播模式时，则同时采用所述环路约束以及所述转弯约束。
作为一种实施例，其中，处理器执行的所述方法还包括：
判断所述路由包传播模式是否为所述正常模式或所述多播模式；
若所述路由包传播模式是所述正常模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述维序路由，则不采用约束；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述非维序路由，则采用所述转弯约束；
若所述路由包传播模式是所述多播模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述维序路由，则采用所述环路约束；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述非维序路由，则同时采用所述转弯约束及所述环路约束。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
根据所述路由策略以及所述路由包传播模式，选择约束条件；
根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
若根据所述约束条件，所述神经形态芯片中计算核的布局存在路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
上述计算机可读存储介质，通过获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式，并根据该路由策略以及该路由包传播模式，选择约束条件，并执行预设算法，然后判断神经形态芯片中计算核的布局是否存在路由死锁风险，若神经形态芯片中计算核的布局存在路由死锁风险，则利用预设算法对该芯片进行重新布局，直到神经形态芯片中计算核的布局中不再存在路由死锁风险，并最终得到目标神经形态芯片中计算核的布局，可以避免路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述维序路由且所述路由包传播模式为所述多播模式时，则采用环路约束。
作为一种实施例，其中，处理器执行的所述根据所述约束条件，检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
当所述约束方法为所述环路约束，所述检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
获取各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据所述各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系，检测从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，是否再次回到当前所述计算核的物理位置；
若能从当前所述计算核的物理位置经过遍历之后，再次回到当前所述计算核的物理位置，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述正常模式时，则采用转弯约束。
作为一种实施例，其中，处理器执行的所述根据所述约束条件，检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
当所述约束方法为所述转弯约束，所述检验当前迭代能否使所述神经形态芯片中计算核的布局避免路由死锁风险包括：
获取各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系，判断所述计算核之间的逻辑关系是否满足预设关系；其中，所述预设关系包括：在二维神经形态网络中，路由包在第一方向的传播方向为负方向、第二方向的传播方向为负方向，或所述路由包在所述第一方向的传播方向为正方向、所述第二方向的传播方向为所述负方向；
若所述计算核之间的逻辑关系满足所述预设关系，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
作为一种实施例，其中，处理器执行的所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述多播模式时，则同时采用所述环路约束以及所述转弯约束。
作为一种实施例，其中，处理器执行的所述方法还包括：
判断所述路由包传播模式是否为所述正常模式或所述多播模式；
若所述路由包传播模式是所述正常模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述维序路由，则不采用约束；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述非维序路由，则采用所述转弯约束；
若所述路由包传播模式是所述多播模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述维序路由，则采用所述环路约束；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述非维序路由，则同时采用所述转弯约束及所述环路约束。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种神经形态芯片中计算核的布局的方法，其特征在于，所述方法包括：
获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
根据所述路由策略以及所述路由包传播模式，选择约束条件；
根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
2.根据权利要求1所述的方法，其特征在于，所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述维序路由且所述路由包传播模式为所述多播模式时，则采用环路约束。
3.根据权利要求2所述的方法，其特征在于，所述根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
当所述约束方法为所述环路约束，所述判断所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
获取各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据所述各个计算核的物理位置以及各个所述计算核之间的逻辑连接关系，检测从当前所述计算核的物理位置经过遍历各个计算核的物理位置之后，是否再次回到当前所述计算核的物理位置；
若能从当前所述计算核的物理位置经过遍历之后，再次回到当前所述计算核的物理位置，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
4.根据权利要求1所述的方法，其特征在于，所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述正常模式时，则采用转弯约束。
5.根据权利要求4所述的方法，其特征在于，所述根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险包括：
当所述约束方法为所述转弯约束，所述判断所述神经形态芯片中计算核的布局是否存在所述路由死锁风险包括：
获取各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系；
根据各个所述计算核的物理位置以及各个所述计算核之间的逻辑连接关系，判断所述计算核之间的逻辑关系是否满足预设关系；其中，所述预设关系包括：在二维神经形态网络中，路由包在第一方向的传播方向为负方向、第二方向的传播方向为负方向，或所述路由包在所述第一方向的传播方向为正方向、所述第二方向的传播方向为所述负方向；
若所述计算核之间的逻辑关系满足所述预设关系，则判断所述神经形态芯片中计算核的布局存在所述路由死锁风险。
6.根据权利要求1所述的方法，其特征在于，所述根据所述路由策略以及所述路由包传播模式，选择约束条件包括：
当所述路由策略为所述非维序路由且所述路由包传播模式为所述多播模式时，则同时采用所述环路约束以及所述转弯约束。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
判断所述路由包传播模式是否为所述正常模式或所述多播模式；
若所述路由包传播模式是所述正常模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述维序路由，则不采用约束；
若所述路由包传播模式是所述正常模式，且所述路由策略是所述非维序路由，则采用所述转弯约束；
若所述路由包传播模式是所述多播模式，则判断所述路由策略是否为所述维序路由或所述非维序路由；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述维序路由，则采用所述环路约束；
若所述路由包传播模式是所述多播模式，且所述路由策略是所述非维序路由，则同时采用所述转弯约束及所述环路约束。
8.一种神经形态芯片中计算核的布局的装置，其特征在于，所述方法包括：
路由信息获取模块，用于获取神经形态芯片中计算核的布局所需的路由策略及路由包传播模式；其中，所述路由策略包括维序路由以及非维序路由，所述路由包传播模式包括正常模式以及多播模式；
约束条件选择模块，用于根据所述路由策略以及所述路由包传播模式，选择约束条件；
判断模块，用于根据所述约束条件，执行预设算法，检测所述神经形态芯片中计算核的布局是否存在路由死锁风险；
目标芯片获取模块，用于若所述神经形态芯片中计算核的布局不满足所述约束条件，所述神经形态芯片中计算核的布局存在所述路由死锁风险，则对所述神经形态芯片中计算核的布局重新进行所述预设算法，并将所述神经形态芯片中计算核的布局进行更新，直到所述神经形态芯片中计算核的布局满足所述约束条件，得到目标神经形态芯片中计算核的布局。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811509500.2A CN111310906B (zh) | 2018-12-11 | 2018-12-11 | 神经形态芯片中计算核的布局的方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811509500.2A CN111310906B (zh) | 2018-12-11 | 2018-12-11 | 神经形态芯片中计算核的布局的方法、装置及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111310906A true CN111310906A (zh) | 2020-06-19 |
| CN111310906B CN111310906B (zh) | 2023-06-20 |
Family
ID=71146557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811509500.2A Active CN111310906B (zh) | 2018-12-11 | 2018-12-11 | 神经形态芯片中计算核的布局的方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111310906B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112149788A (zh) * | 2020-09-28 | 2020-12-29 | 复旦大学 | 一种基于蚁群算法的最小开销路由生成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030172180A1 (en) * | 2001-10-19 | 2003-09-11 | Sun Microsystems, Inc. | Efficient system and method of node and link insertion for deadlock-free routing on arbitrary topologies |
| US20040076122A1 (en) * | 2002-10-14 | 2004-04-22 | Wittorff Vaughan William | Implementation of constraints to ensure deadlock avoidance in networks |
| US20070101303A1 (en) * | 2005-11-03 | 2007-05-03 | Lizotech, Inc. | Method and apparatus for integrated circuit layout optimization |
| CN101610433A (zh) * | 2009-07-10 | 2009-12-23 | 北京邮电大学 | 一种支持策略解析的多约束条件路由选择方法 |
| CN101827417A (zh) * | 2010-04-23 | 2010-09-08 | 南京邮电大学 | 基于物联网区分服务的路由选择方法 |
| CN106549874A (zh) * | 2015-09-16 | 2017-03-29 | 龙芯中科技术有限公司 | 光路由器、片上网络、数据传输方法及装置 |
| WO2018054201A1 (zh) * | 2016-09-20 | 2018-03-29 | 清华大学 | 基于2D mesh网络的路由多播方法及系统 |
-
2018
- 2018-12-11 CN CN201811509500.2A patent/CN111310906B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030172180A1 (en) * | 2001-10-19 | 2003-09-11 | Sun Microsystems, Inc. | Efficient system and method of node and link insertion for deadlock-free routing on arbitrary topologies |
| US20040076122A1 (en) * | 2002-10-14 | 2004-04-22 | Wittorff Vaughan William | Implementation of constraints to ensure deadlock avoidance in networks |
| US20070101303A1 (en) * | 2005-11-03 | 2007-05-03 | Lizotech, Inc. | Method and apparatus for integrated circuit layout optimization |
| CN101610433A (zh) * | 2009-07-10 | 2009-12-23 | 北京邮电大学 | 一种支持策略解析的多约束条件路由选择方法 |
| CN101827417A (zh) * | 2010-04-23 | 2010-09-08 | 南京邮电大学 | 基于物联网区分服务的路由选择方法 |
| CN106549874A (zh) * | 2015-09-16 | 2017-03-29 | 龙芯中科技术有限公司 | 光路由器、片上网络、数据传输方法及装置 |
| WO2018054201A1 (zh) * | 2016-09-20 | 2018-03-29 | 清华大学 | 基于2D mesh网络的路由多播方法及系统 |
Non-Patent Citations (2)
| Title |
|---|
| BO YANG ET AL.: "Tree-Model Based Mapping for Energy-Efficient and Low-Latency Network-on-Chip" * |
| 吉高云;: "支持组播的自适应路由芯片设计" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112149788A (zh) * | 2020-09-28 | 2020-12-29 | 复旦大学 | 一种基于蚁群算法的最小开销路由生成方法 |
| CN112149788B (zh) * | 2020-09-28 | 2023-04-07 | 复旦大学 | 一种基于蚁群算法的最小开销路由生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111310906B (zh) | 2023-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7234370B2 (ja) | ニューラルネットワークを使用した集積回路フロアプランの生成 | |
| CN111126668B (zh) | 基于图卷积网络的Spark作业时间预测方法和装置 | |
| CN110221600B (zh) | 路径规划方法、装置、计算机设备和存储介质 | |
| CN108830900B (zh) | 关键点的抖动处理方法和装置 | |
| Lin et al. | POLAR: Placement based on novel rough legalization and refinement | |
| CN110929047A (zh) | 关注邻居实体的知识图谱推理方法和装置 | |
| CN110995520A (zh) | 网络流量预测方法、装置、计算机设备及可读存储介质 | |
| CN110824587B (zh) | 图像预测方法、装置、计算机设备和存储介质 | |
| CN112395247A (zh) | 数据的处理方法、存算一体芯片 | |
| CN115066694A (zh) | 计算图优化 | |
| KR102209076B1 (ko) | 가상 키보드 오타 보정을 위한 방법과 시스템 및 비-일시적인 컴퓨터 판독가능한 기록 매체 | |
| CN110824496B (zh) | 运动估计方法、装置、计算机设备和存储介质 | |
| CN108875914B (zh) | 对神经网络数据进行预处理和后处理的方法和装置 | |
| CN112257848A (zh) | 确定逻辑核布局的方法、模型训练方法、电子设备、介质 | |
| CN112699594A (zh) | 多智能体系统的二分共识控制律确定方法、装置、设备及存储介质 | |
| CN111310906B (zh) | 神经形态芯片中计算核的布局的方法、装置及设备 | |
| Sharifi et al. | Comparison of NoC routing algorithms using formal methods | |
| CN112765833B (zh) | 冗余多阶段任务系统动态任务的可靠性建模与评估方法 | |
| CN111008311B (zh) | 基于邻域弱连接的复杂网络节点重要性评估方法和装置 | |
| CN110737934B (zh) | 老虎窗屋面桁架节点的生成方法、装置和存储介质 | |
| CN111125809B (zh) | 建筑钢柱生成方法、装置、计算机设备和存储介质 | |
| WO2021146977A1 (zh) | 网络结构搜索方法和装置 | |
| CN110704897A (zh) | 墙龙骨模型和底导梁模型之间的连接节点放置方法和产品 | |
| CN113157806A (zh) | 网格数据分布式存储服务系统、方法、装置、设备及介质 | |
| CN111060127A (zh) | 车辆起点定位方法、装置、计算机设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |