CN111291532A - 片上系统互连可靠性仿真方法、装置、设备及存储介质 - Google Patents
片上系统互连可靠性仿真方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN111291532A CN111291532A CN202010054107.XA CN202010054107A CN111291532A CN 111291532 A CN111291532 A CN 111291532A CN 202010054107 A CN202010054107 A CN 202010054107A CN 111291532 A CN111291532 A CN 111291532A
- Authority
- CN
- China
- Prior art keywords
- simulation
- model
- circuit board
- simplified model
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Wire Bonding (AREA)
Abstract
本申请涉及一种片上系统互连可靠性仿真方法、装置、设备及存储介质。通过对芯片设计模型进行简化，并根据对应的材料参数和环境试验参数对简化模型进行仿真分析，得到芯片设计模型的可靠性结果。其中，简化模型至少包括关于片外互连结构的电路板简化模型，以及关于片内互连结构的键合线简化模型；仿真分析至少包括热学仿真、振动仿真和寿命仿真。基于此，本申请实施例综合考虑片上系统片外和片内的互连可靠性，且从热学和振动等方面来分析片上系统的失效情况，能够获得更为准确的仿真结果，提高准确性及仿真效率。此外，结合仿真得到的可靠性结果，能够便于设计师及时发现片上系统设计的薄弱环节，进而有针对性的改进设计。
Description
技术领域
本申请涉及片上系统测试技术领域，特别是涉及一种片上系统互连可靠性仿真方法、装置、设备及存储介质。
背景技术
随着设计规模和复杂度的日益增加，SoC(System on Chip，片上系统/系统级芯片)内部的电场和电流密度会不断增大，进而使芯片的可靠性问题变得日益严峻。例如，来自电流密度的电热效应可能会使SoC器件电参数发生漂移变化，缩短器件寿命或使器件烧毁。此外，新材料和新器件结构的使用也引入了新的可靠性问题，例如，由多种材料组成的封装，因为材料的热膨胀系数(CTE)不匹配，同样会导致多种可靠性问题。
在SoC可靠性测试的过程中，发明人发现传统技术中至少存在如下问题：芯片设计涉及的因素多，传统的SoC可靠性测试准确性差。
发明内容
基于此，有必要针对传统的SoC可靠性测试存在准确性差的问题，提供一种片上系统互连可靠性仿真方法、装置、设备及存储介质。
为了实现上述目的，一方面，本申请实施例提供了一种片上系统互连可靠性仿真方法，包括：
对获取到的芯片设计模型进行简化，得到简化模型；简化模型包括电路板简化模型和键合线简化模型；
根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果；仿真分析包括热学仿真、振动仿真和寿命仿真。
在其中一个实施例中，对获取到的芯片设计模型进行简化，得到简化模型的步骤至少包括以下步骤中的至少一项：
按照散热简化条件对芯片设计模型进行简化，得到用于热学仿真的电路板简化模型；散热简化条件包括删除尺寸小于预设测试尺寸的非散热部件，和/或，删除功耗小于预设测试功耗的器件；
按照振动简化条件对芯片设计模型进行简化，得到用于振动仿真的电路板简化模型；振动简化条件包括保留质量大于预设测试质量的器件，保留非均匀分布的器件，以及将删除掉的器件的质量增加到芯片设计模型的电路板中；
根据芯片设计模型的芯片内部热应力分布情况，确定承受热应力最大的单根键合线，并基于单根键合线对芯片设计模型进行简化，得到仅包含单根键合线的键合线简化模型。
在其中一个实施例中，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析。
在其中一个实施例中，对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析的步骤包括以下步骤中的至少一项：
根据电路板简化模型中的材料属性，对电路板简化模型进行网格划分，并采用约束算法建立器件和电路板之间的装配关系，得到用于热学仿真的电路板简化模型；
分别对电路板简化模型中的器件和电路板进行网格划分，并采用PatchIndependent算法建立器件和电路板之间的装配关系，得到用于振动仿真的电路板简化模型；
根据材料属性，对键合线简化模型中的键合线键合部分进行网格划分，得到用于热学仿真和振动仿真的键合线简化模型。
在其中一个实施例中，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
根据获取到的工作环境温度以及大气参数，对电路板简化模型进行热学仿真，得到电路板热分析结果；电路板热分析结果包括最高壳温和电路板表面最高温；
对电路板简化模型施加约束条件，并根据获取到的随机振动试验的功率谱密度对电路板简化模型进行振动仿真，得到电路板模态分析结果；电路板模态分析结果包括电路板振型、固有频率、SoC振型、位移最大值和加速度最大值；
基于芯片设计模型中各元器件在电路板上的相对位置，得到元器件Calce模型且设置元器件Calce模型中各元器件对应的封装形式，并通过加载温度循环参数和随机振动参数，对元器件Calce模型进行寿命仿真，得到寿命仿真结果；温度循环参数为根据最高壳温和电路板表面最高温得到；随机振动参数为根据功率谱密度和固有频率得到。
在其中一个实施例中，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
按照键合线的键合方式设置键合线简化模型中焊盘和键合线的材料参数，且以固定焊盘下表面的模式设置键合线简化模型的边界条件；
采用电路板热分析结果中的最高温度，对设置后的键合线简化模型进行热学仿真，得到最大热应力。
在其中一个实施例中，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
按照键合线的键合方式设置键合线简化模型中焊盘和键合线的材料参数，且将键合线两端焊盘的地面设置为固定约束；
采用功率谱密度，对设置后的键合线简化模型进行振动仿真，得到模态振型和前六阶固有频率。
另一方面，本申请实施例还提供了一种片上系统互连可靠性仿真装置，包括：
模型简化模块，用于对获取到的芯片设计模型进行简化，得到简化模型；简化模型包括电路板简化模型和键合线简化模型；
模型仿真模块，用于根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果；仿真分析包括热学仿真、振动仿真和寿命仿真。
在其中一个实施例中，提供了一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上述的片上系统互连可靠性仿真方法。
在其中一个实施例中，提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述的片上系统互连可靠性仿真方法。
上述技术方案中的一个技术方案具有如下优点和有益效果：
通过对芯片设计模型进行简化，并根据对应的材料参数和环境试验参数对简化模型进行仿真分析，得到芯片设计模型的可靠性结果。其中，简化模型至少包括关于片外互连结构的电路板简化模型，以及关于片内互连结构的键合线简化模型；仿真分析至少包括热学仿真、振动仿真和寿命仿真。基于此，本申请实施例综合考虑片上系统片外和片内的互连可靠性，且从热学和振动等方面来分析片上系统的失效情况，能够获得更为准确的仿真结果，提高准确性及仿真效率。此外，结合仿真得到的可靠性结果，能够便于设计师及时发现片上系统设计的薄弱环节，进而有针对性的改进设计。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为一个实施例中片上系统互连可靠性仿真方法的第一示意性流程图；
图2为一个实施例中片上系统互连可靠性仿真方法的第二示意性流程图；
图3为一个实施例中片上系统互连可靠性仿真方法的第三示意性流程图；
图4为一个实施例中片上系统互连可靠性仿真方法的第四示意性流程图；
图5为一个实施例中片上系统互连可靠性仿真方法的第五示意性流程图；
图6为一个实施例中简化模型的结构示意图；
图7为一个实施例中片上系统互连可靠性仿真装置的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
针对SoC存在的可靠性问题，国内外学者开展了大量的研究工作，具体的实施途径包括：
1、通过对包括多个部件的PCB组件模型的仿真，确定组件的固有频率和振型，结合部件本地主振荡，可识别出发生现场故障可能性相对高的部件。
2、通过四个阶段对采样中心和采样协方差进行计算，当失效概率仿真结果趋于稳定时，停止仿真后即可完成自适应重要抽样的性能可靠性仿真。
3、通过新生成高精度的衬底电流模型，实现高精度的、应用范围广泛的热载流子退化仿真。
4、利用神经网络强大的非线性映射功能和快速学习能力的优势，通过神经网络对EM可靠性输入输出关系建模、训练模型，并且在此模型建立后得出关于多种工作条件下的可靠性的结果，可以在非常短的时间预测不同条件下的可靠性数据；接着，将ANN引入到射频功率放大器互连可靠性模型研究过程中，充分利用ANN模型建立之前不需要对被建模对象的机理和输入/输出关系有相关的经验知识，即可提高射频功率放大器互连可靠性建模分析效率。
5、基于SoC可靠性需求，分别从片上系统的时域、空间域，提出相关基础性保护机制，可确保SoC系统运行时的可靠性。
6、使用仿真对焊点失效进行分析，不仅缩短了球形触点陈列封装焊点可靠性分析的周期，而且给出了球形触点阵列封装焊点可靠的使用寿命数据，为前期设计提供依据、后期改进提供优化方向。
然而，传统的可靠性测试至少存在以下缺点：
一是缺少专门针对片上系统开展的互连可靠性仿真方法。传统的仿真方案对片上系统的适用性较差，并且只是停留在模型优化阶段，未形成简单实用、系统性的工程化实施方案。
二是对片上系统存在的互连可靠性问题考虑不足，往往只是对SoC片外封装焊点的可靠性进行仿真研究。事实上，SoC片内的键合线失效也是不可忽视的问题，因此，传统的仿真方法可能会对仿真结果的准确度产生不利影响。
三是传统的仿真模型构建方法较为复杂，并且对仿真软件、仿真计算机的要求较高，适用性较差，不利于仿真方法的推广应用。
为此，本申请实施例针对片上系统互连可靠性虚拟化验证的工程需求，提出一种新型的可靠性仿真方法，便于设计师在芯片设计阶段对片上系统可靠性进行仿真验证，发现产品薄弱环节，进而改进设计。
在一个实施例中，提供了一种片上系统互连可靠性仿真方法，如图1所示，包括：
步骤S110，对获取到的芯片设计模型进行简化，得到简化模型；简化模型包括电路板简化模型和键合线简化模型。
步骤S120，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果；仿真分析包括热学仿真、振动仿真和寿命仿真。
具体而言，获取芯片设计模型，该芯片设计模型可为设计好的电路板输出文件，例如IDF和emn/emp等。对芯片设计模型进行简化，保留与仿真分析对应的器件及结构，得到简化模型。简化模型至少包括电路板简化模型、键合线简化模型以及电磁场简化模型等。其中，电路板简化模型可用于芯片设计模型的片外系统仿真分析，键合线简化模型可用于芯片设计模型的片内系统仿真分析；具体地，电路板简化模型主要包括电路板基板以及设于电路板上的器件，键合线简化模型主要包括键合线以及键合线连接的焊盘；其中，键合线可包括金线、银线等，此处不做具体限定。示例性地，芯片设计模型的简化过程可例如：删除连接通孔、删除圆角、删除小电阻以及根据圣维南原理简化片内的金线模型等，具体的简化方式可根据芯片的实际设计进行调整，此处不做具体限制。
进一步地，获取简化模型对应的材料参数，以及仿真分析对应的环境试验参数，进而根据获取到的参数对简化模型进行相应的仿真分析，得到对应的可靠性结果，并将可靠性结果输出到显示终端、打印设备或存储设备。材料参数用于体现简化模型中各器件及结构的材料属性；具体地，材料参数可包括材料导热系数、材料机械系数等，例如，封装外壳的导热系数、引脚的导热系数、导电胶的导热系数、管壳的机械系数以及芯片的机械系数等。环境试验参数用于设置仿真分析的试验条件；具体地，环境试验参数可包括工作环境温度、环控参数、振动试验的功率谱密度以及最高运行温度等，此处不做具体限定。
仿真分析可包括热学仿真、振动仿真、寿命仿真和电磁仿真等；热学仿真可用于获取简化模型的热应力、电路板表面平均温度、电路板表面最高温度以及壳温等热学试验结果；振动仿真可用于获取简化模型的振型、固有频率、位移最大值和加速度最大值等振动试验结果；寿命仿真可用于根据热学仿真和振动仿真的结果来获取平均失效寿命等失效评价结果。应该注意的是，针对不同类型的仿真分析，可分别获取对应的环境试验参数，例如热学仿真可获取工作环境温度，振动仿真可获取功率谱密度最大值等，此处不做具体限定；同样地，针对电路板简化模型和键合线简化模型，可分别进行相应的仿真分析；具体的参数设定、仿真分析类型和过程可根据实际需要进行设置，此处不做具体限定。
示例性地，根据电路板简化模型的材料参数和对应的环境试验参数，对电路板简化模型分别进行热学仿真、振动仿真和寿命仿真，得到电路板简化模型的仿真分析结果；根据键合线简化模型的材料参数和对应的环境试验参数，且结合电路板简化模型的仿真分析结果，对键合线简化模型进行热学仿真、振动仿真和寿命仿真，得到键合线简化模型的仿真分析结果；处理两个仿真分析结果，得到芯片设计模型的可靠性结果。
需要说明的是，本申请实施例可由计算机终端等处理设备来执行。针对芯片设计模型的片外系统仿真分析，可分别针对不同类型的仿真分析，生成对应的电路板简化模型，例如用于热学仿真的电路板简化模型和用于振动仿真的电路板简化模型，并采用相对应的材料参数和环境试验参数进行试验。同样地，针对芯片设计模型的片内系统仿真分析，可分别针对不同类型的仿真分析，生成对应的键合线简化模型，并采用相对应的材料参数和环境试验参数进行试验。
本申请实施例综合考虑片上系统片内和片外的互连可靠性，且通过模型简化后，从热学仿真、振动仿真和寿命仿真进行试验分析，能够有效提高芯片可靠性检测的准确度和效率，便于发现芯片设计的薄弱环节，可为片上系统的虚拟化验证提供借鉴与技术输入。
在一个示例中，如图2所示，在开展片上系统可靠性仿真工作时，首先需通过设计数据和使用数据提取详细的应力应变。其次，将仿真工作包括片内互连可靠性仿真和片外互连可靠性仿真；片内互连可靠性仿真主要考虑键合线疲劳，片外互连可靠性仿真主要考虑引脚焊接疲劳；同时，上述两种可靠性仿真均建立在对片上系统的热分析、振动分析和寿命分析基础之上，其中，热分析和振动分析的仿真结果可作为寿命分析的仿真输入，通过仿真结果的分析，进而可对片上系统进行改进设计。
在一个实施例中，如图3所示，对获取到的芯片设计模型进行简化，得到简化模型的步骤包括：
步骤S112，按照散热简化条件对芯片设计模型进行简化，得到用于热学仿真的电路板简化模型；散热简化条件包括删除尺寸小于预设测试尺寸的非散热部件，和/或，删除功耗小于预设测试功耗的器件。
具体而言，针对片外系统的热学仿真，可按照散热简化条件，保留与散热相关的部件，得到便于热学仿真的电路板简化模型。散热简化条件可包括删除尺寸小于预设测试尺寸的非散热部件，删除功耗小于预设测试功耗的器件，以及删除与热分析无关的连接部件等。其中，预设测试尺寸与预设测试功耗可根据实际芯片类型和设计进行设置，此处不做具体限定。
示例性地，按照散热简化条件对芯片设计模型进行简化可包括以下步骤中的至少一项：
a)去掉尺寸较小的孔(如镀通孔等)。对于孔的简化，若孔是用来固定螺钉的，则把螺钉删除，把孔填满，这样模型即得到了简化，同时又不影响热仿真；但对于某些用来通风的孔，虽然尺寸不大，在简化时也不能删除。即模型简化过程中需要结合实体模型。
b)去掉尺寸较小的凸起，如凸台等。
c)去掉尺寸较小的圆角，如倒角等。
d)删除所有与热分析无关的连接件，如螺钉、连接器和电缆等；
e)保留关键散热部件。
本申请实施例可根据散热简化条件对导入的芯片设计模型进行简化，忽略小尺寸非散热部件及小功耗器件，保留电路板上的各大功耗器件建模，得到用于热学分析的电路板简化模型，提高测试的效率及方案的适用性。示例性地，本申请实施例提及的模型简化，可通过将芯片设计模型导入到Solidworks软件中来实现。
在一个实施例中，如图3所示，对获取到的芯片设计模型进行简化，得到简化模型的步骤包括：
步骤S114，按照振动简化条件对芯片设计模型进行简化，得到用于振动仿真的电路板简化模型；振动简化条件包括保留质量大于预设测试质量的器件，保留非均匀分布的器件，以及将删除掉的器件的质量增加到芯片设计模型的电路板中。
具体而言，针对片外系统的振动仿真，可按照振动简化条件，删除质量小于预设测试质量、且分布均匀的器件，例如小电阻、电容等，同时，将删除的器件的质量增加到电路板中，得到便于振动仿真的电路板简化模型。其中，预设测试质量可根据实际芯片类型和设计进行设置，此处不做具体限定；器件是否为非均匀分布可通过现有的统计分析得到，此处不做具体限定。
示例性地，按照振动简化条件对芯片设计模型进行简化可包括步骤：保留质量大于1g(克)或在板上分布不均匀的器件，将1g以下且分布均匀的器件如小电阻、电容省略；为保持模型整体重量与实体一致，将省略器件的重量赋予电路板。
本申请实施例可根据振动简化条件对导入的芯片设计模型进行简化，忽略质量小且分布均匀的器件，保留模型的质量，得到用于振动分析的电路板简化模型，提高测试的效率及方案的适用性。
在一个实施例中，如图3所示，对获取到的芯片设计模型进行简化，得到简化模型的步骤包括：
步骤S116，根据芯片设计模型的芯片内部热应力分布情况，确定承受热应力最大的单根键合线，并基于单根键合线对芯片设计模型进行简化，得到仅包含单根键合线的键合线简化模型。
具体而言，SoC芯片内部通过键合线键合，实现芯片内外部之间的电气互联。由于键合线数量众多，按实际情况建立SoC内部键合线模型较为复杂，为此，可根据圣维南原理对本模型进行简化，最终只对单根键合线进行模拟仿真。具体地，SoC内部材料之间的热膨胀系数不同，在温度的作用下，内部会产生热应力，本申请实施例可根据芯片内部的热应力分布情况，将承受热应力最大的键合线确认为用于仿真分析的单根键合线；进一步地，基于承受热应力最大的键合线进行模型简化，得到单根键合线的键合线简化模型。
本申请实施例可根据承受热应力最大的键合线对导入的芯片设计模型进行简化，得到可用于热学分析和振动分析的键合线简化模型，提高片内系统仿真测试的效率及适用性。
具体而言，本申请实施例通过简单有效的模型简化方法，可对芯片引脚和内部键合线模型进行快速简化处理，便于设计师直接上手操作；同时，实际验证结果表明：采用本申请实施例得出的结果具有较高的可操作性、准确度。
综上，本申请实施例可对片上系统进行快速简化建模，有效解决传统建模方法可操作性差、仿真效率低的问题。
在一个实施例中，如图4所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S122，对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析。
具体而言，在进行仿真分析之前，可先分别对电路板简化模型和键合线简化模型进行网格划分，进一步提高仿真分析的准确度。需要说明的是，网格划分可根据仿真分析的类型、计算规模以及结果精度等试验需求进行设置，此处不做具体限定。
在一个实施例中，对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析的步骤包括：
根据电路板简化模型中的材料属性，对电路板简化模型进行网格划分，并采用约束算法建立器件和电路板之间的装配关系，得到用于热学仿真的电路板简化模型。
具体而言，针对片外系统的热学仿真，可根据材料属性对电路板简化模型中的各部分进行网格划分，且用约束算法建立简化模型中器件和电路板之间的装配关系，得到用于热学仿真的电路板简化模型，提高片外热学仿真的准确度。
在一个示例中，在ANSYS WORKBENCH中导入CAD简化模型后，根据材料属性对模型各部分进行网格划分；对于关键部位尤其是目标SoC，需设定局部网格；进一步地，用内部MPC约束算法建立接触单元来处理个器件和电路板的装配关系，进而可进行片外热学仿真。
在一个实施例中，对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析的步骤包括：
分别对电路板简化模型中的器件和电路板进行网格划分，并采用PatchIndependent算法建立器件和电路板之间的装配关系，得到用于振动仿真的电路板简化模型。
具体而言，针对片外系统的振动仿真，可分别对电路板简化模型中的器件和电路板进行网格划分，且用Patch Independent算法建立电路板简化模型中器件和电路板之间的装配关系，得到用于振动仿真的电路板简化模型，提高片外振动仿真的准确度。
在一个示例中，采用SHELL181单元对模型中的电路板基板进行网格划分，采用SOLID185单元完成模型中器件的网格划分，并用内部Patch Independent算法建立接触单元来处理各器件和电路板之间的装配关系，进而可进行片外振动仿真。
在一个实施例中，对简化模型进行网格划分，并根据网格划分后的简化模型进行仿真分析的步骤包括：
根据材料属性，对键合线简化模型中的键合线键合部分进行网格划分，得到用于热学仿真和振动仿真的键合线简化模型。
具体而言，针对片内系统的热学仿真和振动仿真，可根据材料属性对键合线简化模型中键合线键合部分进行网格划分，例如金线、焊盘等，得到用于热学仿真的电路板简化模型，提高片外热学仿真的准确度。
在一个示例中，在ANSYS Workbench中导入SoC金线键合模型(键合线简化模型)，根据材料属性对模型各部分进行网格划分，并使用高级网格设置，打开Proximity andCurvature，将Relevance Center设置为Fine，进而可进行片内热学仿真和振动仿真。
在一个实施例中，如图5所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S124，根据获取到的工作环境温度以及大气参数，对电路板简化模型进行热学仿真，得到电路板热分析结果；电路板热分析结果包括最高壳温和电路板表面最高温。
具体而言，针对片外系统的热学仿真，可获取模型对应的工作环境温度以及大气参数，设置热学仿真条件并对电路板简化模型进行热学仿真，得到最高壳温和电路板表面最高温等电路板热分析结果。需要说明的是，热学仿真主要用于分析在一定工作环境温度下，器件工作时的表壳温度；热学仿真的环境条件通常可根据基本试验中的各种工作环境温度，以及产品工作时对应的大气条件和环控条件来制定，分析时可着重分析最高温条件下的试验结果。基于此，本申请实施例可根据芯片的实际运行环境来进行热学仿真，提高测试准确度。
在一个实施例中，如图5所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S126，对电路板简化模型施加约束条件，并根据获取到的随机振动试验的功率谱密度对电路板简化模型进行振动仿真，得到电路板模态分析结果；电路板模态分析结果包括电路板振型、固有频率、SoC振型、位移最大值和加速度最大值。
具体而言，可按工程实际对电路板简化模型施加约束条件，示例性地，可设置分析类型为“Modal”，定义求解阶数并进行数值求解。进一步地，可参照典型芯片产品试验条件，确定电路板简化模型的随机振动试验的功率谱密度并进行振动仿真，进而从模态仿真结果中提取电路板振型、电路板固有频率及SoC振型等作为振动评价要素。基于此，本申请实施例可根据芯片的标准试验条件来进行振动仿真，提高测试准确度。
在一个实施例中，如图5所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S128，基于芯片设计模型中各元器件在电路板上的相对位置，得到元器件Calce模型且设置元器件Calce模型中各元器件对应的封装形式，并通过加载温度循环参数和随机振动参数，对元器件Calce模型进行寿命仿真，得到寿命仿真结果；温度循环参数为根据最高壳温和电路板表面最高温得到；随机振动参数为根据功率谱密度和固有频率得到。
具体而言，片外系统的寿命仿真可基于对电路板简化模型的热学仿真结果和振动仿真结果来进行；具体地，可根据电路板与元器件的相对位置关系建立Calce模型，并设置该模型中各元器件的封装形式，进而对该模型加载温度循环参数和随机振动参数，进行寿命仿真试验。基于此，本申请可基于热学仿真和振动仿真的结果来进行寿命仿真，提高测试的效率和准确度。
示例性地，根据元器件在SoC电路板中的相对位置得到元器件Calce模型，并设置各个元器件相对应的封装形式。进一步地，基于热学仿真获取到的SoC最高壳温和SoC安装位置的电路板表面最高温度，以温度循环剖面的形式输入到calcePWA软件中；且基于随机振动仿真中的功率谱密度最大值和固有频率，以随机振动剖面的形式输入到calcePWA软件中。在定义并加载SoC温度循环剖面和随机振动剖面后，即可对集成电路在各种类型剖面下的平均失效寿命进行分析，进而可得到寿命仿真结果。
在一个实施例中，如图5所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S130，按照键合线的键合方式设置键合线简化模型中焊盘和键合线的材料参数，且以固定焊盘下表面的模式设置键合线简化模型的边界条件。
步骤S132，采用电路板热分析结果中的最高温度，对设置后的键合线简化模型进行热学仿真，得到最大热应力。
具体而言，在分析有限元模型时，其材料参数必须设计规范；针对片内系统的热学仿真，由于键合线可通过热压键合法、超声键合法或者热超声键合法等焊接在焊盘上，因此，需要定义键合线和焊盘的材料参数。进一步地，键合线焊接在焊盘上面，因此，固定焊盘下表面，并将热学仿真中获取的最高温度加载在键合线以及焊盘上，从而可提取键合线键合中的最大热应力。需要说明的是，电路板热分析结果中的最高温度可根据实际需求进行设置，例如，可为所有结果数据中的最高温度，也可为最高壳温或电路板表面最高温等，此处不做具体限定。本申请实施例可基于电路板简化模型的热学仿真结果，对键合线简化模型进行热学仿真，提高测试的效率和准确度。
在一个实施例中，如图5所示，根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
步骤S134，按照键合线的键合方式设置键合线简化模型中焊盘和键合线的材料参数，且将键合线两端焊盘的地面设置为固定约束。
步骤S136，采用功率谱密度，对设置后的键合线简化模型进行振动仿真，得到模态振型和前六阶固有频率。
具体而言，针对片内系统的振动仿真，由于键合线两端分别固定在芯片焊盘以及基板焊盘上，因此，在定义了键合线简化模型中焊盘和键合线的材料参数后，将两端焊盘的地面设置为固定约束，并且参照典型SoC产品环境试验条件，确定电路板随机振动试验的功率谱密度；进一步地，提取键合线在此仿真条件下产生的模态振型，对模态分析结果中键合线键合的固有频率进行归纳，即可得到键合线的前六阶固有频率。本申请实施例可参照电路板随机振动试验的功率谱密度对键合线简化模型进行振动仿真，提高测试的效率和准确度。
应该注意的是，上述对简化模型进行仿真分析的过程，均可在网格划分后执行，即，仿真分析的对象可为网格划分后的简化模型，此处不再重复赘述。
在一个实施例中，材料参数包括材料导热系数。
具体而言，常见仿真的电路基板材料均为FR4，器件封装材料主要为塑料、陶瓷，焊接材料为焊锡。各种材料的导热系数可如表1所示。
表1材料导热系数
在一个实施例中，材料参数包括材料机械参数，包括弹性模量、泊松比以及密度等，各材料机械参数如表2所示。
表2材料机械参数
应该理解的是，虽然图1至5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1至5中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个示例中，以某型片上系统片外互连可靠性仿真为例，通过从热、振动、寿命三个方面对其开展可靠性仿真，即可得出如下仿真结果：
(1)热学仿真
根据对应的散热简化原则对目标SoC三维模型进行简化，省略SoC引脚上端的金属环，将SoC引脚简化为圆柱，简化后的模型如图6所示，图6(a)为SoC引脚简化示意图，图6(b)为电路板简化模型示意图。
(2)振动仿真
确定电路板随机振动试验的功率谱密度最大值W0为0.04g2/Hz，根据升降谱公式W0＝W1(f0/f1)m，式中m＝N/3，N＝dB/OCT；由此可得到频率为20Hz(赫兹)时W1＝0.01g2/Hz，频率为2000Hz时W2＝0.007g2/Hz。
对随机振动位移和加速度结果进行归纳，电路板的最大位移值为0.0297mm(毫米)，加速度最大值为26.97g，出现在电路板左上角；SoC位移最大值为0.0014mm，加速度最大值为14.19，出现在SoC右侧位置。
(3)寿命分析
定义并加载SoC温度循环剖面和随机振动剖面后，即可对集成电路在各种类型剖面下的平均失效寿命进行分析。从表3中可看出，SoC分别在温循剖面和随机振动剖面的作用下，SoC的失效寿命都大于30年，说明SoC在温循和随机振动的加载条件下能够满足使用要求。
表4寿命仿真结果
本申请实施例综合考虑了芯片片外和片内的可靠性问题，且对仿真流程中的每个阶段考虑更为合理、全面，使仿真结果更加贴合实际。同时，在对片外和片内分别进行热学、振动及寿命仿真前，进行模型简化，设计师可利用自身已有设计数据快速完成仿真建模工作，在保证仿真准确度的前提下，提升仿真效率。
在一个实施例中，听了一种片上系统互连可靠性仿真装置，如图7所示，包括：
模型简化模块，用于对获取到的芯片设计模型进行简化，得到简化模型；所述简化模型包括电路板简化模型和键合线简化模型。
模型仿真模块，用于根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果；所述仿真分析包括热学仿真、振动仿真和寿命仿真。
关于片上系统互连可靠性仿真装置的具体限定可以参见上文中对于片上系统互连可靠性仿真方法的限定，在此不再赘述。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。上述片上系统互连可靠性仿真装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
对获取到的芯片设计模型进行简化，得到简化模型；简化模型包括电路板简化模型和键合线简化模型；
根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果；仿真分析包括热学仿真、振动仿真和寿命仿真。
关于计算机设备的具体限定可以参见上文中对于片上系统互连可靠性仿真方法的限定，在此不再赘述。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
对获取到的芯片设计模型进行简化，得到简化模型；简化模型包括电路板简化模型和键合线简化模型；
根据简化模型的材料参数以及获取到的环境试验参数，对简化模型进行仿真分析，得到并输出可靠性结果；仿真分析包括热学仿真、振动仿真和寿命仿真。
关于计算机可读存储介质的具体限定可以参见上文中对于片上系统互连可靠性仿真方法的限定，在此不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线式动态随机存储器(Rambus DRAM，简称RDRAM)以及接口动态随机存储器(DRDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种片上系统互连可靠性仿真方法，其特征在于，包括：
对获取到的芯片设计模型进行简化，得到简化模型；所述简化模型包括电路板简化模型和键合线简化模型；
根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果；所述仿真分析包括热学仿真、振动仿真和寿命仿真。
2.根据权利要求1所述的片上系统互连可靠性仿真方法，其特征在于，对获取到的芯片设计模型进行简化，得到简化模型的步骤至少包括以下步骤中的至少一项：
按照散热简化条件对所述芯片设计模型进行简化，得到用于所述热学仿真的电路板简化模型；所述散热简化条件包括删除尺寸小于预设测试尺寸的非散热部件，和/或，删除功耗小于预设测试功耗的器件；
按照振动简化条件对所述芯片设计模型进行简化，得到用于所述振动仿真的电路板简化模型；所述振动简化条件包括保留质量大于预设测试质量的器件，保留非均匀分布的器件，以及将删除掉的器件的质量增加到所述芯片设计模型的电路板中；
根据所述芯片设计模型的芯片内部热应力分布情况，确定承受热应力最大的单根键合线，并基于所述单根键合线对所述芯片设计模型进行简化，得到仅包含所述单根键合线的所述键合线简化模型。
3.根据权利要求1或2所述的片上系统互连可靠性仿真方法，其特征在于，根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
对所述简化模型进行网格划分，并根据所述网格划分后的简化模型进行所述仿真分析。
4.根据权利要求3所述的片上系统互连可靠性仿真方法，其特征在于，对所述简化模型进行网格划分，并根据所述网格划分后的简化模型进行所述仿真分析的步骤包括以下步骤中的至少一项：
根据所述电路板简化模型中的材料属性，对所述电路板简化模型进行网格划分，并采用约束算法建立器件和电路板之间的装配关系，得到用于所述热学仿真的电路板简化模型；
分别对所述电路板简化模型中的器件和电路板进行网格划分，并采用PatchIndependent算法建立所述器件和所述电路板之间的装配关系，得到用于所述振动仿真的电路板简化模型；
根据材料属性，对所述键合线简化模型中的键合线键合部分进行网格划分，得到用于所述热学仿真和所述振动仿真的键合线简化模型。
5.根据权利要求1或2所述的片上系统互连可靠性仿真方法，其特征在于，根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
根据获取到的工作环境温度以及大气参数，对所述电路板简化模型进行热学仿真，得到电路板热分析结果；所述电路板热分析结果包括最高壳温和电路板表面最高温；
对所述电路板简化模型施加约束条件，并根据获取到的随机振动试验的功率谱密度对所述电路板简化模型进行振动仿真，得到电路板模态分析结果；所述电路板模态分析结果包括电路板振型、固有频率、SoC振型、位移最大值和加速度最大值；
基于芯片设计模型中各元器件在电路板上的相对位置，得到元器件Calce模型且设置所述元器件Calce模型中各元器件对应的封装形式，并通过加载温度循环参数和随机振动参数，对所述元器件Calce模型进行寿命仿真，得到寿命仿真结果；所述温度循环参数为根据所述最高壳温和所述电路板表面最高温得到；所述随机振动参数为根据所述功率谱密度和所述固有频率得到。
6.根据权利要求5所述的片上系统互连可靠性仿真方法，其特征在于，根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
按照键合线的键合方式设置所述键合线简化模型中焊盘和键合线的材料参数，且以固定所述焊盘下表面的模式设置所述键合线简化模型的边界条件；
采用所述电路板热分析结果中的最高温度，对设置后的键合线简化模型进行热学仿真，得到最大热应力。
7.根据权利要求5所述的片上系统互连可靠性仿真方法，其特征在于，根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果的步骤包括：
按照键合线的键合方式设置所述键合线简化模型中焊盘和键合线的材料参数，且将所述键合线两端焊盘的地面设置为固定约束；
采用所述功率谱密度，对设置后的键合线简化模型进行振动仿真，得到模态振型和前六阶固有频率。
8.一种片上系统互连可靠性仿真装置，其特征在于，包括：
模型简化模块，用于对获取到的芯片设计模型进行简化，得到简化模型；所述简化模型包括电路板简化模型和键合线简化模型；
模型仿真模块，用于根据所述简化模型的材料参数以及获取到的环境试验参数，对所述简化模型进行仿真分析，得到并输出可靠性结果；所述仿真分析包括热学仿真、振动仿真和寿命仿真。
9.一种计算机设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任意一项所述的片上系统互连可靠性仿真方法。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至7任意一项所述的片上系统互连可靠性仿真方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054107.XA CN111291532B (zh) | 2020-01-17 | 2020-01-17 | 片上系统互连可靠性仿真方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054107.XA CN111291532B (zh) | 2020-01-17 | 2020-01-17 | 片上系统互连可靠性仿真方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111291532A true CN111291532A (zh) | 2020-06-16 |
| CN111291532B CN111291532B (zh) | 2023-08-04 |
Family
ID=71023454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010054107.XA Active CN111291532B (zh) | 2020-01-17 | 2020-01-17 | 片上系统互连可靠性仿真方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111291532B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113239588A (zh) * | 2021-05-13 | 2021-08-10 | 浪潮商用机器有限公司 | 集成电路芯片引脚的性能分析方法、装置、设备及介质 |
| CN113408110A (zh) * | 2021-06-01 | 2021-09-17 | 深圳佰维存储科技股份有限公司 | 焊点温度的预测方法、装置、可读存储介质及电子设备 |
| CN113408175A (zh) * | 2021-06-29 | 2021-09-17 | 奇瑞汽车股份有限公司 | 焊点模型的建立方法、装置及计算机存储介质 |
| CN113946983A (zh) * | 2021-12-20 | 2022-01-18 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 产品可靠性薄弱环节评估方法、装置和计算机设备 |
| CN114355094A (zh) * | 2022-03-18 | 2022-04-15 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 基于多源信息的产品可靠性薄弱环节综合评估方法和装置 |
| CN114547854A (zh) * | 2022-01-13 | 2022-05-27 | 芯和半导体科技(上海)有限公司 | 一种芯片封装电磁建模系统、方法和装置 |
| CN115329698A (zh) * | 2022-10-12 | 2022-11-11 | 电子科技大学(深圳)高等研究院 | 一种太赫兹无源电路波导的力学及多物理场分析方法 |
| CN117787017A (zh) * | 2024-02-26 | 2024-03-29 | 中国第一汽车股份有限公司 | 车用功率模块随机振动分析方法、装置和计算机设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249052B1 (en) * | 1998-06-01 | 2001-06-19 | Paul T. Lin | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration |
| US20020130397A1 (en) * | 1998-09-28 | 2002-09-19 | Chee Kiang Yew | Direct attachment semiconductor chip to organic substrate |
| CN201673504U (zh) * | 2009-12-30 | 2010-12-15 | 上海迦美信芯通讯技术有限公司 | 键合线建模系统 |
| CN102663201A (zh) * | 2012-04-24 | 2012-09-12 | 北京航空航天大学 | 一种考虑电气互连结构可靠性的电子产品可靠性预计方法 |
-
2020
- 2020-01-17 CN CN202010054107.XA patent/CN111291532B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249052B1 (en) * | 1998-06-01 | 2001-06-19 | Paul T. Lin | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration |
| US20020130397A1 (en) * | 1998-09-28 | 2002-09-19 | Chee Kiang Yew | Direct attachment semiconductor chip to organic substrate |
| CN201673504U (zh) * | 2009-12-30 | 2010-12-15 | 上海迦美信芯通讯技术有限公司 | 键合线建模系统 |
| CN102663201A (zh) * | 2012-04-24 | 2012-09-12 | 北京航空航天大学 | 一种考虑电气互连结构可靠性的电子产品可靠性预计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张鹏南等: "基于仿真技术的集成电路国产化替代验证" * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113239588A (zh) * | 2021-05-13 | 2021-08-10 | 浪潮商用机器有限公司 | 集成电路芯片引脚的性能分析方法、装置、设备及介质 |
| CN113408110A (zh) * | 2021-06-01 | 2021-09-17 | 深圳佰维存储科技股份有限公司 | 焊点温度的预测方法、装置、可读存储介质及电子设备 |
| CN113408175A (zh) * | 2021-06-29 | 2021-09-17 | 奇瑞汽车股份有限公司 | 焊点模型的建立方法、装置及计算机存储介质 |
| CN113408175B (zh) * | 2021-06-29 | 2023-11-24 | 奇瑞汽车股份有限公司 | 焊点模型的建立方法、装置及计算机存储介质 |
| CN113946983A (zh) * | 2021-12-20 | 2022-01-18 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 产品可靠性薄弱环节评估方法、装置和计算机设备 |
| CN114547854A (zh) * | 2022-01-13 | 2022-05-27 | 芯和半导体科技(上海)有限公司 | 一种芯片封装电磁建模系统、方法和装置 |
| CN114547854B (zh) * | 2022-01-13 | 2023-03-31 | 芯和半导体科技（上海）股份有限公司 | 一种芯片封装电磁建模系统、方法和装置 |
| CN114355094A (zh) * | 2022-03-18 | 2022-04-15 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 基于多源信息的产品可靠性薄弱环节综合评估方法和装置 |
| CN114355094B (zh) * | 2022-03-18 | 2022-06-10 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 基于多源信息的产品可靠性薄弱环节综合评估方法和装置 |
| CN115329698A (zh) * | 2022-10-12 | 2022-11-11 | 电子科技大学(深圳)高等研究院 | 一种太赫兹无源电路波导的力学及多物理场分析方法 |
| CN117787017A (zh) * | 2024-02-26 | 2024-03-29 | 中国第一汽车股份有限公司 | 车用功率模块随机振动分析方法、装置和计算机设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111291532B (zh) | 2023-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111291532B (zh) | 片上系统互连可靠性仿真方法、装置、设备及存储介质 | |
| US7467076B2 (en) | Apparatus for predicting reliability in electronic device package, program for predicting reliability in electronic device package, and method for predicting reliability in electronic device package | |
| CN109783970B (zh) | 一种面向电子产品可靠性仿真分析的热分析方法 | |
| US20120209559A1 (en) | Thermal Management for Integrated Circuits | |
| Yuan et al. | PACT: An extensible parallel thermal simulator for emerging integration and cooling technologies | |
| Hollstein et al. | Thermal analysis of the design parameters of a QFN package soldered on a PCB using a simulation approach | |
| CN112016227A (zh) | 一种SiP微系统的可靠性分析方法 | |
| Monier-Vinard et al. | Experimental Characterization of MOR-based and Delphi-like BCI DCTMs | |
| CN113591425A (zh) | 一种射频功放芯片异构微封装方法 | |
| Li et al. | Simulation of finite-strain inelastic phenomena governed by creep and plasticity | |
| Bailey | Modelling the effect of temperature on product reliability | |
| Parry et al. | Multiphysics modelling for electronics design | |
| CN113779839A (zh) | 一种非均匀热界面材料导热效果的计算方法 | |
| CN113408110A (zh) | 焊点温度的预测方法、装置、可读存储介质及电子设备 | |
| Chen et al. | Improved meshing strategy for finite element modeling of PBGA thermal cycling | |
| CN113361228A (zh) | 汽车车机散热系统的仿真方法、计算机设备及存储介质 | |
| Bailey et al. | Co-design, modelling and simulation challenges: from components to systems | |
| Chen et al. | Finite element analysis of fleXBGA reliability | |
| Chen et al. | Improved approaches for FEA analyses of PBGA packages subjected to thermal cycling | |
| Kofanov et al. | Complex Modeling of Physically Inhomogeneous Processes in the Problem of Increasing the Reliability of Radio-Electronic Equipment | |
| Panigrahy et al. | Integration of Artificial Neural Network and Finite Element Simulation for Package Warpage Prediction | |
| Bailey et al. | Co-simulation and modelling for heterogeneous integration of high-tech electronic systems | |
| Dia et al. | Dynamic sub-compact model and global compact model reduction for multichip components | |
| CN116401803A (zh) | 量子芯片封装结构的热力学仿真方法、装置及存储介质 | |
| CN117727389A (zh) | 用于梯度材料制备的热膨胀系数获取方法、系统及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |