CN111290477B - 一种仿真系统时钟同步方法、装置、设备及存储介质 - Google Patents

Abstract

本发明公开了一种仿真系统时钟同步方法，包括：接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；计算所述预设控制步长过程中的控制器时间；根据所述实时仿真器时间和所述控制器时间，得到时间差；将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长。本发明还公开了一种仿真系统时钟同步仿真系统时钟同步装置、设备及存储介质，能有效实现仿真系统中仿真器和控制器的时钟同步，从而大大提高了仿真系统的稳定性。

Description

一种仿真系统时钟同步方法、装置、设备及存储介质

技术领域

本发明涉及仿真系统技术领域，尤其涉及一种仿真系统时钟同步方法、装置、设备及存储介质。

背景技术

目前实时仿真系统和控制保护系统之间的大多数通过模拟量进行连接。但是近年来，数字化是一个趋势，数字化使得接线简单和方便，因此越来越多的仿真系统和控制保护系统之间采用数字量进行连接。如果采用数字量接口，由于实时仿真系统和控制系统都是离散化运行，并且两个系统采用不同的时钟源，容易有时钟同步的问题，导致系统不稳定。

发明内容

本发明实施例提供一种仿真系统时钟同步方法、装置、设备及存储介质，能有效实现仿真系统中仿真器和控制器的时钟同步，从而大大提高了仿真系统的稳定性。

本发明一实施例提供一种仿真系统时钟同步方法，包括：

接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；

根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；

计算所述预设控制步长过程中的控制器时间；

根据所述实时仿真器时间和所述控制器时间，得到时间差；

将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长。

所述根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，具体包括：

根据所述当前仿真步长数和所述上一个仿真步长数，由公式(1)计算等效实时仿真器步长数：

N’＝N(t)-N(t-Δt) (1)

其中，N’为所述等效实时仿真器步长数，N(t)为所述当前仿真步长数，N(t-Δt)为所述上一个仿真步长数，Δt为所述实时仿真器的仿真步长；

根据所述等效实时仿真器步长数，由公式(2)计算实时仿真器时间：

t2＝N’*Simulator_time_step (2)

其中，t2为所述实时仿真器时间，Simulator_time_step为所述实时仿真器的仿真步长；

所述计算所述预设控制步长过程中的控制器时间，具体包括：

根据公式(3)计算所述预设控制步长过程中的控制器时间：

t1＝M*Ctrol_time_step(3)

其中，t1为所述控制器时间，Ctrol_time_step为控制步长；M为等效控制器步长数，所述等效控制器步长数由当前控制步长数和上一个控制步长数计算得到。

作为上述方案的改进，所述方法还包括：

当所述实时仿真器的当前仿真步长为第一个仿真步长时，接收到的所述上一个仿真步长数设置为0。

作为上述方案的改进，所述根据所述实时仿真器时间和所述控制器时间，得到时间差，具体包括：

根据所述实时仿真器时间和所述控制器时间，计算预时间差；

对所述预时间差进行初始化处理，得到时间差。

作为上述方案的改进，所述对所述预时间差进行初始化处理，得到时间差，具体包括：

判断当前控制步长是否为第一个控制步长；若是，则将所述时间差设置为0；若否，则将所述预时间差作为所述时间差。

作为上述方案的改进，所述方法还包括：

若当前控制步长为第一个控制步长，将所述上一个控制步长数设置为0。

本发明另一实施例对应提供了一种仿真系统时钟同步装置，包括：

仿真步长数接收模块，用于接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；

实时仿真器时间计算模块，用于根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；

控制器时间计算模块，用于计算所述预设控制步长过程中的控制器时间；

时间差计算模块，用于根据所述实时仿真器时间和所述控制器时间，得到时间差；

时钟调整模块，用于将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长。

相比于现有技术，本发明公开的一种仿真系统时钟同步方法及装置，通过接收实时仿真器发送的当前仿真步长数和上一个仿真步长数，根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，计算所述预设控制步长过程中的控制器时间，根据所述实时仿真器时间和所述控制器时间，得到时间差，将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长，这样能解决仿真系统中仿真器和控制器采用两个不同的时钟源导致系统时钟不同步的问题，能有效实现仿真系统的时钟同步，从而大大提高了仿真系统的稳定性。

本发明另一实施例提供了一种仿真系统时钟同步设备，包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现上述发明实施例所述的仿真系统时钟同步方法。

本发明另一实施例提供了一种存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行上述发明实施例所述的仿真系统时钟同步方法。

附图说明

图1是本发明实施例一提供的一种仿真系统时钟同步方法的流程示意图；

图2是本发明实施例一提供的仿真系统的结构示意图；

图3是本发明实施例一提供的实时仿真器的控制流程示意图；

图4是本发明实施例一提供的仿真系统时钟同步方法的具体控制过程示意图；

图5是本发明实施例一提供的仿真系统时钟同步方法的控制示意图；

图6是本发明实施例二提供的一种仿真系统时钟同步装置的结构示意图；

图7是本发明实施例三提供的一种仿真系统时钟同步设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参见图1，是本发明实施例一提供的一种仿真系统时钟同步方法的流程示意图。

需要说明的是，参见图2，是本发明实施例一提供的仿真系统的结构示意图，本实施例中仿真系统包括实时仿真器1和控制器2，其中，控制器2也可以是控制保护系统。因此，本实施例提供的仿真系统时钟同步方法可以由该控制器2中的仿真系统时钟同步设备执行。其中，在本实施例中，该控制器2可以通过软件和/或硬件的方式实现，该控制器2可以是两个或多个物理实体构成，也可以是一个物理实体构成。

具体的，请参见图1，所述方法包括步骤S101至S105。

S101、接收实时仿真器发送的当前仿真步长数和上一个仿真步长数。

优选的，当所述实时仿真器的当前仿真步长为第一个仿真步长时，接收到的所述上一个仿真步长数设置为0。

需要说明的是，参见图3，是本发明实施例一提供的实时仿真器的控制流程示意图，实时仿真器的每个仿真步长开始，判断当前的仿真步长是否为第一仿真步长，若是，则认为当前的仿真步长是初始仿真步长，当前仿真步长数设置为N＝0。此时，将初始仿真步长过程中的上一个仿真步长数设置为0。若否，则认为当前的仿真步长不是初始仿真步长，基于上一个仿真步长数进行更新，得到当前仿真步长数。更具体地，若当前的仿真步长不是初始仿真步长时，所述当前仿真步长数可以用式子表示为：N＝N+1。其中，N为仿真步长数。进一步，实时仿真器将每个仿真步长的当前仿真步长数和上一个仿真步长数发送至控制器。

更进一步，参见图4是本发明实施例一提供的仿真系统时钟同步方法的具体控制过程示意图，控制器在每k个控制步长启动时钟同步，获取实时仿真器的每当前仿真步长数N(t)和上一个仿真步长数N(t-Δt)。其中，k≥0，当k＝0时控制器的当前控制步长为第一个控制步长，即初始控制步长。

S102、根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间。

在一种优选的实施例中，请参见图4，步骤S102具体包括：

根据所述当前仿真步长数和所述上一个仿真步长数，由公式(1)计算等效实时仿真器步长数：

N’＝N(t)-N(t-Δt) (1)

其中，N’为所述等效实时仿真器步长数，N(t)为所述当前仿真步长数，N(t-Δt)为所述上一个仿真步长数，Δt为所述实时仿真器的仿真步长；

根据所述等效实时仿真器步长数，由公式(2)计算实时仿真器时间：

t2＝N’*Simulator_time_step (2)

其中，t2为所述实时仿真器时间，Simulator_time_step为所述实时仿真器的仿真步长。优选的，所述实时仿真器的仿真步长Simulator_time_step可预先设置。

S103、计算所述预设控制步长过程中的控制器时间。

在一种优选的实施例中，请参见图4，步骤S103具体包括：

根据公式(3)计算所述预设控制步长过程中的控制器时间：

t1＝M*Ctrol_time_step(3)

其中，t1为所述控制器时间，Ctrol_time_step为控制步长；M为等效控制器步长数，所述等效控制器步长数由当前控制步长数和上一个控制步长数计算得到。优选的，控制器的控制步长Ctrol_time_step可预先设置。

S104、根据所述实时仿真器时间和所述控制器时间，得到时间差。

在一种优选的实施例中，步骤S104具体包括：

根据所述实时仿真器时间和所述控制器时间，计算预时间差；

对所述预时间差进行初始化处理，得到时间差。

优选的，所述根据所述实时仿真器时间和所述控制器时间，计算预时间差，具体为：

判断当前控制步长是否为第一个控制步长；若是，则将所述时间差设置为0；若否，则将所述预时间差作为所述时间差。

具体的，请参见图4，由公式Δt1’＝t1-t2得到预时间差。进一步，判断判断当前控制步长是否为第一个控制步长；若是，设置时间差Δt1＝0；若否，则得到时间差Δt1＝Δt1’。

需要说明的是，若当前控制步长为第一个控制步长，将所述上一个控制步长数设置为0。

S105、将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长。

具体的，请参见图4，对时间差进行比例积分控制，根据控制结果调整控制步长，从而调整控制器的时钟，实现仿真系统的时钟同步。

示例性的，参见图5，是本发明实施例一提供的仿真系统时钟同步方法的控制示意图，第一模块201中设置的固定参数K，表示控制器2每隔K个控制步长启动一次同步方法，并根据当前的控制步长过程中的当前控制步长数和上一个控制步长数，得到等效控制器步长数M，将等效控制器步长数M发送至第二模块202。其中，Ctrol_step_time为控制器2的控制步长。第二模块202将等效控制器步长数乘以控制器的控制步长得到控制器时间t1，并将控制器时间t1发送至第七模块207。第三模块203从实时仿真器1得到的当前实时仿真器的仿真步长数N(t)，第四模块204可以为延时环节，这个模块的输入为上一次接收的实时仿真器1的仿真步长数，即N(t-Δt)。第五模块205可以是加法器，根据来自第三模块203的当前仿真步长数N(t)及第四模块204的上一次仿真步长数N(t-Δt)，计算等效实时仿真器步长数，并将等效实时仿真器步长数发送至第六模块206。第六模块206将该等效实时仿真器步长数乘以实时仿真器的仿真步长得到实时仿真器时间t2，并将实时仿真器时间t2发送至第七模块207。第七模块207对控制器时间t1与实时仿真器时间t2求差，得到预时间差delta_t’。第八模块208，用于当判断到当前控制步长为第一个控制步长时，向第九模块209发送delta_t＝0。第九模块209对该预时间差进行初始化处理，得到时间差。具体的，初始化处理中，即若当前控制步长为第一个控制步长，那么设置时间差delta_t＝0，若当前控制步长不为第一个控制步长，那么设置时间差delta_t＝delta_t’。第十模块210可以是PI比例积分模块，将时间差输入到PI比例积分模块，PI比例积分模块的输出结果发送至第十一模块211，使得第十一模块211根据输出结果调整控制器的控制步长，实现仿真系统的时钟同步。

本发明提供的一种仿真系统时钟同步方法，通过接收实时仿真器发送的当前仿真步长数和上一个仿真步长数，根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，计算所述预设控制步长过程中的控制器时间，根据所述实时仿真器时间和所述控制器时间，得到时间差，将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长，这样能解决仿真系统中仿真器和控制器采用两个不同的时钟源导致系统时钟不同步的问题，能有效实现仿真系统的时钟同步，从而大大提高了仿真系统的稳定性。

实施例二

参见图6，是本发明实施例二提供的一种仿真系统时钟同步装置的结构示意图，包括：

仿真步长数接收模块301，用于接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；

实时仿真器时间计算模块302，用于根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；

控制器时间计算模块303，用于计算所述预设控制步长过程中的控制器时间；

时间差计算模块304，用于根据所述实时仿真器时间和所述控制器时间，得到时间差；

时钟调整模块305，用于将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长。

优选的，所述实时仿真器时间计算模块302包括：

等效实时仿真器步长数计算单元，用于根据所述当前仿真步长数和所述上一个仿真步长数，由公式(1)计算等效实时仿真器步长数：

N’＝N(t)-N(t-Δt) (1)

其中，N’为所述等效实时仿真器步长数，N(t)为所述当前仿真步长数，N(t-Δt)为所述上一个仿真步长数，Δt为所述实时仿真器的仿真步长；

实时仿真器时间获取单元，用于根据所述等效实时仿真器步长数，由公式(2)计算实时仿真器时间：

t2＝N’*Simulator_time_step (2)

其中，t2为所述实时仿真器时间，Simulator_time_step为所述实时仿真器的仿真步长。

优选的，所述仿真步长数接收模块301包括：

上一个仿真步长数接收单元，用于当所述实时仿真器的当前仿真步长为第一个仿真步长时，接收到的所述上一个仿真步长数设置为0。

优选的，所述控制器时间计算模块303包括：

控制器时间获取单元，用于根据公式(3)计算所述预设控制步长过程中的控制器时间：

t1＝M*Ctrol_time_step(3)

其中，t1为所述控制器时间，Ctrol_time_step为控制步长；M为等效控制器步长数，所述等效控制器步长数由当前控制步长数和上一个控制步长数计算得到。

优选的，所述时间差计算模块304包括：

预时间差计算单元，用于根据所述实时仿真器时间和所述控制器时间，计算预时间差；

初始化处理单元，用于对所述预时间差进行初始化处理，得到时间差。

优选的，所述初始化处理单元包括：

判断单元，用于判断当前控制步长是否为第一个控制步长；若是，则将所述时间差设置为0；若否，则将所述预时间差作为所述时间差。

优选的，所述判断单元包括：

若当前控制步长为第一个控制步长，将所述上一个控制步长数设置为0。

本发明提供的一种仿真系统时钟同步装置，通过接收实时仿真器发送的当前仿真步长数和上一个仿真步长数，根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，计算所述预设控制步长过程中的控制器时间，根据所述实时仿真器时间和所述控制器时间，得到时间差，将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长，这样能解决仿真系统中仿真器和控制器采用两个不同的时钟源导致系统时钟不同步的问题，能有效实现仿真系统的时钟同步，从而大大提高了仿真系统的稳定性。

实施例三

参见图7，是本发明实施例三提供的一种仿真系统时钟同步设备的结构示意图。该实施例的仿真系统时钟同步设备包括：处理器401、存储器402以及存储在所述存储器402中并可在所述处理器401上运行的计算机程序。所述处理器401执行所述计算机程序时实现上述各个仿真系统时钟同步方法实施例中的步骤。或者，所述处理器401执行所述计算机程序时实现上述各装置实施例中各模块/单元的功能。

示例性的，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器中，并由所述处理器执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述仿真系统时钟同步设备中的执行过程。

所述仿真系统时钟同步设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述仿真系统时钟同步设备可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，所述示意图仅仅是仿真系统时钟同步设备的示例，并不构成对仿真系统时钟同步设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述仿真系统时钟同步设备还可以包括输入输出设备、网络接入设备、总线等。

所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器是所述仿真系统时钟同步设备的控制中心，利用各种接口和线路连接整个仿真系统时钟同步设备的各个部分。

所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现所述仿真系统时钟同步设备的各种功能。所述存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

其中，所述仿真系统时钟同步设备集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。

需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种仿真系统时钟同步方法，其特征在于，包括：

接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；

根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；

计算所述预设控制步长过程中的控制器时间；

根据所述实时仿真器时间和所述控制器时间，得到时间差；

将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长；

其中，所述根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，具体包括：

根据所述当前仿真步长数和所述上一个仿真步长数，由公式(1)计算等效实时仿真器步长数：

N’＝N(t)-N(t-Δt) (1)

其中，N’为所述等效实时仿真器步长数，N(t)为所述当前仿真步长数，N(t-Δt)为所述上一个仿真步长数，Δt为所述实时仿真器的仿真步长；

根据所述等效实时仿真器步长数，由公式(2)计算实时仿真器时间：

t2＝N’*Simulator_time_step (2)

其中，t2为所述实时仿真器时间，Simulator_time_step为所述实时仿真器的仿真步长；

所述计算所述预设控制步长过程中的控制器时间，具体包括：

根据公式(3)计算所述预设控制步长过程中的控制器时间：

t1＝M*Ctrol_time_step (3)

其中，t1为所述控制器时间，Ctrol_time_step为控制步长；M为等效控制器步长数，所述等效控制器步长数由当前控制步长数和上一个控制步长数计算得到；

所述根据所述实时仿真器时间和所述控制器时间，得到时间差，具体包括：

根据所述实时仿真器时间和所述控制器时间，计算预时间差；

对所述预时间差进行初始化处理，得到时间差。

2.如权利要求1所述的仿真系统时钟同步方法，其特征在于，所述方法还包括：

当所述实时仿真器的当前仿真步长为第一个仿真步长时，接收到的所述上一个仿真步长数设置为0。

3.如权利要求1所述的仿真系统时钟同步方法，其特征在于，所述对所述预时间差进行初始化处理，得到时间差，具体包括：

判断当前控制步长是否为第一个控制步长；若是，则将所述时间差设置为0；若否，则将所述预时间差作为所述时间差。

4.如权利要求1所述的仿真系统时钟同步方法，其特征在于，所述方法还包括：

若当前控制步长为第一个控制步长，将所述上一个控制步长数设置为0。

5.一种仿真系统时钟同步装置，其特征在于，包括：

仿真步长数接收模块，用于接收实时仿真器发送的当前仿真步长数和上一个仿真步长数；

实时仿真器时间计算模块，用于根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间；

控制器时间计算模块，用于计算所述预设控制步长过程中的控制器时间；

时间差计算模块，用于根据所述实时仿真器时间和所述控制器时间，得到时间差；

时钟调整模块，用于将所述时间差输入到预设的比例积分控制模型，根据所述比例积分控制模型的输出结果调整控制步长；

其中，所述根据所述当前仿真步长数和所述上一个仿真步长数，计算预设控制步长过程中的实时仿真器时间，具体包括：

根据所述当前仿真步长数和所述上一个仿真步长数，由公式(1)计算等效实时仿真器步长数：

N’＝N(t)-N(t-Δt) (1)

其中，N’为所述等效实时仿真器步长数，N(t)为所述当前仿真步长数，N(t-Δt)为所述上一个仿真步长数，Δt为所述实时仿真器的仿真步长；

根据所述等效实时仿真器步长数，由公式(2)计算实时仿真器时间：

t2＝N’*Simulator_time_step (2)

其中，t2为所述实时仿真器时间，Simulator_time_step为所述实时仿真器的仿真步长；

所述计算所述预设控制步长过程中的控制器时间，具体包括：

根据公式(3)计算所述预设控制步长过程中的控制器时间：

t1＝M*Ctrol_time_step (3)

其中，t1为所述控制器时间，Ctrol_time_step为控制步长；M为等效控制器步长数，所述等效控制器步长数由当前控制步长数和上一个控制步长数计算得到；

所述根据所述实时仿真器时间和所述控制器时间，得到时间差，具体包括：

根据所述实时仿真器时间和所述控制器时间，计算预时间差；

对所述预时间差进行初始化处理，得到时间差。

6.一种仿真系统时钟同步设备，包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任意一项所述的仿真系统时钟同步方法。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1至4中任意一项所述的仿真系统时钟同步方法。

Images