CN111277123B - 互锁驱动电路 - Google Patents

Abstract

本发明提供了一种互锁驱动电路，包括：主控芯片；第一IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；第二IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；其中，所述第一IGBT驱动芯片的驱动信号作为所述第二IGBT驱动芯片的接地信号，所述第二IGBT驱动芯片的驱动信号作为所述第一IGBT驱动芯片的接地信号，所述第一IGBT驱动芯片和所述第二IGBT驱动芯片为光耦型驱动芯片。本发明的上述方案可以避免第一IGBT驱动芯片和第二IGBT驱动芯片同时导通，也就避免了直流母线短路的问题，达到了有效保护驱动芯片的技术效果。

Description

互锁驱动电路

技术领域

本发明涉及驱动控制技术领域，具体而言，涉及一种互锁驱动电路。

背景技术

目前的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)大都是通过驱动芯片进行驱动，或者是利用驱动芯片驱动IPM(Intelligent Power Module，即智能功率模块)模组。在大多数的电机驱动实例中，会存在一种米勒电容器产生的寄生导通问题，尤其在0～15V的栅极驱动中，这种问题尤为明显，这主要是因为IGBT在关断的时候会产生一个高的电压瞬变，这个电压瞬变会引起寄生导通。

进一步的，在电路中有时会出现一些干扰或故障引起PWM输出故障或者出现虚假PWM信号，导致上下部PWM驱动芯片同时驱动同相上下部IGBT同时导通，从而引起直流母线短路。因短路引起的过流可能会损坏IGBT或者是驱动芯片，甚至引起电路板爆炸等问题。

针对上述问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种互锁驱动电路，以避免上下部IGBT同时导通，从而引起直流母线短路。

该互锁驱动电路包括：

主控芯片；

第一IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

第二IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

其中，所述第一IGBT驱动芯片的驱动信号作为所述第二IGBT驱动芯片的接地信号，所述第二IGBT驱动芯片的驱动信号作为所述第一IGBT驱动芯片的接地信号。

在一个实施方式中，上述互锁驱动电路还包括：

负压门极电路，与所述第一IGBT驱动芯片相连，用于减少所述第一IGBT驱动芯片产生的寄生米勒电容。

在一个实施方式中，所述负压门极电路包括：第一电阻、稳压二极管、第二电阻和第一电容，其中：

所述第一电阻，第一端与输入电压相连，第二端与所述第一电容的第一端、所述第二电阻的第一端和所述稳压二极管的第一端相连；

所述稳压二极管的第二端接地；

所述第一电容的第二端接地；

所述第二电阻的第二端与所述第一IGBT驱动芯片的门极相连。

在一个实施方式中，上述互锁驱动电路还包括：

消隐电路，与所述负压门极电路相连，用于将所述第一IGBT驱动芯片的门极驱动输出的附加消隐电容器充电电流分量添加到所述门极驱动的内部电流源中。

在一个实施方式中，所述消隐电路为第三电阻。

在一个实施地方时中，上述互锁驱动电路还包括：

DESAT电路，与所述第一IGBT驱动芯片相连，用于进行过流保护。

在一个实施方式中，所述DESAT电路包括：第四电阻、第一二极管和第二电容，其中：

所述第二电容的第一端与所述第一IGBT驱动芯片的发射极相连，第二端与所述第一IGBT驱动芯片的DESAT管脚相连；

所述第四电阻的第一端连接至所述第一IGBT驱动芯片的DESAT管脚与所述第二电容之间；

所述第四电阻串联的第二端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述第一IGBT驱动芯片的发射极。

在一个实施方式中，上述互锁驱动电路还包括：

外部缓冲电路，与所述第一IGBT驱动芯片相连，用于消除感性负载。

在一个实施方式中，所述第一IGBT驱动芯片为ACPL-33J驱动芯片。

在一个实施方式中，所述主控芯片通过第一限流电阻与所述第一IGBT驱动芯片的两个ANODE管脚相连，所述主控芯片通过第二限流电阻与所述第二IGBT驱动芯片的ANODE管脚相连。

在上述实施例中，提供了一种互锁驱动电路，其中，第一IGBT驱动芯片的驱动信号作为第二IGBT驱动芯片的接地信号，第二IGBT驱动芯片的驱动信号作为第一IGBT驱动芯片的接地信号，从而可以避免第一IGBT驱动芯片和第二IGBT驱动芯片同时导通，也就避免了直流母线短路的问题，达到了有效保护驱动芯片的技术效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的互锁驱动电路示意图；

图2是根据本发明实施例的互锁驱动保护电路示意图；

图3是根据本发明实施例的ACPL-332J芯片的内部原理示意图；

图4是根据本发明实施例的寄生导通原理示意图；

图5是根据本发明实施例的负电压电路示意图；

图6是根据本发明实施例的外部消隐电路和缓冲电路示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。

针对上部IGBT与下部IGBT同时导通，导致直流母线短路的问题。在本例中提供了一种互锁驱动电路，用于防止当同时打开同一相位的上，下IGBT的栅极驱动信号时直流母线短路的问题。

具体的，提供了一种互锁驱动电路，如图1所示，可以包括：

主控芯片101；

第一IGBT驱动芯片102，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

第二IGBT驱动芯片103，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

其中，所述第一IGBT驱动芯片的驱动信号作为所述第二IGBT驱动芯片的接地信号，所述第二IGBT驱动芯片的驱动信号作为所述第一IGBT驱动芯片的接地信号。

在上例中，提供了一种互锁驱动电路，其中，第一IGBT驱动芯片的驱动信号作为第二IGBT驱动芯片的接地信号，第二IGBT驱动芯片的驱动信号作为第一IGBT驱动芯片的接地信号，从而可以避免第一IGBT驱动芯片和第二IGBT驱动芯片同时导通，也就避免了直流母线短路的问题，达到了有效保护驱动芯片的技术效果。

考虑到当第一IGBT导通的时候，第二IGBT的Vce会产生电压变化，电流流过上部IGBT的寄生米勒电容器Ccg，栅极限流电阻Rg和内部驱动电阻Rdriver，产生一个电压降Vge(Vge＝I*(Rg+Rdriver))，如果这个值超过了门极的阈值电压，产生寄生导通，导致上下IGBT同时导通，引起直流母线短路。因短路引起的过流可能会损坏IGBT或者是驱动芯片，甚至引起电路板爆炸等问题。为了解决米勒效应引起的下部IGBT寄生导通的问题，可以给第一IGBT增加负压门极电路，用于减少寄生米勒电容。机，可以增加负压门极电路，与上述第一IGBT驱动芯片相连，用于减少所述第一IGBT驱动芯片产生的寄生米勒电容。

其中，该负压门极电路可以包括：第一电阻、稳压二极管、第二电阻和第一电容，其中：所述第一电阻，第一端与输入电压相连，第二端与所述第一电容的第一端、所述第二电阻的第一端和所述稳压二极管的第一端相连；所述稳压二极管的第二端接地；所述第一电容的第二端接地；所述第二电阻的第二端与所述第一IGBT驱动芯片的门极。

进一步的，还可以增加其它的外围电路以便实现对电路的保护，例如，上述驱动互锁电路还可以包括：消隐电路，与所述负压门极电路相连，用于将所述第一IGBT驱动芯片的门极驱动输出的附加消隐电容器充电电流分量添加到所述门极驱动的内部电流源中。具体的，该消隐电路可以是第三电阻。

为了检测DESAT电压和过流保护，还可以增加DESAT电路，与第一IGBT驱动芯片相连，用于进行过流保护。该DESAT电路可以包括：第四电阻、第一二极管和第二电容，其中：第二电容的第一端与所述第一IGBT驱动芯片的发射极相连，第二端与所述第一IGBT驱动芯片的DESAT管脚相连；所述第四电阻的第一端连接至所述第一IGBT驱动芯片的DESAT管脚与所述第二电容之间；所述第四电阻串联的第二端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述第一IGBT驱动芯片的发射极。

进一步的，上述互锁驱动电路还可以包括：外部缓冲电路，与所述第一IGBT驱动芯片相连，用于消除感性负载。

上述第一IGBT驱动芯片可以是为ACPL-33J驱动芯片，即，提出了一种基于ACPL-332J芯片的上下部IGBT驱动芯片的互锁电路，使得上下部IGBT不会同时导通，从而可以避免直流母线短路，同时设计芯片外围电路可以实现芯片自带的保护功能，可以实现过流短路保护，VCE检测反馈故障输出。

为了控制驱动电流的大小，主控芯片可以通过第一限流电阻与所述第一IGBT驱动芯片的两个ANODE管脚相连，通过第二限流电阻与所述第二IGBT驱动芯片的ANODE管脚相连。通过设置第一限流电阻和第二限流电阻，可以实现对驱动电流的大小控制。

下面结合一个具体实施例对上述方法进行说明，然而，值得注意的是，该具体实施例仅是为了更好地说明本申请，并不构成对本申请的不当限定。

为了防止上部IGBT与下部IGBT同时导通，导致直流母线短路，防止因为过流导致的IGBT和驱动芯片的损坏问题。在本例中提供了一种互锁驱动电路，用于防止当同时打开同一相位的上，下IGBT的栅极驱动信号时直流母线短路的问题，通过采用ACPL-332J芯片进行驱动电路的设计，可以实现过流保护、欠压驱动保护、IGBT过温保护等，从而确保电机驱动系统的安全可靠运行。

如图2所示为上述互锁驱动电路的原理图，其中，VS为输入地，VCC1为芯片输入电压，FLAULT为故障输出，如果DESAT的引脚电压超过10V在5μs内，则FAULT从高阻抗状态变成逻辑低输出，芯片内部基准电压为7V。CATHODE为阴极，ANODE为阳极，VEE为输出电源电压，Vclamp为米勒钳位。VOUT为IGBT门极驱动输出，VCC2为+15V～+30V输入供电，DESAT为去饱和电压输入，VE为IGBT发射极的电压。

如图2所示，P1是上部IGBT驱动芯片ACPL-33J，P2是下部IGBT驱动芯片。主控芯片发送的PWM信号给上部ANODE 6号和7号引脚，下部给2号引脚。上下驱动芯片的CATHODE均接地，R1、R4是限流电阻，用于控制驱动电流的大小。如图3所示，ANODE是光耦隔离的正极，CATHODE是光耦负极。

在本例中，提出了一种互锁驱动电路，为了防止一些干扰或一些故障的发生导致驱动芯片接收到一些虚假或错误的PWM信号，导致上下驱动芯片同时驱动IGBT导通，引起短路。在本例中，将上部的驱动信号作为下部驱动芯片的接地信号，下部的驱动信号作为上部的接地信号。当上部导通时，6号和7号引脚是高电位，D1导通，R3右端是高电位则3号引脚是高电位。如果下端2号引脚输入是低电平(正常时)，二极管D2截至，电流经ANODE经LED1流向CATHODE，光耦二极管可正常导通，驱动芯片正常驱动IGBT导通。如果下端2号引脚输入是高电平，此时3号引脚是高电位，光耦二极管两端没有压差，可以让光耦的二极管不导通，则下部驱动芯片不工作，下部IGBT就无法导通，反之，下端开通时同理。通过这种方式可以避免两个驱动芯片同时工作，从而可以有效避免虚假PWM波引起的直流母线短路。

进一步的，在上述互锁驱动电路的基础上，可以通过设置外围电路有效搭建一些保护电路。

如图4所示，当上部IGBT导通的时候，下部IGBT的Vce会产生电压变化，电流流过上部IGBT的寄生米勒电容器Ccg，栅极限流电阻Rg和内部驱动电阻Rdriver，产生一个电压降Vge(Vge＝I*(Rg+Rdriver))，如果这个值超过了门极的阈值电压，产生寄生导通，导致上下IGBT同时导通，引起直流母线短路。因短路引起的过流可能会损坏IGBT或者是驱动芯片，甚至引起电路板爆炸等问题。为了解决米勒效应引起的下部IGBT寄生导通的问题，可以通过给上部IGBT增加负的门极，如图5所示，负电压电路由R5、R10、C5、ZD1构成。此时VD1输入24V的电压，如果VOUT为24V，则R5、R10两端电压相同，R5无电流流过，ZD1压降为24V，开始工作，R5右边是9.1V电位，R5和R10电流流过ZD1，C5充电，此时发射极电压相对于地是9.1V，门极电压相对于地是24V，驱动电压就是14.9V。VOUT输出0时，R5和R10分压24V电压，通过R10的配置使之高于9.1V，ZD1将其钳到9.1V，此时的门极和发射极对地为0V和9.1V，则驱动电压是-9.1V，从而可以确保IGBT稳定可靠关断，通过这种方式可以驱动额定电流大于100A的IGBT。

检测DESAT电压和过流保护，正常情况下，无负载时，IGBT压降为1.7V，额定负载为3V。A连接上部IGBT发射极。如果短路或者大于50A电流流过，则VCE会快速上升，当DESAT上的电压超过6.5V，VOUT会慢慢下降，来软开关关闭IGBT，防止大的dI/dt引起高压。芯片内部反馈开启，将FAULT引脚拉低通过主控芯片反馈故障，也可以通过主控芯片控制关断输出。DESAT电路由R6、D4和C6组成，其中，R6和D4串联可限制IGBT反并联二极管正向电压瞬变引起的大电流。串联二极管可以调整DESAT的检测阈值。

如图2和图6所示，D3和ZD2是外部缓冲电路，可以防止感性负载的惯性导致的驱动生成错误故障信号和IGBT续流二极管反向恢复时尖峰导致DESAT电压拉高到阈值之上发生的故障误报。R7则为消隐电路，来自门极驱动输出的附加消隐电容器充电电流分量通过R7并添加到门极驱动的内部电流源中。

即，在上例中提供了一种基于ACPL-332J芯片的上下部IGBT驱动芯片的互锁电路，使得上下部IGBT不会同时导通，从而可以避免直流母线短路，同时设计芯片外围电路可以实现芯片自带的保护功能，可以实现过流短路保护，VCE检测反馈故障输出。

进一步的，采用光耦型驱动芯片成本较低且比较通用，通过高集成芯片可以通过外围电路的设计实现多种电路保护，设计灵活多样，保护响应块，且互锁电路结构简单有效，防止上下部两个驱动芯片同时驱动上下部IGBT同时导通。

尽管本申请内容中提到不同的具体实施例，但是，本申请并不局限于必须是行业标准或实施例所描述的情况等，某些行业标准或者使用自定义方式或实施例描述的实施基础上略加修改后的实施方案也可以实现上述实施例相同、等同或相近、或变形后可预料的实施效果。应用这些修改或变形后的数据获取、处理、输出、判断方式等的实施例，仍然可以属于本申请的可选实施方案范围之内。

虽然本申请提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的手段可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境，甚至为分布式数据处理环境)。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。

上述实施例阐明的装置或模块等，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现，也可以将实现同一功能的模块由多个子模块的组合实现等。以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内部包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构、类等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，移动终端，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施例采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。本申请可用于众多通用或专用的计算机系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

虽然通过实施例描绘了本申请，本领域普通技术人员知道，本申请有许多变形和变化而不脱离本申请的精神，希望所附的实施方式包括这些变形和变化而不脱离本申请。

Claims (8)

1.一种互锁驱动电路，其特征在于，包括：

主控芯片；

第一IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

第二IGBT驱动芯片，与所述主控芯片相连，用于接收并响应所述主控芯片的驱动信号；

其中，所述第一IGBT驱动芯片的驱动信号作为所述第二IGBT驱动芯片的接地信号，所述第二IGBT驱动芯片的驱动信号作为所述第一IGBT驱动芯片的接地信号，所述第一IGBT驱动芯片和所述第二IGBT驱动芯片为光耦型驱动芯片；

还包括：

负压门极电路，与所述第一IGBT驱动芯片相连，用于减少所述第一IGBT驱动芯片产生的寄生米勒电容，所述负压门极电路包括：第一电阻、稳压二极管、第二电阻和第一电容，其中：所述第一电阻，第一端与输入电压相连，第二端与所述第一电容的第一端、所述第二电阻的第一端和所述稳压二极管的第一端相连；所述稳压二极管的第二端接地；所述第一电容的第二端接地；所述第二电阻的第二端与所述第一IGBT驱动芯片的门极相连。

2.根据权利要求1所述的互锁驱动电路，其特征在于，还包括：

消隐电路，与所述负压门极电路相连，用于将所述第一IGBT驱动芯片的门极驱动输出的附加消隐电容器充电电流分量添加到所述门极驱动的内部电流源中。

3.根据权利要求2所述的互锁驱动电路，其特征在于，所述消隐电路为第三电阻。

4.根据权利要求1所述的互锁驱动电路，其特征在于，还包括：

DESAT电路，与所述第一IGBT驱动芯片相连，用于进行过流保护。

5.根据权利要求4所述的互锁驱动电路，其特征在于，所述DESAT电路包括：第四电阻、第一二极管和第二电容，其中：

所述第二电容的第一端与所述第一IGBT驱动芯片的发射极相连，第二端与所述第一IGBT驱动芯片的DESAT管脚相连；

所述第四电阻的第一端连接至所述第一IGBT驱动芯片的DESAT管脚与所述第二电容之间；

所述第四电阻的第二端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述第一IGBT驱动芯片的发射极。

6.根据权利要求1所述的互锁驱动电路，其特征在于，还包括：

外部缓冲电路，与所述第一IGBT驱动芯片相连，用于消除感性负载。

7.根据权利要求1所述的互锁驱动电路，其特征在于，所述第一IGBT驱动芯片为ACPL-33J驱动芯片。

8.根据权利要求7所述的互锁驱动电路，其特征在于，所述主控芯片通过第一限流电阻与所述第一IGBT驱动芯片的两个ANODE管脚相连，所述主控芯片通过第二限流电阻与所述第二IGBT驱动芯片的ANODE管脚相连。

Images