CN111245441A - 纠错码的判决信息的产生方法和装置 - Google Patents

纠错码的判决信息的产生方法和装置 Download PDF

Info

Publication number
CN111245441A
CN111245441A CN202010007952.1A CN202010007952A CN111245441A CN 111245441 A CN111245441 A CN 111245441A CN 202010007952 A CN202010007952 A CN 202010007952A CN 111245441 A CN111245441 A CN 111245441A
Authority
CN
China
Prior art keywords
storage unit
state
information
decision information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010007952.1A
Other languages
English (en)
Other versions
CN111245441B (zh
Inventor
刘晓健
崔兰兰
李敏
王嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ziguang Dera Technology Co ltd
Original Assignee
Beijing Ziguang Dera Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ziguang Dera Technology Co ltd filed Critical Beijing Ziguang Dera Technology Co ltd
Priority to CN202010007952.1A priority Critical patent/CN111245441B/zh
Publication of CN111245441A publication Critical patent/CN111245441A/zh
Application granted granted Critical
Publication of CN111245441B publication Critical patent/CN111245441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种纠错码的判决信息的产生方法和装置。该方法包括：确定存储单元所在的状态区间；根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。该装置位于与存储器连接的存储控制器中，该装置包括：状态区间确定单元，用于确定存储单元所在的状态区间；查表判决单元，用于根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。这种方法和装置提高了存储控制器判决信息精度，使之能较准确地反映不同比特位在不同状态区间的可靠度，从而提升LDPC码的译码性能。

Description

纠错码的判决信息的产生方法和装置
技术领域
本发明涉及存储器技术，尤其涉及一种纠错码的判决信息的产生方法和装置。
背景技术
硬判决是存储控制器比如闪存(flash memory)控制器中一种非常重要的信号判决及估计方法，通过将读取的门限电压与各个相邻状态区间之间的硬判决电平进行比较，从而得知该门限电压所在的状态区间。传统上，硬判决得到的各个比特的对数似然比(LLR，log-likelihood ratio)值的模是相同的，对于任意一个判决区间内的所有比特都赋予相同的LLR模值，这也不是最好的LLR解决方案。对于采用低密度奇偶校验(LDPC，Low-densityParity-check)码的控制器，由于LDPC码译码器是软译码器，所以传统方法无法充分发挥LDPC码的纠错能力。目前，有涉及软判决下的LLR获取方法的现有技术，公开了如何配置软判决参考电平等问题，但是没有涉及到硬判决时该如何优化LLR的问题。
发明内容
本发明要解决的技术问题是提供一种纠错码的判决信息的产生方法和装置，通过查找判决信息查找表为判决得到的各个比特赋上判决信息值，以提高存储控制器判决获得的判决信息精度。
为解决上述技术问题，本发明采用如下技术方案：
一方面，本公开提出一种纠错码的判决信息的产生方法。所述纠错码的硬判决信息的产生方法包括：确定存储单元所在的状态区间；根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。
可选地，对于所述纠错码的判决信息的产生方法，确定存储单元所在的状态区间包括：根据从存储单元读出的门限电平确定所述存储单元所在的状态区间。
可选地，对于所述纠错码的判决信息的产生方法，根据从存储单元读出的门限电平确定所述存储单元所在的状态区间包括：获取存储器至少一个存储单元当前的门限电平；将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压作比较，得到所述存储单元所在的状态区间。
可选地，对于所述纠错码的判决信息的产生方法，确定存储单元所在的状态区间包括：根据存储单元输出的比特信息确定所述存储单元所在的状态区间。
可选地，对于所述纠错码的判决信息的产生方法，根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入，包括：访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特是0或1的可靠度；将所述存储单元所在的状态区间对照所述判决信息查找表，得到所述存储单元各个比特所在的状态区间对应的判决信息；将得到的判决信息输出供译码器使用。
可选地，对于所述的纠错码的判决信息的产生方法，所述判决信息查找表为对数似然比查找表。
可选地，对于所述的纠错码的判决信息的产生方法，所述判决信息查找表通过以下方法预先生成：获取存储器各个存储单元处于各个状态区间时的电压分布；根据比特与状态区间的映射关系，依据对数似然比的定义，离线计算存储器各个存储单元的各个比特在各个状态区间对应的对数似然比；根据译码器的输入位宽，计算对数似然比的定点化的整数值。
可选地，对于所述纠错码的判决信息的产生方法，所述判决信息查找表在存储控制器生产过程中或生产完成后被导入。
另一方面，本公开提出一种纠错码的判决信息的产生装置。所述纠错码的判决信息的产生装置位于与存储器连接的存储控制器中，所述纠错码的判决信息的产生装置包括：状态区间确定单元，用于确定存储单元所在的状态区间；查表判决单元，用于根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，状态区间确定单元进一步用于根据从存储单元读出的门限电平确定所述存储单元所在的状态区间。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，所述状态区间确定单元包括：电平获取模块，用于获取存储器至少一个存储单元当前的门限电平；电平比较模块，用于将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压作比较，得到所述存储单元所在的状态区间。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，状态区间确定单元进一步用于根据存储单元输出的比特信息确定所述存储单元所在的状态区间。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，所述查表判决单元包括：表格访问模块，用于访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特是0或1的可靠度；判决信息确定模块，用于将所述存储单元所在的状态区间对照所述判决信息查找表，得到所述存储单元各个比特所在的状态区间对应的判决信息；判决信息输出模块，用于将得到的判决信息输出供译码器使用。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，所述判决信息查找表为对数似然比查找表。
可选地，对于所述的纠错码的判决信息的产生装置，其特征在于，还包括表格生成模块，用于获取存储器各个存储单元处于各个状态区间时的电压分布，并根据比特与状态区间的映射关系，依据对数似然比的定义，离线计算存储器各个存储单元的各个比特在各个状态区间对应的对数似然比，根据译码器的输入位宽计算对数似然比的定点化的整数值。
再一方面，本公开提出一种存储控制器。所述存储控制器包括：处理器，与所述处理器耦合的一个或多个处理器存储器，存储在所述一个或多个处理器存储器之一中的判决信息查找表，以及与所述处理器和存储有所述判决信息查找表的所述处理器存储器耦合的纠错码模块，其中，所述一个或多个处理器存储器中与存储有所述判决信息查找表的所述处理器存储器相同或不同的处理器存储器存储指令，当所述指令被所述处理器执行时，使得所述处理器执行上述方法。
又一方面，本公开提出一种机器可读存储介质。所述机器可读存储介质存储有可执行指令，所述指令当被执行时使得所述机器执行上述方法。
与现有技术相比，本发明技术方案主要的优点如下：
本公开实施例的纠错码的判决信息的产生方法和装置相比传统的判决方法和装置，提高了存储控制器判决获得的判决信息精度，使之能够较准确地反映不同比特位在不同状态区间的可靠度，从而提升LDPC码的译码性能，可以将LDPC的纠错能力提升50％左右。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本公开一个实施例提供的纠错码的判决信息的产生方法的流程图；
图2为本发明一个示例提供的图1中步骤S120的流程图；
图3示出了判决信息查找表在存储控制器中的一种可能的使用方式；
图4示出了一种格雷映射关系；
图5为一个示例提供的由参考电压V1、V3、V5和V7分隔出的LSB的5个判决区域的图表，5个判决区域分别用AL0、AL1、AL2、AL3、以及AL4表示；
图6为一个示例提供的由参考电压V2和V6分隔出的CSB的3个判决区域的图表，3个判决区域分别用AC0、AC1、以及AC2表示；
图7为一个示例提供的由参考电压V4分隔出的MSB的2个判决区域的图表，2个判决区域分别用AM0和AM1表示；
图8示出LLR查找表的一个例子；
图9为本公开另一个实施例提供的纠错码的判决信息的产生装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整地传达给本领域的技术人员。
图1为本公开一个实施例提供的纠错码的判决信息的产生方法的流程图。
如图1所示，在步骤S110，确定存储单元所在的状态区间。
作为一种可选实施方式，步骤S110可以包括：根据从存储单元读出的门限电平确定所述存储单元所在的状态区间。具体过程例如获取存储器至少一个存储单元(cell)当前的门限电平。将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压例如图3所示的V1～V7作比较，得到存储单元所在的状态区间。
作为另一种可选实施方式，步骤S110可以包括：根据存储单元输出的比特信息确定所述存储单元所在的状态区间。由于当前很多存储器比如NAND芯片只能输出三个比特位MSB、CSB和LSB的硬判决结果，无法给出具体的门限电平值，因此对于这类存储器可以通过以下方法获取存储单元所在的状态区间：如图3所示，每个状态区间对应着唯一的3比特(bit)序列。由于NAND芯片通常每次只输出某个wordline的某个比特位对应的比特序列，因此控制器必须先缓存NAND芯片输出的各个比特位的比特序列，然后将其组合获取每个存储单元所存储的“3bit”信息，进而根据存储单元所存储的“3bit”信息比如为111、011、001、101、100、000、010和110中的哪一个而得知其在状态区间P0～P7中的哪一个。其中，存储器比如NAND芯片包含很多区块(block)，每个block又包含很多个wordline，wordline是存储器比如NAND芯片允许的用户可见的最基本可操控单位。不同的wordline之间会有一些指标差异，所以可以根据woldline在block内的地址编号来做出有针对性的调整。具体如何调整，下文将会进行说明。
在步骤S120，根据存储单元所在的状态区间，查表得到存储单元存储的各个比特的判决信息，作为译码器的输入。
图2为本发明一个示例提供的图1中步骤S120的流程图。
如图2所示，在步骤S121，访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特(bit)处于该状态区间的可靠度。
存储控制器与存储器连接。图3示出了判决信息查找表在存储控制器中的一种可能的使用方式。如图3所示，存储控制器包括处理器310、与处理器310耦合的一个或多个处理器存储器320、存储在一个或多个处理器存储器320之一中的判决信息查找表330、与处理器310和存储有判决信息查找表的处理器存储器320耦合的纠错码模块340。其中，存储控制器可以为固态器件(SSD，Solid State Device)控制器。
图3中处理器负责存储控制器内各个模块的协调运行，包括数据的读取、和/或接口控制等。每个存储控制器通常还会包括一个或多个处理器存储器。该实施例涉及的判决信息查找表即可被存储在这样的处理器存储器中。根据实际情况的不同，判决信息查找表既可以在存储控制器生产时导入处理器存储器，也可以在存储控制器生产后再导入处理器存储器。
在步骤S123，将存储单元所在的状态区间对照判决信息查找表，得到存储单元各个比特所在的状态区间对应的判决信息。
在步骤S125，将得到的判决信息输出供译码器使用。继续以图3所示的判决信息查找表的使用方式为例，纠错码模块从处理器存储器查表获得判决信息作为硬判决信息输入。
通过硬判决获得读取的门限电压所在的状态区间，通过查找判决信息查找表获取该状态对应的比特序列的判决信息。
其中，判决信息查找表可以为对数似然比(LLR，log-likelihood ratio)查找表。LLR查找表中同一个比特位在不同的电平状态下的LLR值可能不同。LLR查找表中在相同的电平状态下，不同比特位置的LLR可能不同。因为不同状态下的flash存储器的状态区间电压分布存在较大差异，所以作为一种优选实施方式，该实施例的纠错码的硬判决信息的产生方法可以对各个差异显著的状态分别计算相应的LLR查找表。LLR查找表中的内容可以根据存储器的状态作出修正，存储器的状态比如编程-擦除(PE，program-erase)次数和保存(retention)时间。进一步地，除了PE次数和保存时间，存储器的状态还比如wordline编号等，即根据Woldline在block内的地址编号来调整不同wordline之间的指标差异。LLR查找表中的内容可以根据PE次数、保存时间和wordline编号等中至少一种状态作出修正。
判决信息查找表中的内容可以预先离线计算获得。获取存储器各个存储单元处于各个状态区间时的电压分布，根据比特与状态区间的映射关系，依据LLR的定义，离线计算存储器各个存储单元存储的各个比特在各个状态区间对应的LLR。根据译码器的输入位宽，计算对数似然比的定点化的整数值。
判决信息查找表可以在存储控制器生产过程中被导入，或者判决信息查找表在存储控制器生产完成后被导入。
存储器中，闪存也可以称为flash存储器可以为TLC flash存储器、SLCflash存储器和MLC flash存储器中任一种flash存储器。其中，TLC(Triple-Level Cell)闪存是每个存储单元可以存储3比特数据。SLC(Single-Level Cell)闪存具有低功耗、寿命长、存取速度快等优点，但是由于它每个存储单元只能存储1比特数据，所以它的容量很小，反而具有更高的成本。MLC(Multi-Level Cell)闪存由于存储单元拥有多个级别而得名，同时，多个级别也支持其存储更多的比特，每个存储单元可以存储2比特数据。
下面，以flash存储器是TLC闪存为例作进一步说明，但并不限于TLC闪存，该实施例的纠错码的硬判决信息的产生方法也可以被应用于其他存储设备，比如SLC闪存和MLC闪存中。
如图4所示，TLC闪存的每个存储单元有8个可能的电平状态，分别表示为擦除态(ER)以及P1～P7。每个状态携带一个3比特(bit)信息序列，映射关系不止一种。图1示出了一种格雷映射关系，此处最高位被称为LSB(least significant bit-position)，中间位被称为CSB(center significant bit-position)，最低位被称为MSB(most significantbit-position)。MSB在状态ER和P1～P3下都是1，在P4～P7下都是0，在硬判决时其符号位仅由参考电压V4决定。CSB在状态ER、P1、P6、以及P7下是1，其余4个状态下是0，硬判决时其符号位由判决电平V2和V6决定。LSB是最不可靠位，其符号位由判决电平V1、V3、V5、以及V7决定。
MSB、CSB和LSB对应的比特位置并不唯一，本文中的命名只是其中的一种方式。有些文献也将最高位命名为LSB，而将最低位称为LSB。
图5示出了由参考电压V1、V3、V5和V7分隔出的LSB的5个判决区域，5个判决区域分别用AL0、AL1、AL2、AL3、以及AL4表示。
图6示出了由参考电压V2和V6分隔出的CSB的3个判决区域，3个判决区域分别用AC0、AC1、以及AC2表示。
图7示出了由参考电压V4分隔出的MSB的2个判决区域，2个判决区域分别用AM0和AM1表示。
通过图5～图7的多层判决，存储控制器最终可以判断门限电平位于ER和P1～P7中的哪一个。
传统方法认为硬判决无法获得足够的信息来计算LLR，因此当硬判决获知出当前存储单元(cell)处于哪个电平状态后，会根据映射关系，给3个bit赋上模值相同的LLR。然而，通过仔细观察可以发现，对于任意一个比特位，其所处的电平状态与相应的参考电压的距离越远，其判决结果的可靠度越高。例如，位于ER状态的MSB的可靠度明显要高于位于P3状态的MSB的可靠度。综上所述，硬判决也可以计算LLR，只是由于其参考电压间隔比较大，LLR的精度较低而已。
要计算LLR查找表中映射到不同电平状态的各个比特的LLR，需要首先估计出所有电平状态的具体电压分布。如何获取这些电平状态的分布有多种方式，例如控制参考电压偏移量，或者是用预设数据的方法来测量。获得了电压分布以后，就可以根据LLR的定义来离线地计算某个比特的LLR值。即使在无法获得电压分布的情况下，也可以用机器学习等手段来优化LLR值。
NAND闪速存储器的一个重要特点是时变性，电平状态的电压分布会随着编程-擦除(PE，program-erase)次数和保存(retention)时间而改变，因此该实施例的LLR表格也会根据不同的PE次数和retention时间的组合而有所不同。考虑PE次数和保存时间的颗粒度越细，LLR表格的尺寸也就越大。
举例来说，对于MLC闪存，如果将PE次数分为1K、3K和6K，将保存(retention)时间分为1个月、3个月和6个月，可以得到如图7所示的LLR查找表(LUT，look up table)。以图8所示的LLR查找表中的LLR_1M_3K为例，LLR_1M_3K表示保存(retention)时间为1个月而且PE次数为3K时MLC闪存的LLR值。
一旦用以上离线的方法获得LLR的LUT以后，就可以将其导入存储控制器。导入过程既可以在存储控制器生产时完成，也可以在存储控制器生产后再进行。
图9为本公开另一个实施例提供的纠错码的硬判决信息的产生装置的结构示意图。
该实施例提供的纠错码的硬判决信息的产生装置位于与存储器连接的存储控制器中。如图8所示，该实施例的纠错码的判决信息的产生装置900包括状态区间确定单元910和查表判决单元920。
状态区间确定单元910用于确定存储单元所在的状态区间。状态区间确定单元910的操作可以参照上面参考图1描述的步骤S110的操作。
查表判决单元920用于根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。查表判决单元920的操作可以参照上面参考图1描述的步骤S120的操作。
作为一种可选实施方式，状态区间确定单元910可以进一步用于根据从存储单元读出的门限电平确定存储单元所在的状态区间。状态区间确定单元910可以包括电平获取模块和电平比较模块。其中，电平获取模块用于获取存储器至少一个存储单元当前的门限电平。电平比较模块用于将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压作比较，得到存储单元所在的状态区间。
作为另一种可选实施方式，状态区间确定单元910可以进一步用于根据存储单元输出的比特信息确定所述存储单元所在的状态区间。
查表判决单元920可以包括表格访问模块、判决信息确定模块和判决信息输出模块。其中，表格访问模块用于访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特是0或1的可靠度。判决信息确定模块用于将存储单元所在的状态区间对照所述判决信息查找表，得到存储单元各个比特所在的状态区间对应的判决信息。判决信息输出模块用于将得到的判决信息输出供译码器使用。
判决信息查找表可以为对数似然比(LLR)查找表。LLR查找表中同一个比特位在不同的电平状态下的LLR值可能不同。LLR查找表中在相同的电平状态下，不同比特位置的LLR可能不同。因为不同状态下的flash存储器的状态区间电压分布存在较大差异，所以作为一种优选实施方式，该实施例的纠错码的硬判决信息的产生方法可以对各个差异显著的状态分别计算相应的LLR查找表。LLR查找表中的内容可以根据flash存储器的状态作出修正，flash存储器的状态比如编程-擦除(PE，program-erase)次数和保存(retention)时间。进一步地，除了PE次数和保存时间，flash的状态还比如wordline编号等，即LLR查找表中的内容可以根据PE次数、保存时间和wordline编号等作出修正。
如图3所示，存储控制器包括处理器310、与处理器310耦合的一个或多个处理器存储器320、存储在一个或多个处理器存储器320之一中的判决信息查找表330、与处理器310和存储有判决信息查找表的处理器存储器320耦合的纠错码模块340。LLR查找表330可以存储在处理器存储器中。纠错码模块340从处理器存储器320查表获得LLR序列作为输入。
如果判决信息查找表为基于存储器的编程-擦除次数和保存(retention)时间的对数似然比查找表，则判决信息确定模块用于将存储单元所在的状态区间结合PE次数和保存时间这2个参数，对照判决信息查找表，得到存储单元各比特所在的状态区间对应的判决信息。
判决信息查找表330可以在存储控制器生产过程中或生产完成后被导入。
该实施例的纠错码的判决信息的产生装置还可以包括表格生成模块，用于预先离线生成判决信息查找表中的内容，获取存储器各个存储单元处于各个状态区间时的电压分布，并根据比特与状态区间的映射关系，依据对数似然比的定义，离线计算闪速存储器各个存储单元的各个比特在各个状态区间对应的对数似然比。
在本公开中，存储控制器可以包括但不限于：个人计算机、服务器计算机、工作站、桌面型计算机、膝上型计算机、笔记本计算机、移动计算设备、智能电话、平板计算机、蜂窝电话、个人数字助理(PDA)、手持装置、消息收发设备、可佩戴计算设备、消费电子设备等等。
根据一个实施例，提供了一种例如非暂时性机器可读介质的程序产品。非暂时性机器可读介质可以具有指令(即，上述以软件形式实现的元素)，该指令当被机器执行时，使得机器执行本公开的各个实施例中以上结合图1-9描述的各种操作和功能。
具体地，可以提供配有可读存储介质的系统或者装置，在该可读存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机或处理器读出并执行存储在该可读存储介质中的指令。
在这种情况下，从可读介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能，因此机器可读代码和存储机器可读代码的可读存储介质构成了本发明的一部分。
可读存储介质的实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD-RW)、磁带、非易失性存储卡和ROM。可选择地，可以由通信网络从服务器计算机上或云上下载程序代码。
以上所述仅为本发明的实施例，并非因此限制本发明的权利要求保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明权利要求的保护范围内。

Claims (17)

1.一种纠错码的判决信息的产生方法，其特征在于，包括：
确定存储单元所在的状态区间；
根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。
2.如权利要求1所述的纠错码的判决信息的产生方法，其特征在于，确定存储单元所在的状态区间包括：根据从存储单元读出的门限电平确定所述存储单元所在的状态区间。
3.如权利要求2所述的纠错码的判决信息的产生方法，其特征在于，根据从存储单元读出的门限电平确定所述存储单元所在的状态区间包括：
获取存储器至少一个存储单元当前的门限电平；
将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压作比较，得到所述存储单元所在的状态区间。
4.如权利要求1所述的纠错码的判决信息的产生方法，其特征在于，确定存储单元所在的状态区间包括：根据存储单元输出的比特信息确定所述存储单元所在的状态区间。
5.如权利要求1所述的纠错码的判决信息的产生方法，其特征在于，根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入，包括：
访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特是0或1的可靠度；
将所述存储单元所在的状态区间对照所述判决信息查找表，得到所述存储单元各个比特所在的状态区间对应的判决信息；
将得到的判决信息输出供译码器使用。
6.如权利要求5所述的纠错码的判决信息的产生方法，其特征在于，所述判决信息查找表为对数似然比查找表。
7.如权利要求6所述的纠错码的判决信息的产生方法，其特征在于，所述判决信息查找表通过以下方法预先生成：
获取存储器各个存储单元处于各个状态区间时的电压分布；
根据比特与状态区间的映射关系，依据对数似然比的定义，离线计算存储器各个存储单元的各个比特在各个状态区间对应的对数似然比；
根据译码器的输入位宽，计算对数似然比的定点化的整数值。
8.如权利要求5-7中任一项所述的纠错码的判决信息的产生方法，其特征在于，所述判决信息查找表在存储控制器生产过程中或生产完成后被导入。
9.一种纠错码的判决信息的产生装置，其特征在于，位于与存储器连接的存储控制器中，所述纠错码的判决信息的产生装置包括：
状态区间确定单元，用于确定存储单元所在的状态区间；
查表判决单元，用于根据所述存储单元所在的状态区间，查表得到所述存储单元存储的各个比特的判决信息，作为译码器的输入。
10.如权利要求9所述的纠错码的判决信息的产生装置，其特征在于，状态区间确定单元进一步用于根据从存储单元读出的门限电平确定所述存储单元所在的状态区间。
11.如权利要求10所述的纠错码的判决信息的产生装置，其特征在于，所述状态区间确定单元包括：
电平获取模块，用于获取存储器至少一个存储单元当前的门限电平；
电平比较模块，用于将获取的至少一个存储单元当前的门限电平与对应存储单元的参考电压作比较，得到所述存储单元所在的状态区间。
12.如权利要求9所述的纠错码的判决信息的产生装置，其特征在于，状态区间确定单元进一步用于根据存储单元输出的比特信息确定所述存储单元所在的状态区间。
13.如权利要求9所述的纠错码的判决信息的产生装置，其特征在于，所述查表判决单元包括：
表格访问模块，用于访问与存储器连接的存储控制器中的判决信息查找表，判决信息查找表包括各个状态区间分别对应的判决信息，状态区间对应的判决信息表示存储单元存储的各个比特是0或1的可靠度；
判决信息确定模块，用于将所述存储单元所在的状态区间对照所述判决信息查找表，得到所述存储单元各个比特所在的状态区间对应的判决信息；
判决信息输出模块，用于将得到的判决信息输出供译码器使用。
14.如权利要求13所述的纠错码的判决信息的产生装置，其特征在于，所述判决信息查找表为对数似然比查找表。
15.如权利要求14所述的纠错码的判决信息的产生装置，其特征在于，还包括表格生成模块，用于获取存储器各个存储单元处于各个状态区间时的电压分布，并根据比特与状态区间的映射关系，依据对数似然比的定义，离线计算存储器各个存储单元的各个比特在各个状态区间对应的对数似然比，根据译码器的输入位宽计算对数似然比的定点化的整数值。
16.一种存储控制器，其特在在于，包括：
处理器，
与所述处理器耦合的一个或多个处理器存储器，
存储在所述一个或多个处理器存储器之一中的判决信息查找表，以及
与所述处理器和存储有所述判决信息查找表的所述处理器存储器耦合的纠错码模块，
其中，所述一个或多个处理器存储器中与存储有所述判决信息查找表的所述处理器存储器相同或不同的处理器存储器存储指令，当所述指令被所述处理器执行时，使得所述处理器执行如权利要求1到8中任一项所述的方法。
17.一种机器可读存储介质，其特征在于，所述机器可读存储介质存储有可执行指令，所述指令当被执行时使得所述机器执行如权利要求1到8中任一项所述的方法。
CN202010007952.1A 2020-01-03 2020-01-03 纠错码的判决信息的产生方法和装置 Active CN111245441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010007952.1A CN111245441B (zh) 2020-01-03 2020-01-03 纠错码的判决信息的产生方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010007952.1A CN111245441B (zh) 2020-01-03 2020-01-03 纠错码的判决信息的产生方法和装置

Publications (2)

Publication Number Publication Date
CN111245441A true CN111245441A (zh) 2020-06-05
CN111245441B CN111245441B (zh) 2022-09-02

Family

ID=70879656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010007952.1A Active CN111245441B (zh) 2020-01-03 2020-01-03 纠错码的判决信息的产生方法和装置

Country Status (1)

Country Link
CN (1) CN111245441B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140281822A1 (en) * 2013-03-14 2014-09-18 Lsi Corporation Method and apparatus for generation of soft decision error correction code information
CN106504796A (zh) * 2016-10-28 2017-03-15 东南大学 一种应用于nand闪存上的极化码纠错方案
CN108154902A (zh) * 2017-12-22 2018-06-12 联芸科技（杭州）有限公司 存储器的高可靠性错误检测方法、读取控制方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140281822A1 (en) * 2013-03-14 2014-09-18 Lsi Corporation Method and apparatus for generation of soft decision error correction code information
CN106504796A (zh) * 2016-10-28 2017-03-15 东南大学 一种应用于nand闪存上的极化码纠错方案
CN108154902A (zh) * 2017-12-22 2018-06-12 联芸科技（杭州）有限公司 存储器的高可靠性错误检测方法、读取控制方法及装置

Also Published As

Publication number Publication date
CN111245441B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
KR101981355B1 (ko) 메모리 시스템들을 위한 소프트 정보 생성
US8937838B2 (en) Finding optimal read thresholds and related voltages for solid state memory
US9244763B1 (en) System and method for updating a reading threshold voltage based on symbol transition information
US20190027214A1 (en) Memory access module for performing memory access management
US8832526B2 (en) Data reading method, memory controller, and memory storage device
US9015554B2 (en) Management of non-valid decision patterns of a soft read retry operation
US11120882B2 (en) Error recovery of data in non-volatile memory during read
US9996416B2 (en) Systems and methods for enhanced data recovery in a solid state memory system
CN111954863B (zh) 基于可调整错误率提供存储器系统的数据
US11720445B2 (en) Customized parameterization of read parameters after a decoding failure for solid state storage devices
US10275297B2 (en) Generating soft read values which optimize dynamic range
KR20200091798A (ko) 에러 정정이 향상된 메모리 디바이스
CN112889112B (zh) 存储器组件中的矢量化处理电平校准
US9390002B1 (en) Efficient bin labeling schemes for tracking cells in solid state storage devices
US9954559B2 (en) Fixed point conversion of LLR values based on correlation
US20220115084A1 (en) Adapting an error recovery process in a memory sub-system
CN109032514B (zh) 一种数据读取方法、装置、设备及可读存储介质
CN111245441B (zh) 纠错码的判决信息的产生方法和装置
CN107025940B (zh) 非易失性存储器装置及其实时自适应读取电压调整方法
Jang et al. WISER: Deep Neural Network Weight-bit Inversion for State Error Reduction in MLC NAND Flash

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100191 No.1203, 12 / F, block B, Zhizhen building, No.7 Zhichun Road, Haidian District, Beijing

Applicant after: BEIJING DERA TECHNOLOGY Co.,Ltd.

Address before: 100191 No.1203, 12 / F, block B, Zhizhen building, No.7 Zhichun Road, Haidian District, Beijing

Applicant before: BEIJING ZIGUANG DERA TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant