CN111164763B - 体电流旁路电阻器 - Google Patents

体电流旁路电阻器 Download PDF

Info

Publication number
CN111164763B
CN111164763B CN201880064207.1A CN201880064207A CN111164763B CN 111164763 B CN111164763 B CN 111164763B CN 201880064207 A CN201880064207 A CN 201880064207A CN 111164763 B CN111164763 B CN 111164763B
Authority
CN
China
Prior art keywords
gate
rfic
fet
switching
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880064207.1A
Other languages
English (en)
Other versions
CN111164763A (zh
Inventor
R·P·K·维杜拉
S·格科特佩里
J·穆尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111164763A publication Critical patent/CN111164763A/zh
Application granted granted Critical
Publication of CN111164763B publication Critical patent/CN111164763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

描述了射频集成电路(RFIC)。该RFIC包括开关场效应晶体管(FET)，该FET包括源极区、漏极区、体区和栅极。该RFIC还包括耦合在栅极与体区之间的体旁路电阻器(Rb)。该RFIC还包括耦合在栅极与体区之间的栅极隔离电阻器(Rg)。该RFIC还包括耦合在体旁路电阻器与栅极隔离电阻器之间的二极管。

Description

体电流旁路电阻器
相关申请的交叉引用
本申请要求于2018年6月5日提交的题为“BODY CURRENT BYPASS RESISTOR”的美国专利申请No.16/000,501的权益，该美国专利申请要求于2017年10月6日提交的题为“BODY CURRENT BYPASS RESISTOR”的美国临时专利申请No.62/569,435和于2017年10月9日提交的题为“BODY CURRENT BYPASS RESISTOR”的美国临时专利申请No.62/569,816的权益，这些申请的全部公开内容明确地通过引用并入本文。
技术领域
本公开总体上涉及集成电路(IC)。更具体地，本公开涉及一种用于改善击穿电压和谐波性能的体电流旁路电阻器。
背景技术
移动射频(RF)芯片(例如，移动RF收发器)的设计复杂性因用于支持通信增强的附加电路功能而变得复杂。设计移动RF收发器可以包括使用绝缘体上半导体技术。绝缘体上半导体(SOI)技术将常规半导体(例如，硅)衬底替换为分层的半导体-绝缘体-半导体衬底以减少寄生器件电容并且提高性能。基于SOI的器件与常规的硅构建器件不同，因为硅结位于电隔离器(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不能充分地减少由SOI层上的有源器件和支撑BOX层的SOI衬底的接近而引起的人为谐波。
例如，当前使用SOI衬底来制造高性能互补金属氧化物半导体(CMOS)射频(RF)开关技术。尽管SOI衬底可以提供针对RF收发器中的带外谐波的一些保护，但是仍然需要增加器件隔离度并且减少RF损耗。此外，使用SOI技术制造的晶体管可能会受到浮体效应的影响，其中晶体管的本体收集在晶体管器件的结处生成的电荷。
发明内容
描述了射频集成电路(RFIC)。该RFIC包括开关场效应晶体管(FET)，该FET包括源极区、漏极区、体区和栅极。该RFIC还包括耦合在栅极与体区之间的体旁路电阻器。该RFIC还包括耦合在栅极与体区之间的栅极隔离电阻器。该RFIC还包括耦合在体旁路电阻器与栅极隔离电阻器之间的二极管。
描述了一种构造具有开关场效应晶体管(FET)的射频(RF)集成电路的方法。该方法包括将开关FET的栅极连结到开关FET的体区。该方法还包括在栅极与体区之间制造体旁路电阻器。该方法还包括在栅极与体区之间制造栅极隔离电阻器。
描述了一种射频集成电路(RFIC)。该RFIC包括开关场效应晶体管(FET)，该FET具有源极区、漏极区、体区和栅极。体区连结到栅极。该RFIC还包括用于将栅极与体区的体电流隔离的装置。该RFIC还包括用于引导来自开关FET的体区的体电流远离开关FET的栅极的装置。该RFIC还包括耦合在用于隔离的装置与用于引导的装置之间的二极管。
这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解以下的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这样的等同构造没有脱离如所附权利要求中阐述的本公开的教导。当结合附图考虑时，将从以下描述中更好地理解被认为是本公开的特征的新颖特征(关于其组织和操作方法)、以及另外的目的和优点。然而，应当明确地理解，提供每个附图仅用于说明和描述的目的，而非旨在作为对本公开的范围的限定。
附图说明
为了更完整地理解本公开，现在结合附图参考以下描述。
图1是具有用于芯片组的无线局域网模块和射频(RF)前端模块的无线设备的示意图。
图2示出了包括RF绝缘体上硅(SOI)器件的射频(RF)集成电路(RFIC)的剖视图。
图3是示出根据本公开的各方面的包括体电流旁路电阻器以用于改善击穿电压和谐波性能的开关场效应晶体管(FET)的示意图。
图4是示出根据本公开的其他方面的包括体电流旁路电阻器以进一步改善击穿电压和谐波性能的开关场效应晶体管(FET)的示意图。
图5是示出根据本公开的其他方面的包括一组图3和4的开关FET的开关产品的示意图。
图6是示出了根据本公开的各方面的构造具有体电流旁路电阻器的射频(RF)集成电路(RFIC)的方法的过程流程图。
图7是示出可以在其中有利地采用本公开的配置的示例性无线通信系统的框图。
图8是示出根据一种配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
结合附图，以下阐述的详细描述旨在作为对各种配置的描述，而非旨在表示可以实践本文中描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细描述包括特定细节。然而，对于本领域技术人员而言很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，以框图形式示出了公知的结构和组件，以避免使这些概念模糊。
如本文中描述的，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。如本文中描述的，在整个说明书中使用的术语“示例性”是指“用作示例、实例或说明”，而不必一定被解释为比其他示例性配置优选或有利。如本文中描述的，在整个说明书中使用的术语“耦合”是指“连接，无论是直接连接或通过中间连接(例如，开关)间接连接、电气连接、机械连接或以其他方式连接”，而不一定限于物理连接。另外，连接可以使得对象被永久地连接或可释放地连接。连接可以通过开关来进行。如本文中描述的，在整个说明书中使用的术语“接近”是指“邻近、非常靠近、紧邻于或接近于”。如本文中描述的，在整个说明书中使用的术语“在……上”在一些配置中是指“直接在……上”，而在其他配置中是指“间接在……上”。
由于成本和功耗考虑，移动射频(RF)芯片(例如，移动RF收发器)已经迁移到深亚微米工艺节点。设计移动RF收发器可以包括使用绝缘体上半导体技术。绝缘体上的半导体(SOI)技术将常规的硅衬底替换为分层的半导体-绝缘体-半导体衬底以减少寄生器件电容并且提高性能。基于SOI的器件与常规的硅构建器件不同，因为硅结位于电隔离器(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不能充分地减少由SOI层上的有源器件和支撑BOX层的SOI衬底的接近而引起的人为谐波。
例如，BOX层的厚度决定有源器件与通过BOX层与有源器件分离的SOI衬底之间的距离。有源器件与SOI衬底之间的足够距离对于提高有源器件性能很重要。然而，减少用于满足未来工艺节点的规格的器件占用面积可以减小BOX层的厚度，该厚度限定有源器件与SOI衬底之间的距离。在未来工艺节点中减小BOX层的厚度可能会由于人为谐波而大大降低器件性能。也就是说，通过在未来工艺节点中增加有源器件和SOI衬底的接近度会降低器件性能。
SOI层上的有源器件可以包括高性能互补金属氧化物半导体(CMOS)晶体管。例如，当前使用SOI衬底来制造高性能CMOS RF开关技术。RF前端(RFFE)的成功操作可能依赖这些高性能CMOS RF开关技术。因此，用于制造RFFE的过程涉及用于支持这些高性能CMOS RF开关技术的昂贵的SOI晶片集成。此外，对未来RF性能增强的支持涉及增加器件隔离度，同时减少RF损耗。
一种用于增加器件隔离并且减少RF损耗的技术是使用SOI晶片来制造RFFE。例如，RF器件(例如，RF开关器件)可以包括使用SOI晶片制造的晶体管。不幸的是，使用SOI技术制造的晶体管可能会受到浮体效应的影响。浮体效应是一种其中晶体管的本体收集在晶体管器件的结处生成的电荷的现象。在这种情况下，本体中累积的电荷会产生不利影响，诸如结构中的寄生晶体管和截止状态泄漏。另外，累积的电荷还导致晶体管的阈值电压依赖于其先前状态。浮体效应还可能生成带外谐波频率，这对将来的通信增强是有害的。
本公开的各个方面提供了用于改善击穿电压和谐波性能的体电流旁路电阻器的技术。用于集成RF电路的半导体制造的工艺流程可以包括前端制程(FEOL)工艺、中间制程(MOL)工艺和后端制程(BEOL)工艺。应当理解，术语“层”包括膜，并且除非另有说明，否则不应当被解释为指示垂直或水平厚度。如本文中描述的，术语“衬底”可以指代切块晶片的衬底，或者可以指代未切块晶片的衬底。类似地，术语“芯片”和“管芯”可以可互换地使用。
本公开的各方面涉及一种用于改善击穿电压和谐波性能的体电流旁路电阻器。也就是说，本公开的各方面采用负栅极偏置技术，其中体电流旁路电阻器在偏置操作期间将栅极与体电流隔离。根据本公开的这个方面，一种RF集成电路(RFIC)包括具有源极区、漏极区、体区和栅极的开关场效应晶体管(FET)。该RFIC还包括耦合在开关FET的栅极与体区之间的体旁路电阻器和反向偏置二极管。RFIC还包括耦合在栅极与体区之间的栅极隔离电阻器。
图1是包括用于改善击穿电压和谐波性能的体电流旁路电阻器的无线设备100(例如，蜂窝电话或智能电话)的示意图。无线设备100具有用于芯片组110的无线局域网(WLAN)(例如，WiFi)模块150和RF前端模块170。WiFi模块150包括将天线162可通信地耦合到无线局域网模块(例如，WLAN模块152)的第一双工器160。RF前端模块170包括通过双工器180(DUP)将天线192可通信地耦合到无线收发器120(WTR)的第二双工器190。RF开关172将第二双工器190可通信地耦合到双工器180。无线收发器120和WiFi模块150的WLAN模块152耦合到由电源102通过电源管理集成电路(PMIC)140供电的调制解调器(MSM，例如，基带调制解调器)130。芯片组110还包括电容器112和114、以及电感器116以提供信号完整性。PMIC140、调制解调器130、无线收发器120和WLAN模块152每个包括电容器(例如，142、132、122和154)，并且根据时钟118进行操作。芯片组110中的各种电感器和电容器组件的几何形状和布置可以减少组件之间的电磁耦合。
无线设备的无线收发器120通常包括用于发射和接收用于双向通信的数据的移动RF收发器。移动RF收发器可以包括用于数据发射的发射部分和用于数据接收的接收部分。对于数据发射，发射部分可以使用数据调制RF载波信号以获取调制的RF信号，使用功率放大器(PA)放大调制的RF信号以获取具有适当输出功率电平的放大的RF信号，并且经由天线192向基站发射放大的RF信号。对于数据接收，接收部分可以经由天线获取所接收的RF信号，并且可以使用低噪声放大器(LNA)放大所接收的RF信号，并且处理所接收的RF信号以恢复由基站在通信信号中发送的数据。
无线收发器120可以包括用于放大这些通信信号的一个或多个电路。放大器电路(例如，LNA/PA)可以包括可以具有一个或多个驱动器级和一个或多个放大器输出级的一个或多个放大器级。每个放大器级包括以各种方式被配置为放大通信信号的一个或多个晶体管。存在用于制造被配置为放大由无线收发器120发射和接收的通信信号的晶体管的各种选项。
无线收发器120和RF前端模块170可以用于制造无线收发器120的晶体管使用绝缘体上半导体(SOI)技术来实现，这有助于减少RF前端模块170中的高次谐波。SOI技术将常规的半导体衬底替换为分层的半导体-绝缘体-半导体衬底以减少寄生器件电容并且提高性能。基于SOI的器件与传统的硅构建器件不同，因为硅结位于电隔离器(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不能充分地减少由SOI层上的有源器件和支撑BOX层的SOI衬底的接近而引起的人为谐波。使用SOI技术制造的有源器件如图2所示。
图2示出了射频(RF)集成电路(RFIC)200的截面图。如图2所示，RF绝缘体上硅(SOI)器件包括在由SOI衬底202(例如，硅晶片)支撑的埋入式氧化物(BOX)层220上的有源器件210。RF SOI器件可以使用CMOS工艺被制造为互补金属氧化物半导体(CMOS)晶体管。RFSOI器件还包括在第一电介质层206内耦合到有源器件210的互连250。在这种配置中，RFSOI器件的寄生电容与BOX层220的厚度成比例，该厚度决定有源器件210与SOI衬底202之间的距离。
BOX层220上的有源器件210可以是CMOS晶体管。例如，当前使用SOI衬底来制造高性能CMOS RF开关技术。RFFE 170(图1)的成功操作依赖于这些高性能CMOS RF技术。因此，制造RFFE 170的过程涉及用于支持这些高性能CMOS RF技术的SOI晶片的集成。此外，对未来RF性能增强的支持涉及增加的器件隔离，同时减少RF损耗。RF集成电路200可以用于实现图1中的RFFE 170。例如，有源器件210可以是RFFE 170的RF开关172的开关场效应晶体管(FET)。
RF集成电路200的配置通过使用用于实现RFFE 170的SOI晶片来增加器件隔离并且减少RF损耗。不幸的是，由于RF集成电路200是使用SOI技术制造的，所以有源器件210可能会受到浮体效应的影响。浮体效应是一种其中晶体管的本体收集在晶体管器件的结处生成的电荷的现象。本体中累积的电荷会产生不利影响，诸如结构中的寄生晶体管和截止状态泄漏(例如，栅极感应的漏极泄漏(GIDL)电流)。另外，累积的电荷还导致晶体管的阈值电压依赖于其先前状态。浮体效应还可能生成不希望的带外谐波频率，这对集成在RFFE 170内的通信增强是有害的。
在截止状态期间，有源器件210(例如，开关场效应晶体管(FET))将RF集成电路与输入功率(Pin)隔离。通过有源器件210进行的输入功率Pin的隔离度通过对有源器件210的栅极进行负偏置来增加，以实现有源器件210的硬关断。不幸的是，对有源器件210的栅极进行负偏置可以显著增加有源器件210的栅极到漏极电压(Vgd)。高的栅极到漏极电压Vgd触发栅极感应的漏极泄漏(GIDL)电流，导致正电荷累积在有源器件210的本体中。即，开关FET的栅极与漏极之间的高电势差会导致GIDL电流。
此外，当在处于截止状态的偏置的有源器件210的漏极处接收到RF信号时，如果有源器件210未被完全隔离，则RF信号的传输会沿着预期路径被破坏。例如，如果有源器件210的栅极未能将RF信号与例如耦合到有源器件210的电源隔离，则RF信号被严重破坏。将RF信号(例如，栅极)与电源隔离可以被称为RF隔离。
当前的开关产品可以包括体触点，该体触点用于通过独立于开关FET的栅极偏置开关FET(例如，有源器件210)的体触点来提取开关晶体管的本体中的累积电荷。另外，可以使用电阻器将开关FET的栅极与电源进行RF隔离。尽管这些技术提供了RF隔离，但是独立于对开关FET的栅极进行偏置来偏置本体会导致本体独立于栅极而运动。本体的这种独立运动可能会生成不希望的带外谐波。此外，分别偏置栅极和本体可以涉及用于提供外部栅极和体电压的单独的电荷泵。然而，使用单独的电荷泵消耗RF集成电路200的大量芯片面积。
一种用于防止本体的独立运动的技术涉及使用二极管将体触点连结到开关FET的栅极。另外，外部电阻器可以耦合到栅极到本体连结的节点以提供栅极与电源的RF隔离以保护RF信号。当外部电阻器提供RF隔离时，外部电阻器两端的电压降(例如，由于体电流Ib)可以降低开关FET的栅极处的电压。这种降低的栅极电压(Vg)减小了栅极的负偏置，导致开关FET的栅极的去偏置。开关FET的栅极去偏置防止栅极将开关FET与输入功率Pin隔离。
降低栅极电压Vg还降低了开关FET的击穿电压，因为击穿电压是栅极电压Vg的函数。即，由于外部电阻器两端的电压降，栅极电压Vg受到开关FET的体电流Ib的不利影响。如上所述，体电流Ib基于开关FET的栅极处的输入功率Pin的大小。结果，开关FET的最大击穿电压受到开关FET的体电流Ib的限制，因为体电流实质上降低了栅极电压Vg。
图3是示出根据本公开的各方面的包括用于改善击穿电压和谐波性能的体电流旁路电阻器的开关场效应晶体管(FET)的示意图。在这种配置中，隔离二极管用于将开关FET300的本体与栅极连结在一起。根据本公开的各方面，开关FET 300不包括用于将开关FET300与可以电耦合到外部电压(Vext)节点的电源隔离的外部电阻器。消除外部电阻器可以防止开关FET 300的栅极的去偏置。消除外部电阻器会使得内部栅极电压(Vgint)节点等于开关FET 300的外部电压(Vext)。
在这种配置中，体旁路电阻器(Rb)耦合在开关FET 300的本体与栅极之间。在该示例中，隔离二极管电耦合在体旁路电阻器Rb与开关FET 300的本体之间。可以减小体旁路电阻器Rb的电阻以允许电荷从开关FET 300的本体中逸出。由于增加的体电压(Vb)，小的体旁路电阻器Rb通过允许电荷通过隔离二极管从本体中逸出来提供RF隔离，而不会对栅极去偏置。另外，可以通过在体旁路电阻器Rb与开关FET 300的栅极之间电耦合栅极隔离电阻器(Rg)来实现进一步防止栅极去偏置。
图4是示出根据本公开的各方面的包括用于进一步改善击穿电压和谐波性能的体电流旁路电阻器的开关场效应晶体管(FET)400的示意图。代表性地，栅极隔离电阻器(Rg)电耦合在内部电压(Vint)节点与开关FET 400的栅极之间。此外，体旁路电阻器(Rb)电耦合在隔离二极管与开关FET 400的本体之间。在该示例中，隔离二极管和栅极隔离电阻器Rg都电耦合到开关FET 400的Vint节点。
在图4所示的配置中，栅极隔离电阻器Rg的电阻大于或等于体旁路电阻器Rb的电阻。在本公开的各方面中，选择栅极隔离电阻器Rg的大小以调节开关FET 400的开关时间。此外，体旁路电阻器Rb的电阻可以被减小以允许电荷从开关FET 400的本体逸出。小的体旁路电阻器Rb提供本体的RF隔离并且同时允许经调节的GIDL电流流过隔离二极管并且流到外部电压(Vext)节点，而不会对栅极去偏置。
在本公开的这个方面，隔离二极管电耦合开关FET 400的栅极和体节点以确保高线性度。另外，内部电压Vint以及外部电压Vext根据体旁路电阻器Rb两端的电压降(Vdrop)(Vdrop＝Ib*Rb)来确定。开关FET 400的开关时间根据栅极隔离电阻器Rg来调节，这独立于体旁路电阻器Rb，并且不影响栅极电压Vg。另外，开关FET 400的这种配置支持单个电荷泵，这节省了大量的半导体芯片面积。
图5是示出根据本公开的其他方面的包括图3和4的开关FET 300、400的开关产品500的示意图。在并联条件下(当开关断开时)，开关产品500的开关晶体管栅极被负偏置。负偏置引起硬关断条件以防止输入RF信号(例如，输入功率Pin)在开关晶体管的漏极与源极之间穿越。尽管参考绝缘体上半导体(SOI)晶片进行描述，但是应当认识到，开关产品500不限于SOI晶片，并且可以使用体半导体晶片来制造。
不幸的是，当在开关晶体管栅极处施加负偏置时，栅极到漏极电压(Vgd)实质上增加。增加的Vgd电压触发栅极感应的漏极泄漏(GIDL)电流。如果开关晶体管的栅极和本体在单个外部电阻器之后耦合在一起，则该GIDL电流将使栅极去偏置。在本公开的各方面中，开关产品包括具有通过二极管耦合的小的体旁路电阻器(Rb)和隔离栅极电阻器的开关晶体管。例如，这允许电荷从本体中逸出而不会使开关晶体管的栅极去偏置，如图4所示。
本公开的各个方面提供了用于通过使用体电流旁路电阻器来改善开关的击穿电压和谐波性能的技术，如图3和4所示。例如，本公开的一个方面使用栅极隔离电阻器(Rg)和体旁路电阻器(Rb)来在负偏置操作期间保护RF集成电路300/400，如图3和4所示。栅极隔离电阻器Rg的电阻可以大于体旁路电阻器Rb的电阻以转移体电流(Ib)。图6中示出了根据本公开的各方面的构造具有体电流旁路电阻器的RFIC的方法。
图6是示出根据本公开的一个方面的用于构造具有体电流旁路电阻器的射频(RF)集成电路(RFIC)的方法的过程流程图。方法600开始于框602，其中将栅极连结到开关场效应晶体管(FET)的体区。例如，如图3和4所示，栅极连结到开关FET 300/400的本体。在框604中，在开关FET的栅极与体区之间制造体旁路电阻器。例如，如图3和4所示，体旁路电阻器Rb耦合在体区与栅极之间。
如图6进一步所示，在框606中，在开关FET的栅极与体区之间制造栅极隔离电阻器。例如，如图3和4所示，栅极隔离电阻器Rg耦合在体旁路电阻器Rb与开关FET 300/400的栅极之间。例如，方法600还可以包括制造耦合在体旁路电阻器Rb与栅极隔离电阻器Rg之间的隔离二极管，如图4所示。替代地，例如，方法600还可以包括制造耦合在体旁路电阻器Rb与体区之间的隔离二极管，如图3所示。
本公开的各方面采用负栅极偏置技术以将开关FET与输入信号隔离。体电流旁路电阻器在偏置操作期间将栅极与体电流隔离。当使用SOI晶片制造时，该负偏置会产生导致电荷在开关FET的体区中积聚的栅极感应的漏极泄漏(GIDL)电流。本公开的该方面修改了常规的本体到栅极二极管的实现以改善器件性能。在本公开的这个方面中，开关FET包括耦合在开关FET的栅极与体区之间的体旁路电阻器和反向偏置二极管。开关FET还包括耦合在栅极与体区之间的栅极隔离电阻器。
根据本公开的另一方面，描述了一种包括开关FET的RF集成电路。开关FET包括用于引导体电流远离开关FET的本体的装置。引导装置可以是如图3和4所示的体旁路电阻器。开关FET包括用于将开关FET的栅极与体电流隔离的装置。隔离装置可以是如图3和4所示的栅极隔离电阻器。在另一方面，前述装置可以是被配置为执行通过前述装置列举的功能的任何模块或任何装置。
图7是示出可以在其中有利地采用本公开的一个方面的示例性无线通信系统700的框图。为了说明的目的，图7示出了三个远程单元720、730和750以及两个基站740。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元720、730和750包括包括所公开的RFIC的IC器件725A，725C和725B。将认识到，其他器件也可以包括所公开的RFIC，诸如基站、开关设备和网络设备。图7示出了从基站740到远程单元720、730和750的前向链路信号780和从远程单元720、730和750到基站740的反向链路信号790。
在图7中，远程单元720被示出为移动电话，远程单元730被示出为便携式计算机，并且远程单元750被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、诸如个人数字助理(PDA)等便携式数据单元、支持GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、或者存储或检索数据或计算机指令的其他通信设备、或者其组合。尽管图7示出了远程单元，但是根据本公开的各方面，本公开不限于这些示例性地示出的单元。本公开的各方面可以适当地用于包括所公开的RFIC的很多设备中。
图8是示出用于诸如以上公开的RF器件等半导体组件的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘801，该硬盘801包含操作系统软件、支持文件、和诸如Cadence或OrCAD等设计软件。设计工作站800还包括用于促进电路设计810或RFIC812的显示器802。提供存储介质804以有形地存储电路设计810或RFIC 812。电路设计810或RFIC 812可以以诸如GDSII或GERBER等文件格式存储在存储介质804上。存储介质804可以是CD-ROM、DVD、硬盘、闪存或其他适当的设备。此外，设计工作站800包括用于从存储介质804接受输入或向存储介质804写入输出的驱动装置803。
记录在存储介质804上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或用于诸如电子束光刻等串行写入工具的掩模图案数据。该数据还可以包括逻辑验证数据，诸如时序图或与逻辑仿真相关联的网络电路。通过减少用于设计半导体晶片的工艺的数量，在存储介质804上提供数据有助于电路设计810或RFIC 812的设计。
对于固件和/或软件实现，这些方法可以使用执行本文中描述的功能的模块(例如，过程、功能等)来实现。有形地体现指令的机器可读介质可以用于实现本文中描述的方法。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文中使用的，术语“存储器”是指长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定存储器类型或存储器数目、或存储器存储在其上的介质类型。
如果以固件和/或软件实现，则这些功能可以作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁性存储设备、或者可以用于以指令或数据结构形式存储期望的程序代码并且可以由计算机访问的其他介质；如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可以作为信号在通信设备中包括的传输介质上提供。例如，通信设备可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为引起一个或多个处理器实现权利要求中概述的功能。
尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以在本文中进行各种改变、替换和变更。例如，关于衬底或电子设备使用诸如“上方”和“下方”等关系术语。当然，如果衬底或电子设备颠倒，则上方变为下方，反之亦然。另外，如果侧向定向，则上方和下方可以是指衬底或电子设备的侧面。而且，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定配置。如本领域的普通技术人员将从本公开容易地理解的，根据本公开，可以利用目前存在或将要开发的与本文中描述的对应配置相比执行基本上相同的功能或实现基本上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在其范围内。

Claims (17)

1.一种射频集成电路(RFIC)，包括：
开关场效应晶体管(FET)，包括源极区、漏极区、体区和栅极；
体旁路电阻器，耦合在内部电压(Vint)节点与所述体区之间；
栅极隔离电阻器，耦合在所述栅极与所述内部电压(Vint)节点之间，所述栅极隔离电阻器的电阻大于所述体旁路电阻器的电阻，以允许电荷从所述体区逸出，从而提供RF隔离而不会对所述栅极去偏置；以及
二极管，耦合在所述体旁路电阻器与所述栅极隔离电阻器之间。
2.根据权利要求1所述的RFIC，其中内部电压(Vint)等于所述开关FET的外部电压(Vext)。
3.根据权利要求1所述的RFIC，其中所述体旁路电阻器、所述二极管和所述栅极隔离电阻器串联耦合在所述开关FET的所述体区与所述开关FET的所述栅极之间。
4.根据权利要求1所述的RFIC，其中所述开关FET包括在绝缘体上半导体(SOI)器件上的互补金属氧化物半导体(CMOS)晶体管。
5.根据权利要求1所述的RFIC，其中所述体旁路电阻器和所述二极管串联耦合在所述开关FET的所述体区与所述开关FET的内部栅极电压(Vgint)节点之间。
6.根据权利要求5所述的RFIC，还包括电耦合到所述开关FET的所述内部栅极电压(Vgint)节点的电荷泵。
7.根据权利要求1所述的RFIC，被集成到RF前端模块中，所述RF前端模块被并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机的至少之一中。
8.一种构造具有开关场效应晶体管(FET)的射频(RF)集成电路的方法，包括：
将所述开关FET的栅极连结到所述开关FET的体区；
在内部电压(Vint)节点与所述体区之间制造体旁路电阻器；
在所述栅极与所述内部电压(Vint)节点之间制造栅极隔离电阻器，所述栅极隔离电阻器的电阻大于所述体旁路电阻器的电阻，以允许电荷从所述体区逸出，从而提供RF隔离而不会对所述栅极去偏置；以及
制造耦合在所述体旁路电阻器与所述栅极隔离电阻器之间的隔离二极管。
9.根据权利要求8所述的方法，还包括制造耦合在所述体旁路电阻器与所述体区之间的隔离二极管。
10.根据权利要求8所述的方法，还包括将所述开关FET集成到RF前端模块中，所述RF前端模块被并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机的至少之一中。
11.一种射频集成电路(RFIC)，包括：
开关场效应晶体管(FET)，包括源极区、漏极区、体区和栅极，其中所述体区连结到所述栅极；
用于将所述栅极与所述体区的体电流隔离的装置；
用于引导来自所述体区的所述体电流远离所述开关FET的所述栅极的装置，所述引导装置的电阻比所述隔离装置的电阻具有更低的值，以允许电荷从所述体区逸出，从而提供RF隔离而不会对所述栅极去偏置；以及
二极管，耦合在用于隔离的所述装置与用于引导的所述装置之间。
12.根据权利要求11所述的RFIC，其中内部电压(Vint)等于所述开关FET的外部电压(Vext)。
13.根据权利要求11所述的RFIC，其中用于隔离的所述装置、所述二极管和用于引导的所述装置串联耦合在所述开关FET的所述体区与所述开关FET的所述栅极之间。
14.根据权利要求11所述的RFIC，其中所述开关FET包括具有绝缘体上半导体(SOI)晶片的互补金属氧化物半导体(CMOS)晶体管。
15.根据权利要求11所述的RFIC，其中用于引导的所述装置和所述二极管串联耦合在所述开关FET的所述体区与所述开关FET的内部栅极电压(Vgint)节点之间。
16.根据权利要求15所述的RFIC，还包括电耦合到所述开关FET的所述内部栅极电压(Vgint)节点的电荷泵。
17.根据权利要求11所述的RFIC，被集成到RF前端模块中，所述RF前端模块被并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机的至少之一中。
CN201880064207.1A 2017-10-06 2018-08-29 体电流旁路电阻器 Active CN111164763B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762569435P 2017-10-06 2017-10-06
US62/569,435 2017-10-06
US201762569816P 2017-10-09 2017-10-09
US62/569,816 2017-10-09
US16/000,501 2018-06-05
US16/000,501 US10475816B2 (en) 2017-10-06 2018-06-05 Body current bypass resistor
PCT/US2018/048617 WO2019070352A1 (en) 2017-10-06 2018-08-29 BODY DERIVATION RESISTANCE

Publications (2)

Publication Number Publication Date
CN111164763A CN111164763A (zh) 2020-05-15
CN111164763B true CN111164763B (zh) 2024-09-24

Family

ID=65992649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880064207.1A Active CN111164763B (zh) 2017-10-06 2018-08-29 体电流旁路电阻器

Country Status (4)

Country Link
US (1) US10475816B2 (zh)
EP (1) EP3692579A1 (zh)
CN (1) CN111164763B (zh)
WO (1) WO2019070352A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753955A (en) 1996-12-19 1998-05-19 Honeywell Inc. MOS device having a gate to body connection with a body injection current limiting feature for use on silicon on insulator substrates
JP3608456B2 (ja) 1999-12-08 2005-01-12 セイコーエプソン株式会社 Ｓｏｉ構造のｍｉｓ電界効果トランジスタの製造方法
US20140009212A1 (en) 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Body-gate coupling to improve linearity of radio-frequency switch
US9595959B2 (en) 2013-09-06 2017-03-14 Ferfics Limited Radio frequency switch with improved linearity
US9406695B2 (en) * 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US20150137246A1 (en) * 2013-11-20 2015-05-21 Peregrine Semiconductor Corporation Floating Body Contact Circuit Method for Improving ESD Performance and Switching Speed
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9503074B2 (en) * 2015-03-06 2016-11-22 Qualcomm Incorporated RF circuit with switch transistor with body connection
CN106230418B (zh) 2016-07-27 2019-05-03 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路

Also Published As

Publication number Publication date
CN111164763A (zh) 2020-05-15
WO2019070352A1 (en) 2019-04-11
US20190109152A1 (en) 2019-04-11
EP3692579A1 (en) 2020-08-12
US10475816B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US10431558B2 (en) Method and apparatus for back-biased switch transistors
US10074942B2 (en) Switch device performance improvement through multisided biased shielding
US9812580B1 (en) Deep trench active device with backside body contact
US10637411B2 (en) Transistor layout for improved harmonic performance
US11081582B2 (en) High voltage (HV) metal oxide semiconductor field effect transistor (MOSFET) in semiconductor on insulator (SOI) technology
US10559520B2 (en) Bulk layer transfer processing with backside silicidation
CN111183524B (zh) 具有背侧器件的绝缘体上半导体(soi)层上的横向扩散金属氧化物半导体(ldmos)晶体管
CN111164763B (zh) 体电流旁路电阻器
US20240063787A1 (en) Dynamic body biasing for radio frequency (rf) switch
US20240063790A1 (en) Dynamic body biasing for radio frequency (rf) switch
WO2024163201A1 (en) Dynamic body biasing for radio frequency (rf) switch
US10483392B2 (en) Capacitive tuning using backside gate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant