CN111162785B - 一种模数转换器时分复用采样电路及方法 - Google Patents

Abstract

本发明提出一种模数转换器时分复用采样电路，包括逻辑控制单元、调理电路单元、ADC采样通道及复用模块；任意一个调理电路单元中均包括多个被测传感支路，逻辑控制单元的输出端分别连接被测传感支路的输入端，被测传感支路输出端分别连接复用模块的一端及ADC采样通道的一端，ADC采样通道的另一端连接外部ADC，复用模块的另一端连接GND地端；逻辑控制单元上设有时钟控制端口CLK，外部时钟信号通过CLK驱动逻辑控制单元实现时分复用，控制被测传感支路的通断，通过ADC采样通道采集被测传感支路的电压模拟信号。本发明还提出一种模数转换器时分复用采样方法，有效利用ADC采样通道的数量资源，减少元器件使用数量，降低硬件成本。

Description

一种模数转换器时分复用采样电路及方法

技术领域

本发明涉及信号采集处理的技术领域，更具体地，涉及一种模数转换器时分复用装置及方法。

背景技术

模数转换器(ADC，Analog-to-Digital Converter)是采样模拟信号，并将模拟信号量化为数字信号的重要器件。在大规模传感器阵列信号的处理过程中，往往需要具有通道数量众多的模数转换器，将多个输入端的模拟信号转换成对应的数字信号，但这种具有多通道的ADC相对于单通道或双通道ADC，价格一般较高。此外，这种1路传感器信号对应1路采样通道的采样方式，需要每路对应1个调理电路单元模块，会引起元器件的使用数量增加，加大整个电路装置的成本，大大限制了低成本、大规模的传感器阵列采集应用。

发明内容

为克服现有多通道的ADC采样电路具有元器件使用数量多、硬件成本开销大的弊端，本发明提出一种模数转换器时分复用采样电路及方法，有效利用了ADC采样通道的数量资源。

为了达到上述技术效果，本发明的技术方案如下：

一种模数转换器时分复用采样电路，包括逻辑控制单元、M组调理电路单元、M路ADC采样通道及M组复用模块，M表示正整数；任意一个调理电路单元中均包括多个被测传感支路，逻辑控制单元的输出端分别连接每一组调理电路单元的被测传感支路的输入端，第j个调理电路单元的被测传感支路输出端分别连接第j个复用模块的一端及第j个ADC采样通道的一端，第j个ADC采样通道的另一端连接外部ADC，第j个复用模块的另一端连接GND地端，j＝1,...,M；逻辑控制单元上设有时钟控制端口CLK，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元实现时分复用，控制M组调理电路单元的被测传感支路在每个时钟周期内的通断，通过ADC采样通道采集被测传感支路的电压模拟信号。

优选地，任意一组调理电路单元均包括N条被测传感支路，N条被测传感支路依次并联，被测传感支路包括可变电阻R_jk及开关二极管D_jk，其中，R_ji表示第j组调理电路单元的第i条被测传感支路的可变电阻，j＝1,.....M，i＝1,.....,N，N表示正整数,D_ji表示第j组调理电路单元的第i条被测传感支路的开关二极管；逻辑控制单元上设有N个输出端口OUT_i，i＝1,.....N；逻辑控制单元的第i个输出端口OUT_i连接可变电阻R_ji的一端，可变电阻R_ji的另一端连接开关二极管D_ji的正极，逻辑控制单元通过N个输出端口OUT_i的输出高低电平控制开关二极管D_ji的导通与截止。

在此，实际应用中被测传感支路的传感器可等效为可变电阻R_jk，逻辑控制单元的N个输出端口OUT_i，i＝1,.....N分别连接到M组调理电路单元中每一组调理电路单元的N条被测传感支路，确保了本发明提出的装置在后续上电应用时，N条被测传感支路能按照逻辑响应外部时钟信号的驱动，每个输出端口OUT_i的高低电平同时控制其所连接的M组调理电路单元被测传感支路中开关二极管D_ji的导通与截止。

优选地，当第i个输出端口OUT_i输出高电平时，所述开关二极管D_ji导通；当第i个输出端口OUT_i输出低电平时，所述开关二极管D_ji截止。

在此，当第i个输出端口OUT_i输出高电平时，开关二极管D_ji导通，开关二极管D_ji对应M组调理电路单元中，每个调理电路单元的第i条被测传感支路导通，第i条被测传感支路可变电阻R_ji两端的电压值反映外部传感信息的变化，通过对应第j个ADC采样通道采集可变电阻R_ji两端的电压值。

优选地，所述逻辑控制单元的功能通过74LS系列芯片结合与门电路的方式实现。

优选地，通过74LS系列芯片结合“与”门元件组成的逻辑控制单元包括N个D触发器、与门电路及电源Vcc，任意一个D触发器均连接有电源V_CC，D触发器上设有时钟控制端口CLK、触发输入端口D、调理控制端Q及逻辑输出端～Q，N个D触发器的时钟控制端口CLK均连接外部时钟信号，第i个D触发器的调理控制端Q作为逻辑控制单元的输出端口OUT_i，i＝1,.....N，且第i-1个D触发器的调理控制端Q连接第i个D触发器的触发输入端口D，N个D触发器的逻辑输出端～Q均连接与门电路的输入端，与门电路的输出端连接第一个D触发器的触发输入端口D。

在此，在外部时钟信号的作用下，每当时钟信号的上升沿到来时，由于第i-1个D触发器的调理控制端Q连接第i个D触发器的触发输入端口D，高电平状态“1”会在N个输出端口逐次传递，每次的高电平状态“1”只会存在于其中一个输出端口，从而形成时分复用的控制信号，为下一级电路提供驱动信号。

优选地，所述M组复用模块中的任意一组复用模块均包括电容C_j与电阻R_j,j＝1,.....M，所述电容C_j与电阻R_j并联，有利于对待采样的信号起到滤波的作用。

优选地，所述采样电路的采样周期为N个时钟周期。

优选地，逻辑控制单元的N个输出端口的任意一个端口OUT_i在N个时钟周期的一个周期内，输出高电平；在剩余N-1个时钟周期均输出低电平。

在此，逻辑控制单元的N个输出端口的任意一个端口OUT_i，在N个时钟周期的有且只有一个周期内，输出高电平，对应M组调理电路单元中二极管D_ji导通，其余二极管截止，ADC采样通道只采集导通的二极管D_ji所在被测传感支路的电压值。M组调理电路单元中每一组的N个被测传感支路的二极管D_ji，在采样电路的每个采样周期内分别依次导通1次，并且每次仅有1个二极管导通，从而实现采样电路在每个采样周期内采样到每个调理电路单元的N路被测传感支路的模拟信号。

本发明还提出一种模数转换器时分复用采样方法，所述方法包括以下步骤：

S1.根据需采样的传感器的数量，确定调理电路单元、复用模块及ADC采样通道的数目；

S2.确定逻辑控制单元的实现方式；

S3.设定采样周期及外部时钟信号；

S4.将采样电路通电，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元；

S5.根据M组调理电路单元中被测传感支路二极管的导通情况，通过ADC采样通道采集M组调理电路单元中被测传感支路的电压信号。

优选地，步骤S3所述的外部时钟信号采用同步时钟的方式，确保频率和相位是同步的。

与现有技术相比，本发明技术方案的有益效果是：

本发明提出的模数转换器时分复用采样电路及方法，逻辑控制单元的输出端分别连接每一组调理电路单元的被测传感支路的输入端，被测传感支路即代表待测传感器阵列，由于任意一个调理电路单元中均包括多个被测传感支路，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元实现时分复用，即在工作人员设定的每个采样周期内，每组调理电路单元的多个被测传感支路被逻辑控制单元的输出控制通断，因为每组调理电路单元的输出端均连接有一路ADC采样通道，则一路ADC采样通道即可采集到一组调理电路单元中多个被测传感支路的电压模拟信号，通过逻辑控制单元时分复用的方法，避免了每个被测传感支路均配设有一路ADC采样通道的麻烦，有效利用了ADC采样通道的数量资源，减少了元器件的使用数量，降低了硬件成本。

附图说明

图1为本发明提出的模数转换器时分复用电路图。

图2为本发明中利用74LS系列芯片构成的逻辑控制单元的示意图。

图3为本发明实施例中提供的逻辑控制单元的时序图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

如图1所示的一种模数转换器时分复用采样电路，包括逻辑控制单元1、M组调理电路单元:21～2M，M路ADC采样通道：ADC1～ADCM，及M组复用模块：31～3M，M表示正整数；任意一个调理电路单元中均包括多个被测传感支路，逻辑控制单元1的输出端分别连接每一组调理电路单元的被测传感支路的输入端，第j个调理电路单元的被测传感支路输出端分别连接第j个复用模块的一端及第j个ADC采样通道的一端，第j个ADC采样通道的另一端连接外部ADC，第j个复用模块的另一端连接GND地端，j＝1,...,M；逻辑控制单元1上设有时钟控制端口CLK，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元1实现时分复用，控制M组调理电路单元的被测传感支路在每个时钟周期内的通断，通过ADC采样通道采集被测传感支路的电压模拟信号。

参见图1，在本实施例中，M组调理电路单元中的任意一组调理电路单元均包括N条被测传感支路，N条被测传感支路依次并联，被测传感支路包括可变电阻R_jk及开关二极管D_jk，其中，R_ji表示第j组调理电路单元的第i条被测传感支路的可变电阻，j＝1,.....M，i＝1,.....,N，N表示正整数,D_ji表示第j组调理电路单元的第i条被测传感支路的开关二极管；逻辑控制单元1上设有N个输出端口OUT_i，i＝1,.....N；逻辑控制单元1的第i个输出端口OUT_i连接可变电阻R_ji的一端，可变电阻R_ji的另一端连接开关二极管D_ji的正极，逻辑控制单元1通过N个输出端口OUT_i的输出高低电平控制开关二极管D_ji的导通与截止。

逻辑控制单元1的N个输出端口OUT_i，i＝1,.....N分别连接到M组调理电路单元中每一组调理电路单元的N条被测传感支路，确保了本发明提出的装置在后续上电应用时，N条被测传感支路能按照逻辑响应外部时钟信号的驱动，每个输出端口OUTi的高低电平同时控制其所连接的M组调理电路单元被测传感支路中开关二极管D_ji的导通与截止。当第i个输出端口OUT_i输出高电平时，开关二极管D_ji导通；当第i个输出端口OUT_i输出低电平时，开关二极管D_ji截止。当第i个输出端口OUT_i输出高电平时，开关二极管D_ji导通，开关二极管D_ji对应M组调理电路单元中，每个调理电路单元的第i条被测传感支路导通，第i条被测传感支路可变电阻R_ji两端的电压值反映外部传感信息的变化，通过对应第j个ADC采样通道采集可变电阻R_ji两端的电压值。

逻辑控制单元1的功能通过74LS系列芯片结合与门电路的方式实现，通过74LS系列芯片结合与门元件组成的逻辑控制单元包括N个D触发器、与门电路及电源Vcc，任意一个D触发器均连接有电源V_CC，D触发器上设有时钟控制端口CLK、触发输入端口D、调理控制端Q及逻辑输出端～Q，N个D触发器的时钟控制端口CLK均连接外部时钟信号，第i个D触发器的调理控制端Q作为逻辑控制单元的输出端口OUT_i，i＝1,.....N，且第i-1个D触发器的调理控制端Q连接第i个D触发器的触发输入端口D，N个D触发器的逻辑输出端～Q均连接与门电路的输入端，与门电路的输出端连接第一个D触发器的触发输入端口D。

如图2所示，以构建输出端口为4个的逻辑控制单元为具体实施例，芯片为74LS21，参见图2，逻辑控制单元是由4个D触发器、1个四输入与门电路及电源Vcc构成，任意一个D触发器均连接有电源V_CC，D触发器上设有时钟控制端口CLK、触发输入端口D、调理控制端Q及逻辑输出端～Q，4个D触发器的时钟控制端口CLK均连接外部时钟信号，4个D触发器的调理控制端Q分别作为逻辑控制单元的输出端端口：OUT₁～OUT₄。4个D触发器的连接方式是上一个调理控制端Q连接下个D触发器的触发输入端口D，4个触发器的逻辑输出端均连接与门电路的输入端，与门输出端连接到第一个触发器D的触发输入端口D。表1为通过四个D触发器构成的逻辑控制单元的输出端口电平状态的真值表，“1”表示高电平状态，“↑”表示外部时钟信号的上升沿，状态“1”传递的速度取决于外部时钟信号的频率，图3表示由四个D触发器构成的逻辑控制单元的时序图，横坐标表示时钟顺序，纵坐标表示外部时钟信号与OUT₁～OUT₄的电平输出状态。

表1

CLK	<![CDATA[OUT<sub>4</sub>]]>	<![CDATA[OUT<sub>3</sub>]]>	<![CDATA[OUT<sub>2</sub>]]>	<![CDATA[OUT<sub>1</sub>]]>
					↑	0	0	0	1
↑	0	0	1	0
					↑	0	1	0	0
↑	1	0	0	0
					↑	0	0	0	1

在外部时钟信号的作用下，每当时钟信号的上升沿到来时，由于第i-1个D触发器的调理控制端Q连接第i个D触发器的触发输入端口D，高电平状态“1”会在N个输出端口逐次传递，参见表1及图3，高电平状态“1”由输出端口OUT₁传输至OUT₄,每次的高电平状态“1”只存在于其中一个输出端口，从而形成时分复用的控制信号，为下一级电路提供驱动信号。

采样电路的采样周期为N个时钟周期，即时钟周期的个数与逻辑控制单元1的输出端口数相同，便于逻辑控制单元1在外部时钟信号的驱动下实现时分复用，在具体实施方式中，如图2所示的包括4个D触发器的逻辑控制单元1，4个输出端口的任意一个输出端口OUT₁～OUT₄，参见图3，在4个时钟周期的一个周期内，输出高电平；在剩余3个时钟周期均输出低电平。逻辑控制单元1的4个输出端口的任意一个输出端口OUT₁～OUT₄，在N个时钟周期的有且只有一个周期内，输出高电平，参见图3，当第一个时钟信号的上升沿到来时，第一个输出端口输出高电平状态，其余输出端口OUT₂～OUT₄均输出低电平状态，此时M组调理电路单元中的D₁₁～D_M1同时导通，M组调理电路单元中除D₁₁～D_M1之外的二极管截止，R₁₁～R_M1所在被测传感支路分别同时导通，这时R₁₁～R_M1两端电压反映了外界的传感信息变化，M路采样通道ADC通过外部模数转换器的控制，分别同时采样可变电阻R₁₁～R_M1所在被测传感支路的电压值。当下一个时钟信号上升沿到来，输出端口OUT₂的电平由低电平切换为高电平，输出端口OUT₁的电平由高电平状态切换为低电平状态，其余OUT₃～OUT₄仍为低电平，M路采样通道ADC进行电压采样的方式与上述类似，即在第k(k<N)个时钟周期内，M路采样通道ADC同时分别只采样导通的R_1k～R_Mk所在被测传感支路的电压值。当时钟信号到达整个系统采样周期时，M组调理电路单元中的N个被测传感支路的检测点电压信号被依次采样，M组调理电路单元中每一组的N个被测传感支路在采样电路的每个采样周期内分别依次导通1次，并仅有1个二极管导通，从而实现采用电路在每个采样周期内采样到每个调理电路单元的N路被测传感支路的模拟信号。

M组复用模块中的任意一组复用模块均包括电容C_j与电阻R_j,j＝1,.....M，电容C_j与电阻R_j并联，有利于对模拟信号起到滤波的作用。

本发明还提出一种模数转换器时分复用采样方法，所述方法包括以下步骤：

S1.根据需采样的传感器的数量，确定调理电路单元、复用模块及ADC采样通道的数目；

S2.确定逻辑控制单元的实现方式；

S3.设定采样周期及外部时钟信号；

S4.将采样电路通电，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元；

S5.根据M组调理电路单元中被测传感支路二极管的导通情况，通过ADC采样通道采集M组调理电路单元中被测传感支路的电压信号。

首先确定需要采集信号的传感器阵列的数量为K，确定调理电路单元共M组，每组调理电路单元连接的被测传感支路的路数为N，需要ADC采样通道的数目为M，此时K＝M*N，M为整数，复用模块的数目为M，逻辑控制单元输出端口的数目为N。

在本实施方式中，逻辑控制单元的实现方式为通过74LS系列芯片结合与门电路实现，芯片的型号为74LS21；

采样周期为N个时钟周期，时钟周期的个数与逻辑控制单元的输出端口数相同，外部时钟采用同步时钟的方式，确保频率和相位是同步的。此外，ADC采样通道数量M与调理电路单元的被测传感支路的数量N仅受逻辑控制单元1的供电功率的限制，并不受本发明的方法与电路原理与结构限制。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用于仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种模数转换器时分复用采样电路，其特征在于，包括逻辑控制单元、M组调理电路单元、M路ADC采样通道及M组复用模块，M表示正整数；任意一个调理电路单元中均包括多个被测传感支路，逻辑控制单元的输出端分别连接每一组调理电路单元的被测传感支路的输入端，第j个调理电路单元的被测传感支路输出端分别连接第j个复用模块的一端及第j个ADC采样通道的一端，第j个ADC采样通道的另一端连接外部ADC，第j个复用模块的另一端连接GND地端，j=1，...，M；逻辑控制单元上设有时钟控制端口CLK，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元实现时分复用，控制M组调理电路单元的被测传感支路在每个时钟周期内的通断，通过ADC采样通道采集被测传感支路的电压模拟信号；

任意一组调理电路单元均包括N条被测传感支路，N条被测传感支路依次并联，被测传感支路包括可变电阻R_jk及开关二极管D_jk，其中，R_ji表示第j组调理电路单元的第i条被测传感支路的可变电阻，j=1,...，M，i=1,.....,N，D_ji表示第j组调理电路单元的第i条被测传感支路的开关二极管；逻辑控制单元上设有N个输出端口OUT _i ，i=1,.....N，N表示正整数；逻辑控制单元的第i个输出端口OUT _i 连接可变电阻R_ji的一端，可变电阻R_ji的另一端连接开关二极管D_ji的正极，逻辑控制单元通过N个输出端口OUT _i 的输出高低电平控制开关二极管D_ji的导通与截止。

2.根据权利要求1所述的模数转换器时分复用采样电路，其特征在于，当第i个输出端口OUT_i输出高电平时，所述开关二极管D_ji导通；当第i个输出端口OUT_i输出低电平时，所述开关二极管D_ji截止。

3.根据权利要求1或2所述的模数转换器时分复用采样电路，其特征在于，所述逻辑控制单元的功能通过74LS系列芯片结合与门电路的方式实现。

4.根据权利要求3所述的模数转换器时分复用采样电路，其特征在于，通过74LS系列芯片结合与门元件组成的逻辑控制单元包括N个D触发器、与门电路及电源Vcc，任意一个D触发器均连接有电源V_CC，D触发器上设有时钟控制端口CLK、触发输入端口D、调理控制端Q及逻辑输出端~Q，N个D触发器的时钟控制端口CLK均连接外部时钟信号，第i个D触发器的调理控制端Q作为逻辑控制单元的输出端口OUT _i ，i=1,.....N，且第i-1个D触发器的调理控制端Q连接第i个D触发器的触发输入端口D，N个D触发器的逻辑输出端~Q均连接与门电路的输入端，与门电路的输出端连接第一个D触发器的触发输入端口D。

5.根据权利要求1所述的模数转换器时分复用采样电路，其特征在于，所述M组复用模块中的任意一组复用模块均包括电容C_j与电阻R_j,j=1,.....M，所述电容C_j与电阻R_j并联。

6.根据权利要求4所述的模数转换器时分复用采样电路，其特征在于，所述采样电路的采样周期为N个时钟周期。

7.根据权利要求6所述的模数转换器时分复用采样电路，其特征在于，逻辑控制单元的N个输出端口的任意一个端口OUT _i 在N个时钟周期的一个周期内，输出高电平，在剩余N-1个时钟周期，均输出低电平。

8.一种模数转换器时分复用采样方法，其特征在于，所述方法基于权利要求1~2、4~7任意一项所述的模数转换器时分复用采样电路实现，所述方法包括以下步骤：

S1.根据需采样的传感器的数量，确定调理电路单元、复用模块及ADC采样通道的数目；

S2.确定逻辑控制单元的实现方式；

S3.设定采样周期及外部时钟信号；

S4.将采样电路通电，外部时钟信号通过时钟控制端口CLK驱动逻辑控制单元；

S5.根据M组调理电路单元中被测传感支路二极管的导通情况，通过ADC采样通道采集M组调理电路单元中被测传感支路的电压信号。

9.根据权利要求8所述的模数转换器时分复用采样方法，其特征在于，步骤S3所述的外部时钟信号采用同步时钟的方式。

Images