CN111131093B - 一种计算芯片和交换芯片三线互连的七层交换系统 - Google Patents

一种计算芯片和交换芯片三线互连的七层交换系统 Download PDF

Info

Publication number
CN111131093B
CN111131093B CN201911290751.0A CN201911290751A CN111131093B CN 111131093 B CN111131093 B CN 111131093B CN 201911290751 A CN201911290751 A CN 201911290751A CN 111131093 B CN111131093 B CN 111131093B
Authority
CN
China
Prior art keywords
chip
network
exchange
switching
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911290751.0A
Other languages
English (en)
Other versions
CN111131093A (zh
Inventor
邹昀辛
王晓光
王栋
张凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201911290751.0A priority Critical patent/CN111131093B/zh
Publication of CN111131093A publication Critical patent/CN111131093A/zh
Application granted granted Critical
Publication of CN111131093B publication Critical patent/CN111131093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种计算芯片和交换芯片三线互连的七层交换系统，其中，包括：主板电路包括计算电路和交换电路两部分；处理器实现4‑7层的网络数据转发，并对交换芯片进行初始化、配置、监控和管理；内存和硬盘辅助实现处理器上操作系统的运行；第一网络芯片和第二网络芯片用于与交换芯片间的以太网络通信；时钟芯片用于处理器和交换芯片的时钟频率初始化；交换芯片是网络处理模块，实现2‑3层的网络数据的转发和处理；EPL用于与外部以太网连接，完成以太网与交换芯片间的数据转发；控制板用于对交换芯片进行初始化、配置、监控和管理；串行EEPROM用于保存交换芯片的配置信息。本发明降低了网络部署成本和复杂度，提升了网络处理性能。

Description

一种计算芯片和交换芯片三线互连的七层交换系统
技术领域
本发明涉及网络通信技术，特别涉及一种计算芯片和交换芯片三线互连的七层交换系统。
背景技术
随着集群和云计算等互联网技术的蓬勃发展，应用交付负载均衡器已成为数据中心应用中的一种常见的网络交换设备。这种设备需要实现2-7层数据交换的功能，有两种常见的实现方式：
第一种是在计算主板上集成专用网卡或高速以太网卡，通过软件方式完成2-7层的数据交换。该方案的缺陷是：缺少交换芯片，数据处理完全依赖于软件实现，性能受限，满足不了高吞吐量网络的负载需求。
第二种是将计算主板和交换主板通过网络相连，计算主板实现4-7层数据交换，交换主板实现2-3层的数据交换，从而增加网络数据的处理能力。但这种方案也存在一定的缺陷：需要由两个电路主板来实现2-7层的数据交换，增加了功耗和成本；两主板间的数据通信经过多次信号转换，增加了延迟。
发明内容
本发明的目的在于提供一种计算芯片和交换芯片三线互连的七层交换系统，用于解决上述现有技术的问题。
本发明一种计算芯片和交换芯片三线互连的七层交换系统，其中，包括：主板电路包括计算电路和交换电路两部分，计算电路包括处理器、内存、硬盘、第一网络芯片、第二网络芯片和时钟芯片，交换电路包括交换芯片、串行EEPROM、时钟芯片和若干EPL；处理器实现4-7层的网络数据转发，并对交换芯片进行初始化、配置、监控和管理；内存和硬盘辅助实现处理器上操作系统的运行；第一网络芯片和第二网络芯片用于与交换芯片间的以太网络通信；时钟芯片用于处理器和交换芯片的时钟频率初始化；交换芯片是网络处理模块，实现2-3层的网络数据的转发和处理；EPL用于与外部以太网连接，完成以太网与交换芯片间的数据转发；控制板用于对交换芯片进行初始化、配置、监控和管理；串行EEPROM用于保存交换芯片的配置信息。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，在系统初始化过程中，处理器启动，时钟芯片复位，读取硬盘信息，初始化内存和第一和第二网络芯片，并扫描各PCIe总线上的设备；交换芯片复位；处理器进入操作系统，并驱动管理PCIe控制交换芯片，完成交换芯片的配置文件导入和端口的初始化；第一和第二网络芯片分别与交换芯片进行速率协商，完成握手，开始网络通信。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，系统2-3层交换过程包括：交换芯片检测到从网络接收的一个数据包；交换芯片对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片B1对数据包目的MAC和IP地址的解析结果，与服务器的MAC或IP对应，则将数据通过网络转发给服务器；服务器对请求的数据响应，并将回复的数据包经过交换芯片发送给客户端，完成2-3层的数据响应。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，系统4-7层交换过程包括：终端通过网络发起一个请求数据包；交换芯片检测到从网络接收的一个数据包；交换芯片对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片对数据包目的MAC和IP地址的解析结果，与第一网络芯片的MAC或IP对应，则将数据通过网络转发给第一网络芯片；处理器接收到第一网络芯片的数据，进行4-7层的网络报文解析，修改地址、端口或内容字段信息后，将数据通过第二网络芯片转发到网络；交换芯片接收网络的数据，并对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片对数据包目的MAC和IP地址的解析结果，与第一网络芯片的MAC或IP对应，则将数据通过网络转发给转发给服务器；服务器对请求的数据响应，并将回复的数据包依次经过交换芯片、第二网络芯片、处理器、第一网络芯片以及交换芯片，最后发送给客户端，完成4-7层的数据响应。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，交换芯片复位，包括：时钟芯片复位、以太网端口EPL复位、读取串行EEPROM的配置信息。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，在计算电路中，内存与处理器直连，硬盘与处理器直连，第一网络芯片与处理器连接，第二网络芯片与处理器连接，时钟芯片的输出端与处理器的输入端连接。
根据本发明的计算芯片和交换芯片三线互连的七层交换系统的一实施例，其中，在交换电路中，串行EEPROM通过SMBus与交换芯片双向连接，时钟芯片的输出端与交换芯片的输入端连接；处理器与交换芯片通过管理PCIe总线双向连接，网络芯片连接交换芯片的一个EPL，第一网络芯片连接交换芯片的一个EPL。
本发明的计算芯片和交换芯片三线互连的七层交换系统，通过一个电路主板实现2-7层的网络交换，降低了网络部署成本和复杂度，提升了网络处理性能。
附图说明
图1是本发明计算芯片和交换芯片三线互连的七层交换系统的原理图；
图2是七层数据交换流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1是本发明计算芯片和交换芯片三线互连的七层交换系统的原理图，如图1所示，本发明主要包括计算电路和交换电路。在计算电路A中，内存A2与处理器A1直连，硬盘A3与处理器A1直连，网络芯片A4与处理器A1连接，网络芯片A5与处理器A1连接，时钟芯片A6的输出端与处理器A1的输入端连接；在交换电路B中，串行EEPROM B2通过SMBus与交换芯片B1双向连接，时钟芯片B3的输出端与交换芯片B1的输入端连接；处理器A1与交换芯片B1通过管理PCIe总线双向连接，网络芯片A3连接交换芯片的一个EPL，网络芯片A4连接交换芯片的一个EPL。
主板电路主要包括计算电路A和交换电路B两部分，计算电路A主要由处理器、内存、硬盘、网络芯片和时钟芯片组成，交换电路B主要由交换芯片、串行EEPROM、时钟芯片和若干EPL组成。各部件的功能如下：处理器A1实现4-7层的网络数据转发，并对交换芯片B1进行初始化、配置、监控和管理；内存和硬盘辅助实现处理器A1上操作系统的运行；网络芯片A4和A5用于与交换芯片B1间的以太网络通信；时钟芯片A6和B3分别用于处理器A1和交换芯片B1的时钟频率初始化；交换芯片B1是核心的网络处理模块，实现2-3层的网络数据的转发和处理；EPL即Ethernet Port Logic，用于与外部以太网连接，完成以太网与交换芯片间的数据转发；控制板用于对交换芯片进行初始化、配置、监控和管理；串行EEPROM用于保存交换芯片的配置信息。
系统初始化过程如下：
步骤一：处理器A1启动，时钟芯片A6复位，读取硬盘A3信息，初始化内存A2和网络芯片A4，并扫描各PCIe总线上的设备。
步骤二：交换芯片B1复位，其中包括：时钟芯片B3复位、以太网端口EPL复位、读取串行EEPROM B2的配置信息。
步骤三：处理器A1进入操作系统，并驱动管理PCIe控制交换芯片B1，完成交换芯片B1的配置文件导入和端口的初始化。
步骤四：网络芯片A4和A5分别与交换芯片B1进行速率协商，完成握手，开始网络通信。
图2是七层数据交换流程图，如图2所示，系统2-3层交换过程(见图2)如下：
步骤一：测试终端1通过网络1发起一个请求数据包。
步骤二：交换芯片B1检测到从网络1接收的一个数据包。
步骤三：交换芯片B1对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部等。
步骤四：交换芯片B1对数据包进行2-3层头部解析，获取目的MAC和目的IP地址等信息。
步骤五：交换芯片B1对数据包目的MAC和IP地址的解析结果，与测试服务器1的MAC或IP对应，则将数据通过网络2转发给测试服务器1。
步骤六：测试服务器对请求的数据响应，并将回复的数据包经过交换芯片发送给测试客户端1，完成2-3层的数据响应。
系统4-7层交换过程(见图2)如下：
步骤一：测试终端1通过网络1发起一个请求数据包。
步骤二：交换芯片B1检测到从网络1接收的一个数据包。
步骤三：交换芯片B1对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部等。
步骤四：交换芯片B1对数据包进行2-3层头部解析，获取目的MAC和目的IP地址等信息。
步骤五：交换芯片B1对数据包目的MAC和IP地址的解析结果，与网络芯片A4的MAC或IP对应，则将数据通过网络3转发给网络芯片A4。
步骤六：处理器A1接收到网络芯片A4的数据，进行4-7层的网络报文解析，修改地址、端口或内容字段信息后，将数据通过网络芯片A5转发到网络4。
步骤七：交换芯片B1接收网络4的数据，并对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部等。
步骤八：交换芯片B1对数据包进行2-3层头部解析，获取目的MAC和目的IP地址等信息。
步骤九：交换芯片B1对数据包目的MAC和IP地址的解析结果，与网络芯片A4的MAC或IP对应，则将数据通过网络2转发给转发给测试服务器1。
步骤十：测试服务器对请求的数据响应，并将回复的数据包依次经过交换芯片B1、网络芯片A5、处理器A1、网络芯片A4、交换芯片B1，最后发送给测试客户端1，完成4-7层的数据响应。
本发明关键点：将计算芯片和交换芯片三线互连，一线控制数据包流入，一线控制数据包流出，一线控制交换芯片的初始化。通过交换电路实现实现2-3层的网络交换，通过计算电路完成4-7层的数据转发，降低了网络部署成本和复杂度，提升了网络处理性能。
与现有负载均衡技术相比，本发明提出的技术方案可以提升2-3层的网络交换性能，降低4-7层的网络延迟。与现有的7层网络部署技术相比，将计算芯片和交换芯片集成在一个电路中，还可以降低了网络的部署复杂性和设备成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (7)

1.一种计算芯片和交换芯片三线互连的七层交换系统，其特征在于，包括：
主板电路包括计算电路和交换电路两部分，计算电路包括处理器、内存、硬盘、第一网络芯片、第二网络芯片和时钟芯片，交换电路包括交换芯片、串行EEPROM、时钟芯片和若干EPL；处理器实现4-7层的网络数据转发，并对交换芯片进行初始化、配置、监控和管理；内存和硬盘辅助实现处理器上操作系统的运行；第一网络芯片和第二网络芯片用于与交换芯片间的以太网络通信；时钟芯片用于处理器和交换芯片的时钟频率初始化；交换芯片是网络处理模块，实现2-3层的网络数据的转发和处理；EPL(Ethernet Port Logic，以太网逻辑接口)用于与外部以太网连接，完成以太网与交换芯片间的数据转发；串行EEPROM用于保存交换芯片的配置信息。
2.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，在系统初始化过程中，处理器启动，时钟芯片复位，读取硬盘信息，初始化内存和第一和第二网络芯片，并扫描各PCIe总线上的设备；交换芯片复位；处理器进入操作系统，并驱动管理PCIe控制交换芯片，完成交换芯片的配置文件导入和端口的初始化；第一和第二网络芯片分别与交换芯片进行速率协商，完成握手，开始网络通信。
3.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，系统2-3层交换过程包括：
交换芯片检测到从网络接收的一个数据包；交换芯片对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片B1对数据包目的MAC和IP地址的解析结果，与服务器的MAC或IP对应，则将数据通过网络转发给服务器；服务器对请求的数据响应，并将回复的数据包经过交换芯片发送给客户端，完成2-3层的数据响应。
4.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，系统4-7层交换过程包括：终端通过网络发起一个请求数据包；交换芯片检测到从网络接收的一个数据包；交换芯片对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片对数据包目的MAC和IP地址的解析结果，与第一网络芯片的MAC或IP对应，则将数据通过网络转发给第一网络芯片；处理器接收到第一网络芯片的数据，进行4-7层的网络报文解析，修改地址、端口或内容字段信息后，将数据通过第二网络芯片转发到网络；交换芯片接收第二网络芯片转发到网络的数据包，并对数据包进行校验，其中包括IPV4头部、TCP/UDP头部和VLAN头部；交换芯片对数据包进行2-3层头部解析，获取目的MAC和目的IP地址；交换芯片对数据包目的MAC和IP地址的解析结果，与服务器的MAC或IP对应，则将数据通过网络转发给转发给服务器；服务器对请求的数据响应，并将回复的数据包依次经过交换芯片、第二网络芯片、处理器、第一网络芯片以及交换芯片，最后发送给客户端，完成4-7层的数据响应。
5.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，交换芯片复位，包括：时钟芯片复位、以太网端口EPL复位、读取串行EEPROM的配置信息。
6.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，在计算电路中，内存与处理器直连，硬盘与处理器直连，第一网络芯片与处理器连接，第二网络芯片与处理器连接，时钟芯片的输出端与处理器的输入端连接。
7.如权利要求1所述的计算芯片和交换芯片三线互连的七层交换系统，其特征在于，在交换电路中，串行EEPROM通过SMBus与交换芯片双向连接，时钟芯片的输出端与交换芯片的输入端连接；处理器与交换芯片通过管理PCIe总线双向连接，第一网络芯片连接交换芯片的一个EPL，第二网络芯片连接交换芯片的另一个EPL。
CN201911290751.0A 2019-12-16 2019-12-16 一种计算芯片和交换芯片三线互连的七层交换系统 Active CN111131093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911290751.0A CN111131093B (zh) 2019-12-16 2019-12-16 一种计算芯片和交换芯片三线互连的七层交换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911290751.0A CN111131093B (zh) 2019-12-16 2019-12-16 一种计算芯片和交换芯片三线互连的七层交换系统

Publications (2)

Publication Number Publication Date
CN111131093A CN111131093A (zh) 2020-05-08
CN111131093B true CN111131093B (zh) 2022-03-15

Family

ID=70498928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911290751.0A Active CN111131093B (zh) 2019-12-16 2019-12-16 一种计算芯片和交换芯片三线互连的七层交换系统

Country Status (1)

Country Link
CN (1) CN111131093B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116235469A (zh) * 2020-11-03 2023-06-06 华为技术有限公司 网络芯片和网络设备
CN112202814B (zh) * 2020-11-04 2022-02-08 中国电子科技集团公司第三十研究所 一种路由交换设备内生安全动态防护功能的处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108008657A (zh) * 2016-10-28 2018-05-08 北京计算机技术及应用研究所 一种控制板和交换板总线直连的负载均衡冗余交换系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600820B1 (ko) * 2004-11-11 2006-07-18 한국전자통신연구원 독립형 이더넷 다계층 스위치 시스템
KR100611104B1 (ko) * 2004-11-11 2006-08-09 한국전자통신연구원 이더넷 라인 인터페이스 장치
US7852843B2 (en) * 2006-07-21 2010-12-14 Cortina Systems, Inc. Apparatus and method for layer-2 to layer-7 search engine for high speed network application
US8537860B2 (en) * 2009-11-03 2013-09-17 International Business Machines Corporation Apparatus for switching traffic between virtual machines
CN108021525B (zh) * 2016-10-28 2019-11-15 北京计算机技术及应用研究所 一种基于pcie总线多主互连的冗余交换系统
CN107483352A (zh) * 2017-08-23 2017-12-15 重庆信维通科技有限公司 超融合网络设备中数据快速转发结构及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108008657A (zh) * 2016-10-28 2018-05-08 北京计算机技术及应用研究所 一种控制板和交换板总线直连的负载均衡冗余交换系统

Also Published As

Publication number Publication date
CN111131093A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US7480303B1 (en) Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports
JP3799184B2 (ja) 通信方法、送信方法、受信方法及びそれらを実施する装置
EP2047370B1 (en) Method and apparatus for distributing usb hub functions across a network
KR101238622B1 (ko) 통합된 커넥터 아키텍처
CN1647054B (zh) 双模网络设备驱动设备、系统和方法
US7827334B2 (en) Protocol method apparatus and system for the interconnection of electronic systems
US7356633B2 (en) Composing on-chip interconnects with configurable interfaces
US20030120852A1 (en) Multiple port allocation and configurations for different port operation modes on a host
US7254603B2 (en) On-chip inter-network performance optimization using configurable performance parameters
CN111131093B (zh) 一种计算芯片和交换芯片三线互连的七层交换系统
WO2023103301A1 (zh) 一种分布式异构加速平台通信方法、系统、设备及介质
US20050021654A1 (en) Simultaneous sharing of storage drives on blade center
US11714776B2 (en) Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe)
CN108021525B (zh) 一种基于pcie总线多主互连的冗余交换系统
CN110912836A (zh) 使转发设备转发数据的方法、控制设备、存储介质和系统
WO2006121247A1 (en) High speed data processing communication method and apparatus for embedded system
CN108008657B (zh) 一种控制板和交换板总线直连的负载均衡冗余交换系统
US20080263248A1 (en) Multi-drop extension for a communication protocol
US8799519B2 (en) Network-to-network bridge
CN210958390U (zh) 用于网络安全的隔离网闸设备
US20090106472A1 (en) Virtual SATA port multiplier, virtual SATA device, SATA system and data transfer method in a SATA system
CN105786398A (zh) 存储器映射方法和存储器映射系统
TWI799179B (zh) 運算系統及網路裝置管理方法
US6418479B1 (en) I/O pass through for a distributed computer system
US20220374384A1 (en) Peripheral component interconnect express device and computing system including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant