CN111130540A - 可空间应用的锁相温补晶振 - Google Patents

Abstract

本发明公开了一种可空间应用的锁相温补晶振，涉及温补晶体振荡器领域和锁相频率合成领域。它包括稳压电源电路、EMC隔离滤波电路、频率相位锁定电路、压控温补晶振电路；EMC隔离滤波电路放大电路与稳压电源电路连接；频率相位锁定电路与稳压电源电路连接，频率相位锁定电路内部的PLL芯片通过REF端口与EMC隔离滤波电路连接，通过RF端口与压控温补晶振电路连接；压控温补晶振电路与稳压电源电路连接。本发明较佳地实现了多路电源供给和电源净化；较佳地提高了信噪比，确保信号源稳定可靠。

Description

可空间应用的锁相温补晶振

技术领域

本发明涉及温补晶体振荡器领域和锁相频率合成领域，更具体地说它是一种可空间应用的锁相温补晶振。

背景技术

随着现代通信技术的纵深发展，PLL频率(是指倍频器，用来把频率翻倍)合成应用越来越广泛，对频率合成的精度、噪声、功耗、结构等指标提升需求也越来越严苛。因此亟需将锁相技术和石英晶体振荡器技术紧密结合，实现模块合并，为实现各种指标的提升提供必要可能。

目前，很多厂家在PLL频率合成应用方面采用RF晶振与锁相环路分立的结构。通常所需晶振通过提指标向专业晶振生产厂家购买，PLL环路则设置在自己的主板上，自行调试。但也常常出现因为信号匹配问题造成的指标恶化等系列问题。又由于对小型化的追求，应用方在选购晶振时也要诸多考虑PLL环路与晶振的体积配合问题，然而往往能优化的空间很有限。综上，目前分离式PLL频率合成应用方式在指标提升、空间压缩、重复试验等方面已暴露了各种局限，亟需一种将PLL环路与晶振合并开发的方案来突破。

而对于专业晶振生产厂家，晶振指标优化的能力和综合信号处理能力日益提升，将单一的晶振功能拓展至PLL频率合成应用已具备成熟的技术能力和综合设计规划的优势。而综合调试不仅可以将两个独立调试合并而且可以最大限度提升指标；综合结构设计则可以通过对结构的优化和整合，最大限度实现小型化；综合实验则可将原独立的试验进行适当合并，更有利于缩短试验周期，也更便于提前进行最终性能摸底，综合提高可靠性。

而对于空间应用，在体积压缩、指标优化及可靠性方面提出更严苛的需求。因此也为一种可空间应用的锁相温补晶振的开发提供研发方向和动力。

发明内容

本发明的目的是为了克服上述背景技术的不足之处，而提供一种可空间应用的锁相温补晶振。

为了实现上述目的，本发明的技术方案为：可空间应用的锁相温补晶振，其特征在于：包括稳压电源电路、EMC隔离滤波电路、频率相位锁定电路、压控温补晶振电路；

所述EMC隔离滤波电路放大电路电源部分与稳压电源电路连接；

所述频率相位锁定电路电源部分与稳压电源电路连接，频率相位锁定电路内部的PLL芯片通过REF端口与EMC隔离滤波电路连接，通过RF端口与压控温补晶振电路连接；

所述压控温补晶振电路电源部分与稳压电源电路连接。

上述技术方案中，所述稳压电源电路的工作电压为12V。

上述技术方案中，所述稳压电源电路通过多级降压电阻与EMC隔离滤波电路、频率相位锁定电路、压控温补晶振电路连接。

上述技术方案中，所述压控温补晶振电路选用温补晶振振荡电路或恒温晶振振荡电路或VCXO(压控振荡器，指输出频率与输入控制电压有对应关系的振荡电路)。

本发明较佳地实现了多路电源供给和电源净化；较佳地提高了信噪比，确保信号源稳定可靠；本发明的频率相位锁定电路实现了性能最佳、噪声最低的芯片，在配置电路上采用运放防自激电路，提高反馈环路可靠性；本发明的压控温补晶振电路采用了高稳、低噪的振荡电路方案，较佳地实现高相噪指标、宽频率调制范围、低功耗、小体积

附图说明

图1为本发明的结构示意图。

图2为本发明压控温补晶振电路选用温补晶振振荡电路时的结构示意图；

图3为本发明压控温补晶振电路采用恒温晶振振荡电路时的结构示意图；

图4为本发明压控温补晶振电路采用VCXO43时的结构示意图。

具体实施方式

下面结合附图详细说明本发明的实施情况，但它们并不构成对本发明的限定，仅作举例而已。同时通过说明使本发明的优点将变得更加清楚和容易理解。

参阅附图可知：可空间应用的锁相温补晶振，其特征在于：包括稳压电源电路1、EMC隔离滤波电路2、频率相位锁定电路3、压控温补晶振电路4；

稳压电源电路1使用了静电泄放电阻配置，多档位电容配置，多阶滤波设置，稳压器与多级降压电阻的配置，实现多路电压输出，及多频段电源滤波，较佳地实现了多路电源供给和电源净化。

所述EMC隔离滤波电路2放大电路电源部分与稳压电源电路连接；EMC隔离滤波电路2通过对EMC的预期理论计算，针对性的设置了隔离滤波参数，且创新的将参考频率信号(REF)设置为EMC隔离滤波控制节点，并增加调谐放大电路，较佳地实现了对参考频率信号(REF)杂波抑制和目标信号的放大，较佳地提高了信噪比，确保信号源稳定可靠。

所述频率相位锁定电路3电源部分与稳压电源电路连接，频率相位锁定电路3内部的PLL芯片通过REF端口与EMC隔离滤波电路2连接，通过RF端口与压控温补晶振电路4连接；频率相位锁定电路3采用标准化设计思想，将参数固化后进行芯片小型化封装。在选型上也使用了目前性能最佳、噪声最低的芯片。在配置电路上采用运放防自激电路，提高反馈环路可靠性。

所述压控温补晶振电路4电源部分与稳压电源电路连接；压控温补晶振电路4采用了高稳、低噪的振荡电路方案，石英晶体谐振器采用可空间应用的贴片封装，振荡模块和输出整形模块除少量外置调试端，均已集成为模块。通过以上方式，较佳地实现高相噪指标、宽频率调制范围、低功耗、小体积。

所述稳压电源电路1的工作电压为12V。

所述稳压电源电路1通过多级降压电阻与EMC隔离滤波电路2、频率相位锁定电路3、压控温补晶振电路4连接。

所述压控温补晶振电路4选用温补晶振振荡电路41或恒温晶振振荡电路42或VCXO43。

本发明有三个实施例：

实施例1，压控温补晶振电路4选用温补晶振振荡电路41：

在方案1中，稳压电源电路1共给工作电压12V，而EMC隔离滤波电路2、频率相位锁定电路3、温补晶振电路41则出现的不同的工作电压需求。本方案内，采用一个78L05稳压器将总电源12V降至5V电压输出，而后续的3.0V电压需求则通过在5V电压的基础上串联降压电阻实现；串联的降压电阻阻值尽量小，通过电流和电阻阻值的计算，确保降压电阻承受的功耗严格符合电阻功耗降额要求，可靠性才能得到保证。

在本方案中有3路3.0V输出，1路5V输出，每个电源通路都为总电路内各独立模块独立供电，在电源上实现数字电源和模拟电源的有效划分。较佳地避免了各模块的电源串扰。

在EMC隔离滤波电路2可细分为功率衰减、多级LC及多档位滤波电容设置、调谐放大经REFin衰减三部分；

功率衰减，在外部参考信号REFin功率过大时，需要衰减，提升参考信号在PLL(锁相环，Phase Locked Loop)环路中的泄露抑制；

多级LC及多档位滤波电容设置，可分工抑制出REFin信号以外的低频、中频、高频杂波，提升电源的纯净度。并可承受一部分抗EMC干扰功能；

调谐放大经REFin衰减，LC滤波后幅度有时会削弱至下级芯片I/O口无法读取，此时则需要调谐放大后再输入到下级芯片I/O口；

以上功率衰减、多级LC及多档位滤波电容设置、调谐放大经REFin衰减的搭配可根据实际使用要求灵活搭配。目的只在于滤除外部引入的杂散信号，确保下级芯片对REFin信号的可靠读取。

在频率相位锁定电路3中，主要涉及电源/地规划、PLL芯片参数设置、有源环路滤波电路设置问题；

由于需要设置和处理的信号较多，在电源和布板上将数字电路和模拟电路进行区域划分，对于地的分布同样划分了数字地和模拟地，降低串扰，提高两个部分的工作可靠性；

由于PLL芯片需要设置的参数和外围电路均较复杂，经过标准化规划，将能固化的参数都一并固化并封装到小体积厚膜电路内，只对外保留较少的可调试端口和连接端口；

有源环路滤波电路的主体时运放电路，为提高可靠性，在运放的反馈回路上增加的防自激电路，提高反馈环路的可靠性；对于运放及运放的外围电路，同样经过标准化规划，将能固化的参数和主体芯片一并封装到另一个小体积厚膜电路内，只对外保留较少的调试端口和连接端口；

对PLL芯片及外围电路的小型化封装和对运放芯片及外围电路的小型化封装是实现整体电路小型化封装和提高质量可靠性关键环节。

温补晶振振荡电路41作为本方案的本振电路，是最终信号指标实现的主要载体；

其中石英晶体谐振器采用可空间应用的SMD封装AT切石英晶体谐振器；

振荡电路采用高稳低噪电路，使晶振相噪指标得以保证；且确保压控牵引范围足够大，确保该方案能在长时间(10年以上)工作时能淡化老化频偏的影响，实现长时间(10年以上)内能正常锁定在设定频率范围内；压控牵引范围和10年老化需要计算确认匹配情况；目前温补压控晶振的压控牵引范围约为±10ppm/V，完全能容纳温度频偏和老化频偏引入的偏差，实现设定频率范围的跟踪锁定；

由于压控牵引范围足够大，在小体积的要求下，温度补偿网络可以简化和省略。

为符合空间使用条件，以上电路元器件全部为非塑封器件。

压控温补晶振电路4选用温补晶振振荡电路41为低相噪、低功耗、小体积的最佳组合。

方案2，压控温补晶振电路4采用恒温晶振振荡电路42方案：

压控温补晶振电路4采用恒温晶振振荡电路42，其余电路方案均与方案1相似或相同。

恒温晶振振荡电路42采用典型的SC切石英晶体振荡电路，基于SC切石英晶体谐振器特性，其压控牵引范围会比温补晶振实现的压控牵引范围小很多，甚至小一个数量级。目前恒温晶振的压控频率牵引量约为±0.2ppm/V；但恒温晶振在老化率和相噪指标较温补晶振有较大优势，长时间(10年以上)工作年限可有其日老化率和10年老化率保证。目前日老化率可达≤|±3×10-10|水平，10年推算老化率可达≤|±3×10-8|水平。

压控温补晶振电路4采用恒温晶振振荡电路42方案，能实现最佳低相噪指标和最佳高短稳指标，锁定后的短稳指标可达到≤|±2×10-12|水平。

为符合空间使用条件，以上电路元器件全部为非塑封器件。

方案3，压控温补晶振电路4采用VCXO43：

除压控温补晶振电路4采用VCXO43，其余电路方案均与方案1相似或相同。

当压控温补晶振电路4选用VCXO43时，是泛指各类压控晶振，表示该电路在本振电路的兼容性，再此提出，不再详述。

实际使用中，EMC隔离滤波电路2滤波后信号衰减，选频放大有用信号REF(参考频率信号)；

频率相位锁定电路3基于两个频率工作，一个为RF(本振频率信号)，一个为REF(参考频率信号)；为了实现RF和REF的相位同步，通过频率相位电路3进行相位差计算并生成控制电压，对本振压控晶振进行相位调制，实现相位同步；

压控温补晶振电路4给频率相位电路3一个频率RF(本振频率信号)，频率相位电路3输出生成控制电压对压控温补晶振电路4的频率进行调制，并由压控温补晶振电路4输出实际相位同步的频率。

其它未说明的部分均属于现有技术。

Claims (4)

1.可空间应用的锁相温补晶振，其特征在于：包括稳压电源电路(1)、EMC隔离滤波电路(2)、频率相位锁定电路(3)、压控温补晶振电路(4)；

所述EMC隔离滤波电路(2)放大电路电源部分与稳压电源电路连接；

所述频率相位锁定电路(3)电源部分与稳压电源电路连接，频率相位锁定电路(3)内部的PLL芯片通过REF端口与EMC隔离滤波电路(2)连接，通过RF端口与压控温补晶振电路(4)连接；

所述压控温补晶振电路(4)电源部分与稳压电源电路连接。

2.根据权利要求1所述的可空间应用的锁相温补晶振，其特征在于：所述稳压电源电路(1)的工作电压为12V。

3.根据权利要求1或2所述的可空间应用的锁相温补晶振，其特征在于：所述稳压电源电路(1)通过多级降压电阻分别与EMC隔离滤波电路(2)、频率相位锁定电路(3)、压控温补晶振电路(4)连接。

4.根据权利要求1或2所述的可空间应用的锁相温补晶振，其特征在于：所述压控温补晶振电路(4)选用温补晶振振荡电路或恒温晶振振荡电路或VCXO。

Images