CN111123084A - 一种基于tcl语言的数字电路快速测试方法 - Google Patents

Abstract

本发明提供了一种基于TCL语言的数字电路快速测试方法，通过使用开发的TCL代码控制外围电路，利用vivado环境下的TCL命令库实现函数的集成、调用和嵌套，在数字电路需要反复测试和外围器件不同的情况下，具有较高的测试速率和很好的通用性。本发明避免了每次手动修改状态和参数，提高了测试效率，同时也避免了修改FPGA程序，节省了测试时间，减小了工作量；方便调试和方案验证时随时查看vio的状态，同时避免了程序修改时需要全部重新写入的情况，只需将修改部分重新写入；仅需改写外围器件的地址即可实现原程序功能，能够实现数字电路测试的批处理，避免了不同测试环境下测试程序的重复开发，具有较好的通用性。

Description

一种基于TCL语言的数字电路快速测试方法

技术领域

本发明涉及数字电路领域，尤其是一种数字电路的快速测试方法。

背景技术

数字电路广泛应用于航空、航天、航海、通信、计算机硬件系统、程序控制、数字系统测试诊断等方面。伴随着数字电路设计规模的不断增大和广泛应用，其重要性和复杂程度也不断提高，因此对数字电路进行测试的需求变得尤为迫切。

数字电路测试中，经常需要对外围器件进行初始化配置，目前现有的数字电路测试方法中，每次配置都需要对地址、数据和状态逐一手动输入，改变管脚状态和读写数据，然后进行编译；在更换外围器件时，需要重新对程序进行开发和编译。

在上述数字电路测试方法中有一个明显问题：在数字电路测试过程中，每次测试都需要进行初始化配置和程序编译，工作量大，存在较多的重复开发；在测试对象和测试要求不同时，初始化配置需要独立的编码实现，代码通用性差、时间成本高。

TCL(Tool Command Language)是一种通用的脚本语言，也是一种解释性语言，靠其内置分析器负责解释，用很少的代码就能实现复杂的功能。TCL也是一个库，具有较好的扩展性，是一种“胶水”语言，可以被很好的嵌入各种主流的语言中。TCL语言由于其易读性和高度可扩展性，在数字电路开发方面具有广阔的应用前景。

发明内容

为了克服现有技术的不足，本发明提供一种基于TCL语言的数字电路快速测试方法。本发明的目的在于解决现有技术中代码重复开发较多和通用性差、时间成本高的问题，通过使用开发的TCL代码控制外围电路。主要分为配置参数、数据写入和数据读取三个步骤。利用vivado环境下的TCL命令库实现函数的集成、调用和嵌套，在数字电路需要反复测试和外围器件不同的情况下，具有较高的测试速率和很好的通用性。

本发明解决其技术问题所采用的技术方案的步骤如下：

步骤一：配置参数

包括配置vio、配置RAM和配置外围电路，具体步骤如下：

配置vio：使用TCL语言proc声明函数，声明的函数包括过程名、参数名和过程体；过程体中使用set定义参数，对verilog语言执行的FPGA中特定vio地址和数据的写入和读取命令进行变量置换；过程体中一个或一组TCL命令组成一个执行单元，过程体中包含多个可执行单元，当过程体中某一执行单元配置完毕时，使用commit执行该单元；当需要输出信息时，使用puts进行参数和变量的输出；

首先定义需要配置的vio，用proc声明过程名a(函数名)；然后用set定义变量a1，说明需要配置的vio；用set_property定义输出变量a2，指定需要配置的管脚类型和数据格式；用set_property指定输出变量a2对应的具体管脚和状态值；当该执行单元配置完毕时，使用commit_hw_vio$变量名a1执行该单元；同一过程体中，需要配置多个管脚时，存在多个执行体，当所有执行体执行完毕后，根据需要用puts将所需信息进行输出打印；过程名中在尊重TCL语言语法的前提下，使用verilog/VHDL语言对变量设置的命令置换体中内容进行描述，根据需要添加循环体和条件体；

针对整个数字电路的功能，将其模块化，分为多个完整的可重复使用的小功能模块，每个功能模块对应一个函数，根据需求声明多个函数和参数，每个函数对应FPGA中控制某一器件的vio，每个参数对应该vio中某类或某个管脚；

配置RAM：配置RAM时，直接调用一个或多个vio的配置函数，完成函数的一级嵌套，配置步骤与vio配置相同；

首先定义需要配置的vio，用proc声明过程名b(函数名)；然后用set定义变量b1，说明需要配置的vio；调用配置vio中的函数a进行相应管脚的数据写入；用set_property定义输出变量a2，指定需要配置的管脚类型和数据格式；使用commit执行该单元；

配置外围电路：将外围电路的状态控制集成到一个函数中，函数的过程体中一次或多次调用vio配置函数和RAM配置函数，完成函数二级嵌套，实现外围电路的状态控制；

首先用proc声明过程名c(函数名)；调用配置vio中的函数a进行相应管脚的数据写入，调用RAM配置中的函数b完成相应RAM配置；

用TCL函数调用和嵌套实现功能的重复执行，减小工作量，最终实现通过定义FPGA中不同vio的初始状态配置FPGA控制的不同器件；

步骤二：数据写入；

将配置参数中开发好的代码通过JTAG调试接口传输到FPGA的vio中，控制FPGA中的vio将地址和数据写入RAM，编写接口程序读取RAM中的地址和数据，完成串并转换，控制被控对象的写入；

使用vivado软件实现数据写入过程；在vivado软件中将TCL程序写入FPGA的vio中，调用vivado中的IP核，编写程序将TCL程序写入RAM中，方便调试和方案验证时随时查看vio的状态，程序修改时只需重新写入修改的部分；编写接口程序，将并行数据转化为串行数据，控制SPI状态，实现对外围电路的数据写入；

步骤三：数据读取；

使用vivado软件实现数据读取过程；通过接口程序控制SPI总线状态，从被控外围电路中读取数据，将串行数据转化为并行数据并存储到RAM中；TCL程序控制vio读取RAM中的地址和数据，由TCL程序中的put实现读取数据的输出打印，完成被控对象的数据读取。

本发明的有益效果在于：

1)分别通过配置vio、配置RAM和配置外围电路实现了函数的二级嵌套，在数字电路需要反复测试时，避免了每次手动修改状态和参数，提高了测试效率，同时也避免了修改FPGA程序，节省了测试时间，减小了工作量。

2)通过数据写入RAM，方便调试和方案验证时随时查看vio的状态，同时避免了程序修改时需要全部重新写入的情况，只需将修改部分重新写入。

3)vio地址和外围电路地址是一一对应的关系，在被控外围器件不同时，仅需改写外围器件的地址即可实现原程序功能，能够实现数字电路测试的批处理，避免了不同测试环境下测试程序的重复开发，具有较好的通用性。

附图说明

图1是本发明数据写入和数据读取流程框图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

以XILINX公司型号为xc7a35t的FPGA控制TR组件和AD9643为例，从配置参数、数据写入和数据读取三个方面来进一步说明本发明的技术方案。

步骤一：配置参数

主要包括配置vio、配置RAM和配置外围电路。

配置vio：在本实施例中，配置vio主要是配置TR组件。下面以配置TR组件为例，说明配置步骤。

1)用proc声明函数wr_trctl，数据格式addr data1 data2 data3 data4 data5，其中addr代表TR组件中每个通道的地址，data1代表每个通道的收发状态，data2、data3、data4、data5分别代表发射相位、发射幅值、接收相位、接收幅值；

2)定义需要配置的vio，找到FPGA xc7a35t中控制TR组件的vio；

3)定义变量OUTPUT_VALUE对应管脚trctrl_addr，规定addr的地址格式为％02X；

4)定义变量OUTPUT_VALUE对应管脚trctrl_pow，规定data1数据格式为％01X；

5)定义变量OUTPUT_VALUE对应管脚trctrl_Tphase，规定data2数据格式为％02X；

6)定义变量OUTPUT_VALUE对应管脚trctrl_TPphase，规定data3数据格式为％02X；

7)定义变量OUTPUT_VALUE对应管脚trctrl_Rphase，规定data4数据格式为％02X；

8)定义变量OUTPUT_VALUE对应管脚trctrl_Ramp，规定data5数据格式为％02X；

9)设置OUTPUT_VALUE对应管脚trctrl_wr，初始值为0，TR组件的读写管脚处于下降沿，写状态；

10)设置OUTPUT_VALUE对应管脚trctrl_wr_strat初始值为0，TR组件的开始读写管脚处于下降沿，待机状态；

11)执行该单元；

12)设置OUTPUT_VALUE对应管脚trctrl_wr_strat初始值为1，TR组件的开始读写管脚处于上升沿，工作状态；

13)执行该单元；

14)设置OUTPUT_VALUE对应管脚start_ad9520初始值为0，AD9520的开始管脚处于下降沿，待机状态；

15)执行该单元。

该函数实现了对TR组件工作状态和数据写入的控制，过程体中包含三个执行单元，每个执行单元均以commit来执行并结束。还需声明函数rd_trctrl和wr_ad9643、rd_ad9643分别控制TR组件数据读取和AD9643数据写入、读取。其配置步骤与wr_trctrl相同。

配置RAM：配置RAM时，配置代码格式与配置vio相同，可以直接调用vio的配置函数。声明函数wr_ram完成对RAM的配置。

1)用proc声明函数wr_ram；

2)定义需要配置的vio，找到FPGA xc7a35t中控制TR组件的vio；

3)直接调用配置vio中的函数wr_trctrl和wr_ad9643，按照规定的地址数据格式进行地址数据的写入；

4)设置OUTPUT_VALUE对应管脚ram_strat初始值为0，RAM开始读写管脚处于下降沿，待机状态；

5)执行该单元；

6)设置OUTPUT_VALUE对应管脚ram_strat初始值为1，RAM的开始读写管脚处于上升沿，工作状态；

7)执行该单元。

直接调用配置vio中声明的函数，完成函数的一级嵌套，实现RAM的配置。此外还需声明函数rd_ram，读取RAM中的数据，便于随时查看vio的状态。

配置外围电路：

将外围电路的状态控制集成到函数init中，该函数的过程体中可以多次调用wr_trctrl、rd_trctrl、wr_ad9643、rd_ad9643、wr_ram和rd_ram，完成函数二级嵌套，实现外围电路的状态控制。

1)声明函数trctrl_init和ad9643_init集成TR组件和AD9643的状态控制，其过程体中可以直接调用vio配置函数和RAM配置函数；

2)声明函数init，直接调用trctrl_init和ad9643_init，完成对TR组件和AD9643的状态控制。

用TCL函数调用和嵌套实现功能集成，减小工作量。最终能够实现通过定义FPGA中不同vio的初始状态配置FPGA控制的不同器件。

步骤二：数据写入

将配置参数中开发好的代码通过JTAG调试接口传输到FPGA的vio中，控制FPGA中的vio将地址和数据写入RAM，编写接口程序读取RAM中的地址和数据，完成串并转换，控制被控对象的写入。

使用vivado软件实现数据写入过程。在vivado软件中将TCL程序写入FPGA的vio中。调用vivado中的IP核，编写程序将TCL程序写入RAM中，方便调试和方案验证时随时查看vio的工作状态、地址和数据，程序修改时只需重新写入修改的部分。编写接口程序，将并行数据转化为串行数据，控制SPI触发、读/写状态，实现对外围电路的数据写入。

步骤三：数据读取

使用vivado软件实现数据读取过程。通过接口程序控制SPI总线状态，从被控外围电路中读取数据，将串行数据转化为并行数据并存储到RAM中。TCL程序控制vio读取RAM中的地址和数据，由TCL程序中的put实现读取数据的输出打印，完成被控对象的数据读取。

本发明提出的一种基于TCL语言的数字电路快速测试方法，一方面利用函数的调用嵌套将数字电路的配置过程集成到一段代码中，避免了每次手动修改状态和参数，提高了测试效率，同时也避免了修改FPGA程序，节省了测试时间，减小了工作量；另一方面，通过通用化的配置步骤和数据读写流程，使得外围器件种类不同时，也可使用该方法进行测试，能够实现数字电路测试的批处理，避免了不同测试环境下测试程序的重复开发，具有较好的通用性，给数字电路测试带来了极大的便利。

Claims (1)

1.一种基于TCL语言的数字电路快速测试方法方法，其特征在于包括下述步骤：

步骤一：配置参数

包括配置vio、配置RAM和配置外围电路，具体步骤如下：

配置vio：使用TCL语言proc声明函数，声明的函数包括过程名、参数名和过程体；过程体中使用set定义参数，对verilog语言执行的FPGA中特定vio地址和数据的写入和读取命令进行变量置换；过程体中一个或一组TCL命令组成一个执行单元，过程体中包含多个可执行单元，当过程体中某一执行单元配置完毕时，使用commit执行该单元；当需要输出信息时，使用puts进行参数和变量的输出；

首先定义需要配置的vio，用proc声明过程名a(函数名)；然后用set定义变量a1，说明需要配置的vio；用set_property定义输出变量a2，指定需要配置的管脚类型和数据格式；用set_property指定输出变量a2对应的具体管脚和状态值；当该执行单元配置完毕时，使用commit_hw_vio$变量名a1执行该单元；同一过程体中，需要配置多个管脚时，存在多个执行体，当所有执行体执行完毕后，根据需要用puts将所需信息进行输出打印；过程名中在尊重TCL语言语法的前提下，使用verilog/VHDL语言对变量设置的命令置换体中内容进行描述，根据需要添加循环体和条件体；

针对整个数字电路的功能，将其模块化，分为多个完整的可重复使用的小功能模块，每个功能模块对应一个函数，根据需求声明多个函数和参数，每个函数对应FPGA中控制某一器件的vio，每个参数对应该vio中某类或某个管脚；

配置RAM：配置RAM时，直接调用一个或多个vio的配置函数，完成函数的一级嵌套，配置步骤与vio配置相同；

首先定义需要配置的vio，用proc声明过程名b(函数名)；然后用set定义变量b1，说明需要配置的vio；调用配置vio中的函数a进行相应管脚的数据写入；用set_property定义输出变量a2，指定需要配置的管脚类型和数据格式；使用commit执行该单元；

配置外围电路：将外围电路的状态控制集成到一个函数中，函数的过程体中一次或多次调用vio配置函数和RAM配置函数，完成函数二级嵌套，实现外围电路的状态控制；

首先用proc声明过程名c(函数名)；调用配置vio中的函数a进行相应管脚的数据写入，调用RAM配置中的函数b完成相应RAM配置；

用TCL函数调用和嵌套实现功能的重复执行，减小工作量，最终实现通过定义FPGA中不同vio的初始状态配置FPGA控制的不同器件；

步骤二：数据写入；

将配置参数中开发好的代码通过JTAG调试接口传输到FPGA的vio中，控制FPGA中的vio将地址和数据写入RAM，编写接口程序读取RAM中的地址和数据，完成串并转换，控制被控对象的写入；

使用vivado软件实现数据写入过程；在vivado软件中将TCL程序写入FPGA的vio中，调用vivado中的IP核，编写程序将TCL程序写入RAM中，方便调试和方案验证时随时查看vio的状态，程序修改时只需重新写入修改的部分；编写接口程序，将并行数据转化为串行数据，控制SPI状态，实现对外围电路的数据写入；

步骤三：数据读取；

使用vivado软件实现数据读取过程；通过接口程序控制SPI总线状态，从被控外围电路中读取数据，将串行数据转化为并行数据并存储到RAM中；TCL程序控制vio读取RAM中的地址和数据，由TCL程序中的put实现读取数据的输出打印，完成被控对象的数据读取。

Images