CN111106850B - 一种矢量化技术中节省功耗的方法及相关设备 - Google Patents

Abstract

本发明实施例公开了一种矢量化技术中节省功耗的方法及相关设备，其中该方法包括：矢量化控制实体VCE确定包含了N个DPU端口的两个Vectoring矢量组的串扰信道系数，所述N为2的任意倍数；根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D；对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编码系数用于对下行数据进行预编码处理。如此，能够在DPU端口数倍增的情况下，降低计算预编码系数的复杂度，减少VCE的功耗。

Description

一种矢量化技术中节省功耗的方法及相关设备

技术领域

本发明实施例涉及但不限于Vectoring技术，尤其适合一种矢量化技术中 节省功耗的方法及相关设备。

背景技术

矢量化Vectoring技术使用的是预编码算法，对FEXT(Far-End Crosstalk， 远端串扰)串扰信道进行矩阵分解，来消除DPU(Distribution Point Unit，分 布点单元)端口线对间的串扰。但是，随着用户接入线对的急剧增加，DPU 端口数也相应地成倍增加，DPU端口数的成倍增加，带来的是Vectoring处理 芯片中，FEXT串扰信道矩阵求逆所需要的计算复杂度的指数增长。矩阵求逆 与端口数的算法复杂度关系为O(N3)，N是DPU端口的数量。可见，因DPU 端口数的倍增，Vectoring计算预编码系数的复杂度，将随着DPU端口数N(也 就是接入线对数、接入用户数)呈N3增长，芯片面积、功耗、成本等，也会 随着计算复杂度等比例增长。

以192根线对的Vectoring处理芯片为例，一种P2020芯片配置如下：

32位宽，2内核，频率800Mhz，最大功耗3W；

当线对数量增加到384根时，一种P308B芯片配置如下：

64位宽，8内核，频率1.2GHz；最大功耗18.5W；

从上述的芯片配置可以看出，P308B(384线对)需要P2020(192线对) 六倍左右的功耗。因而，Vectoring处理芯片的内核数量越多、工作频率越高， 芯片的功耗就越大；同样地，价格成本也就越高。由于芯片价格受到采购数 量、市场波动等因素的影响，无法准确评估成本飙升，因此，通过功耗来评 估本发明的Vectoring分解算法更加客观。

现有技术中，并不存在一种矢量化技术中节省功耗的技术方案，能够在 DPU端口数的倍增的情况下，降低计算预编码系数的复杂度，减少Vectoring 处理芯片的功耗。

发明内容

为了解决上述技术问题，本发明实施例提供了一种矢量化Vectoring技术 中节省功耗的方法，包括：

矢量化控制实体VCE确定包含了N个DPU端口的两个Vectoring矢量组 的串扰信道系数，所述N为2的任意倍数；

根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、 D；

对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编 码系数用于对下行数据进行预编码处理。

本发明实施例还提供了一种矢量化控制实体VCE，所述VCE包括：

1个VCE CPU、分别与所述VCE CPU连接的两个VCE管理器；

所述两个VCE管理器，用于确定包含了N个DPU端口的两个Vectoring 矢量组的串扰信道系数，所述N为2的任意倍数；

所述VCE CPU，用于根据确定的串扰信道系数得到4个(N/2)*(N/2)的串 扰系数矩阵A、B、C、D；并对所述4个矩阵A、B、C、D进行矩阵求逆得 到预编码系数，所述预编码系数用于对下行数据进行预编码处理。

本发明实施例还提供了一种矢量化技术中节省功耗的系统，包括：

上述矢量化控制实体，以及DPU设备和CPE设备；

所述DPU设备包含N个DPU端口，所述N个DPU端口被配置为两个 Vectoring矢量组，所述CPE设备包含与所述N个DPU端口一一对应的N个 CPE。

本发明实施例还提供了一种矢量化控制实体，包括存储器、处理器及存 储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序 被所述处理器执行时实现上述节省功耗的方法。

本发明实施例还提供了一种计算机可读存储介质，其特征在于，所述计 算机可读存储介质上存储有信息处理程序，所述信息处理程序被处理器执行 时实现上述节省功耗的方法的步骤。

与相关技术相比，本发明实施例提供了一种矢量化技术中节省功耗的方 法及相关设备，其中该方法包括：矢量化控制实体VCE确定包含了N个DPU 端口的两个Vectoring矢量组的串扰信道系数，所述N为2的任意倍数；根据 确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D；对所 述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编码系数用 于对下行数据进行预编码处理。如此，能够在DPU端口数倍增的情况下，降低计算预编码系数的复杂度，减少VCE的功耗。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说 明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优 点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部 分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明 技术方案的限制。

图1为示例一中涉及的现有的Vectoring处理芯片的结构示意图；

图2为本发明实施例一提供的矢量化技术中节省功耗的方法的流程示意 图；

图3为本发明实施例二提供的矢量化控制实体VCE的结构示意图；

图4为本发明示例二中涉及的Vectoring处理芯片的结构示意图；

图5为本发明示例二中提供的矢量化Vectoring技术中节省功耗的方法的 流程示意图；

图6为本发明示例二中CPE1-96接收端口1发送导频符号1的示意图；

图7为本发明示例二中CPE91-192接收端口1发送导频符号1的示意图；

图8为本发明示例二中CPE1-96反馈串扰信道系数的示意图；

图9为本发明示例二中CPE97-192反馈串扰信道系数的示意图；

图10为本发明示例二、三中进行矩阵求逆得到预编码系数的过程示意图；

图11为本发明示例二中VP的结构示意图；

图12为本发明示例三中提供的矢量化Vectoring技术中节省功耗的方法 的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图 对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申 请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机 系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下， 可以以不同于此处的顺序执行所示出或描述的步骤。

DSL(Digital Subscriber Line，数字用户线路)是一种利用电话双绞线进 行高速数据传输的技术。由于电磁感应原理，DSL线路(线对)信号之间会 产生串扰(Crosstalk)。串扰是影响传输性能的重要因素。为此，提出了一种 矢量化Vectoring技术，可以针对多个串扰DSL线路进行矢量化，消除串扰， 使每个线路的速率接近无串扰的水平。串扰包括近端串扰(NEXT)和远端串 扰(FEXT)两种。其中，矢量化Vectoring技术中利用预编码算法来消除FEXT， 即串扰信道H利用矩阵形式进行表示，然后对信道矩阵进行矩阵求逆，计算 得到预编码系数，然后利用预编码系数对下行数据预编码后再发送，实现串 扰消除。

具体而言，下面通过示例一对现有矢量化Vectoring技术中的预编码技术 进行说明。

示例一

本示例一中，DPU设备支持96线对，VEC CPU(vectoring control entity， 矢量化控制实体；CPU，Central Processing Unit，中央处理器)的处理能力为 96线对，取Vectoring矢量组的端口数N＝96。

图1为示例一中涉及的现有的Vectoring处理芯片的结构示意图。如图1 所示：

DSP(Digital Signal Processing，数字信号处理)线卡：将DPU各个端口 与DSL双绞线连接；DSP线卡既接收上行链路方向，由CPE(Customer Premise Equipment，客户终端设备)反馈的ES数据；也发送下行方向，由VP经过预 编码处理后，消除串扰后的各端口的下行数据。

VCE管理器：负责收集上行链路，由CPE反馈的ES数据；负责初始化 过程中，DPU设备(FTU-O)与CPE设备(FTU-R)之间的信令交互。

VCE DPU：负责将ES数据转换成FEXT串扰系数矩阵，再将FEXT矩 阵求逆，得到预编码系数矩阵。

VP：将预编码矩阵中的系数，配置加载到DPU的各个端口，以及端口与 端口之间两两连接的乘法器上；配置完成预编码矩阵后，DPU各端口见的串 扰就被消除了。

在本示例一中，一个完整的下行链路预编码系数求取过程如下：

1，VCE管理器通过DSP线卡，实现与CPE的信令交互，完成初始化过 程，收集到上行链路的ES反馈数据；

2，VCE管理器将ES数据再传递给VCE CPU；

3，VCE CPU将ES数据转换成FEXT串扰矩阵，并且完成矩阵求逆，得 到下行链路的预编码系数；

4，VCE CPU将计算得到的预编码矩阵传递给VP；

5，VP将预编码矩阵中的系数，配置加载到DPU的各个端口，以及端口 与端口之间两两连接的乘法器上；配置完成预编码矩阵后，DPU各端口见的 串扰就被消除了；

6，VP将消除串扰后的各端口数据传递给DSP线卡，DSP线卡通过DSL 双绞线将下行链路的数据发送给CPE。

在示例一中，由于矩阵求逆与端口数的算法复杂度关系为O(N3)，因而上 述步骤3中，DPU端口数成倍增加的情况下，FEXT串扰信道矩阵求逆所需 要的计算复杂度会呈指数增长，导致Vectoring处理芯片的功耗也数倍的增长， 大大提高了Vectoring系统的功耗。

为此，本发明实施例提供了一种矢量化技术中节省功耗的技术方案，能 够在DPU端口数倍增的情况下，降低计算预编码系数的复杂度，减少Vectoring 处理芯片的功耗。进一步地，可以使用N/2端口的VCE CPU来计算N端口 Vectoring矢量组的预编码系数，N为N是DPU端口的数量，将大大地降低 Vectoring系统的功耗。下面结合具体的实施例，阐述该技术方案。

实施例一

图2为本发明实施例一提供的矢量化技术中节省功耗的方法的流程示意 图，如图2所示，该方法包括：

步骤201，矢量化控制实体VCE确定包含了N个DPU端口的两个 Vectoring矢量组的串扰信道系数，所述N为2的任意倍数；

步骤202，根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵 A、B、C、D；

步骤203，对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数， 所述预编码系数用于对下行数据进行预编码处理。

其中，在所述确定两个Vectoring矢量组的串扰信道系数之前，该方法还 包括：

将包含了所述N个DPU端口的DPU设备配置成两个Vectoring矢量组， 每一个矢量组包含N/2个DPU端口。

其中，所述VCE包括：1个VCE CPU、分别与所述VCE CPU连接的两 个VCE管理器；

所述两个VCE管理器确定包含了N个DPU端口的两个Vectoring矢量组 的串扰信道系数，并将所述串扰信道系数保存到所述VCE CPU，所述N为2 的任意倍数；

所述VCE CPU根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数 矩阵A、B、C、D；并对所述4个矩阵A、B、C、D进行矩阵求逆得到预编 码系数，所述预编码系数用于对下行数据进行预编码处理。

其中，所述确定两个VECTORING矢量组的串扰信道系数，包括：

所述两个VCE管理器通过DPU设备与对端的CPE设备连接，所述CPE 设备包含与所述N个DPU端口一一对应的N个CPE，一个VCE管理器控制 一个Vectoring矢量组；

所述两个VCE管理器中的第一VCE管理器在初始化过程中控制第一矢 量组与对应的CPE进行信令交互确定第一矢量组的串扰信道系数和第一矢量 组串扰到第二矢量组的串扰信道系数；

所述两个VCE管理器中的第二VCE管理器在初始化过程中控制第二矢 量组与对应的CPE进行信令交互确定第二矢量组的串扰信道系数和第二矢量 组串扰到第一矢量组的串扰信道系数。

其中，所述第一VCE管理器控制第一矢量组与对应的CPE进行信令交互， 包括：

第一阶段：

所述第一VCE管理器控制所述第一矢量组向所述CPE设备发送第一信 令，所述第一信令包含了所述第一VCE管理器为第一矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串 扰信道系数；

第二阶段：

所述第一VCE管理器控制所述第一矢量组向所述CPE设备发送第二信 令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信 道系数；

所述CPE设备正确接收到所述第二信令后，向所述第一矢量组反馈确认 消息；

所述第一矢量组收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第一矢量组上报本地保存的 直传信道系数和串扰信道系数；

所述第一VCE管理器将通过所述第一矢量组接收到的直传信道系数和串 扰信道系数保存到所述VCE CPU，并控制所述第一矢量组向所述CPE设备发 送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

其中，所述第一阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口根据所述第一VCE 管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一 信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第一CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口根据所述第一VCE 管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一 信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发 送完成第一信令。

其中，所述第二阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口向对端直连的第一 CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一 端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送 第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保 存的直传信道系数和串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口向对端直连的第二 CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二 端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送 第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保 存的直传信道系数和串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发 送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所 述VCE CPU；

所述第一VCE管理器控制所述第一矢量组的全部端口向对应的CPE发送 第四信令。

其中，所述第二VCE管理器控制第二矢量组与对应的CPE进行信令交互， 包括：

第一阶段：

所述第二VCE管理器控制所述第二矢量组向所述CPE设备发送第一信 令，所述第一信令包含了所述第二VCE管理器为第二矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串 扰信道系数；

第二阶段：

所述第二VCE管理器控制所述第二矢量组向所述CPE设备发送第二信 令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信 道系数；

所述CPE设备正确接收到所述第二信令后，向所述第二矢量组反馈确认 消息；

所述第一矢量组收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第二矢量组上报本地保存的 直传信道系数和串扰信道系数；

所述第二VCE管理器将通过所述第二矢量组接收到的直传信道系数和串 扰信道系数保存到所述VCE CPU，并控制所述第二矢量组向所述CPE设备发 送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

其中，所述第一阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口根据所述第二VCE 管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一 信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了所述第一CPE之外的其他CPE 保存根据接收到的第一信令估计得到的串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口根据所述第二VCE 管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一 信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发 送完成第一信令。

其中，所述第二阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口向对端直连的第一 CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一 端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送 第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保 存的直传信道系数和串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口向对端直连的第二 CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二 端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送 第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保 存的直传信道系数和串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发 送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所 述VCE CPU；

所述第二VCE管理器控制所述第二矢量组的全部端口向对应的CPE发送 第四信令。

其中，所述根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵 A、B、C、D，包括：

根据所述串扰信道系数得到一个N*N的远端串扰FEXT信道系数矩阵H；

将所述矩阵H分解为4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量 组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数 矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

其中，所述对4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，包 括：

求解出矩阵A的逆矩阵A^-1，将A^-1覆盖矩阵A；

根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1；再将(D-CA^-1B)^-1覆盖D矩 阵；

根据矩阵A^-1、B、C、(D-CA^-1B)^-1计算得到下面的预编码系数，即：

其中，所述求解出矩阵A的逆矩阵A^-1，包括：

将矩阵A分解为4个(N/4)*(N/4)的串扰系数矩阵A₁、A₂、A₃、A₄；

求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃A₁ ^-1A₂)^-1；再将(A₄-A₃A₁ ^-1A₂)^-1覆盖A₄矩阵；

根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃A₁ ^-1A₂)^-1计算得到矩阵A的逆矩阵A^-1， 即：

其中，所述根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1，包括：

根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

将矩阵D-CA^-1B分解为4个(N/4)*(N/4)的串扰系数矩阵D₁、D₂、D₃、D₄；

求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃D₁ ^-1D₂)^-1；再将(D₄-D₃D₁ ^-1D₂)^-1覆盖D₄矩阵；

根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃D₁ ^-1D₂)^-1计算得到矩阵D-CA^-1B的逆矩 阵(D-CA^-1B)^-1，即：

其中，将串扰最小的DPU端口产生的信道系数集中在矩阵A，将串扰严 重的DPU端口产生的信道系数集中在矩阵D。

其中，所述VCE还包括：

矢量化处理器VP；

该方法还包括：

所述VCE CPU将得到的预编码系数发送给所述VP；

所述VP根据所述预编码系数对下行数据进行预编码处理。

实施例二

图3为本发明实施例二提供的矢量化控制实体VCE的结构示意图，如图 3所示，所述VCE包括：

1个VCE CPU、分别与所述VCE CPU连接的两个VCE管理器；

所述两个VCE管理器，用于确定包含了N个DPU端口的两个Vectoring 矢量组的串扰信道系数，所述N为2的任意倍数；

所述VCE CPU，用于根据确定的串扰信道系数得到4个(N/2)*(N/2)的串 扰系数矩阵A、B、C、D；并对所述4个矩阵A、B、C、D进行矩阵求逆得 到预编码系数，所述预编码系数用于对下行数据进行预编码处理。

其中，所述两个VCE管理器通过DPU设备与对端的CPE设备连接，所 述DPU设备包含所述N个DPU端口，所述N个DPU端口被配置为两个 Vectoring矢量组，所述CPE设备包含与所述N个DPU端口一一对应的N个 CPE；

一个VCE管理器控制一个Vectoring矢量组。

其中，所述两个VCE管理器中的第一VCE管理器，用于在初始化过程 中控制第一矢量组与对应的CPE进行信令交互确定第一矢量组的串扰信道系 数和第一矢量组串扰到第二矢量组的串扰信道系数；

所述两个VCE管理器中的第二VCE管理器，用于在初始化过程中控制 第二矢量组与对应的CPE进行信令交互确定第二矢量组的串扰信道系数和第 二矢量组串扰到第一矢量组的串扰信道系数。

其中，所述第一VCE管理器，还用于将确定的第一矢量组的串扰信道系 数和第一矢量组串扰到第二矢量组的串扰信道系数保存到所述VCE CPU；

所述第二VCE管理器，还用于将确定的第二矢量组的串扰信道系数和第 二矢量组串扰到第一矢量组的串扰信道系数保存到所述VCE CPU。

其中，所述第一VCE管理器，具体用于在初始化过程中，控制第一矢量 组与CPE设备之间的信令交互，包括：

第一阶段：

所述第一VCE管理器控制所述第一矢量组向所述CPE设备发送第一信 令，所述第一信令包含了所述第一VCE管理器为第一矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串 扰信道系数；

第二阶段：

所述第一VCE管理器控制所述第一矢量组向所述CPE设备发送第二信 令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信 道系数；

所述CPE设备正确接收到所述第二信令后，向所述第一矢量组反馈确认 消息；

所述第一矢量组收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第一矢量组上报本地保存的 直传信道系数和串扰信道系数；

所述第一VCE管理器将通过所述第一矢量组接收到的直传信道系数和串 扰信道系数保存到所述VCE CPU，并控制所述第一矢量组向所述CPE设备发 送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

其中，所述第一阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口根据所述第一VCE 管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一 信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第一CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口根据所述第一VCE 管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一 信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发 送完成第一信令。

其中，所述第二阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口向对端直连的第一CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一 端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送 第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保 存的直传信道系数和串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口向对端直连的第二 CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二 端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送 第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保 存的直传信道系数和串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发 送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所 述VCE CPU；

所述第一VCE管理器控制所述第一矢量组的全部端口向对应的CPE发送 第四信令。

其中，所述第二VCE管理器，具体用于在初始化过程中，控制第二矢量 组与CPE设备之间的信令交互，包括：

第一阶段：

所述第二VCE管理器控制所述第二矢量组向所述CPE设备发送第一信 令，所述第一信令包含了所述第二VCE管理器为第二矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串 扰信道系数；

第二阶段：

所述第二VCE管理器控制所述第二矢量组向所述CPE设备发送第二信 令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信 道系数；

所述CPE设备正确接收到所述第二信令后，向所述第二矢量组反馈确认 消息；

所述第一矢量组收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第二矢量组上报本地保存的 直传信道系数和串扰信道系数；

所述第二VCE管理器将通过所述第二矢量组接收到的直传信道系数和串 扰信道系数保存到所述VCE CPU，并控制所述第二矢量组向所述CPE设备发 送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

其中，所述第一阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口根据所述第二VCE 管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一 信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了所述第一CPE之外的其他CPE 保存根据接收到的第一信令估计得到的串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口根据所述第二VCE 管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一 信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估 计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保 存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发 送完成第一信令。

其中，所述第二阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口向对端直连的第一 CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一 端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送 第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保 存的直传信道系数和串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口向对端直连的第二 CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二 端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送 第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保 存的直传信道系数和串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发 送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所 述VCE CPU；

所述第二VCE管理器控制所述第二矢量组的全部端口向对应的CPE发送 第四信令。

其中，所述VCE CPU，具体用于根据所述串扰信道系数得到一个N*N的 远端串扰FEXT信道系数矩阵H；

将所述矩阵H分解为4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量 组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数 矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

其中，所述VCE CPU，还具体用于求解出矩阵A的逆矩阵A^-1，将A^-1覆盖矩阵A；

根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1；再将(D-CA^-1B)^-1覆盖D矩 阵；

根据矩阵A^-1、B、C、(D-CA^-1B)^-1计算得到预编码系数，即：

其中，所述求解出矩阵A的逆矩阵A^-1，包括：

将矩阵A分解为4个(N/4)*(N/4)的串扰系数矩阵A₁、A₂、A₃、A₄；

求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃A₁ ^-1A₂)^-1；再将(A₄-A₃A₁ ^-1A₂)^-1覆盖A₄矩阵；

根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃A₁ ^-1A₂)^-1计算得到矩阵A的逆矩阵A^-1， 即：

其中，所述根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1，包括：

根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

将矩阵D-CA^-1B分解为4个(N/4)*(N/4)的串扰系数矩阵D₁、D₂、D₃、D₄；

求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃D₁ ^-1D₂)^-1；再将(D₄-D₃D₁ ^-1D₂)^-1覆盖D₄矩阵；

根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃D₁ ^-1D₂)^-1计算得到矩阵D-CA^-1B的逆矩 阵(D-CA^-1B)^-1，即：

其中，所述VCE还包括：

矢量化处理器VP；

所述VCE CPU，还用于将得到的预编码系数发送给所述VP；

所述VP，用于根据所述预编码系数对下行数据进行预编码处理。

其中，所述VP由4w个N/2端口的VP电路堆叠实现，w＝N/192。

其中，所述VCE CPU由1个96端口的CPU电路实现，每一个VCE管 理器由N/192个96端口的VCE管理器电路堆叠实现。

相较于现有技术中VCE直接对N*N的FEXT信道矩阵H直接求逆计算 得到预编码系数，本发明实施例一、二提供的技术方案，将N*N的FEXT信 道矩阵H，先分解为4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，然后对所 述4个信道矩阵A、B、C、D进行矩阵求逆得到预编码系数；如此，FEXT 信道矩阵H的维数为N，而矩阵A、B、C、D的维数只有N/2，因此矩阵A、B、C、D求逆的算法复杂度为O(N3/4)，只需要矩阵H求逆的四分之一， Vectoring的计算量降低到25％，当N代表的端口数＝192或者更大时，75％的 节省就非常可观，大大地降低了Vectoring系统的功耗。

进一步地，在不增加Vectoring计算量复杂度的条件下，可以将Vectoring 矢量组处理的端口数增加一倍或者两倍，即将接入的线对数目或者用户数增 加一倍或者两倍。经济效益是十分可观的。

进一步地，包含了N个DPU端口的M个Vectoring矢量组可以共用一个 VCE CPU，大大降低了芯片成本。

进一步地，N个端口的VP(Vectoring Processing)硬件电路芯片，可以用4 个N/2端口的VP电路堆叠实现，同样降低了芯片成本。

下面通过几个具体的示例详细阐述上述实施例一、二提供的技术方案。

示例二

本示例二中，DPU设备支持192线对，VEC CPU的处理能力为96线对， 取Vectoring矢量组的端口数N＝192。

根据示例一中现有的Vectoring处理芯片的结构，如果支持DPU端口数 N＝192，则需要两个如图1所示的Vectoring处理芯片。

而本发明示例二中，支持DPU端口数N＝192，则Vectoring处理芯片的 结构如图4所示，

DPU首先将192根线对分成2个96端口的Vectoring组，来实现192端 口的Vectoring；

DSP线卡、VCE管理器，需要使用2个96端口的原器件堆叠来进行端口 的扩展；

VCE CPU仍然采用1个96端口的原器件。

VP须要扩展为192端口的器件。

基于图4所示的Vectoring芯片，本示例二还提供了一种矢量化Vectoring 技术中节省功耗的方法，图5为本发明示例二提供的矢量化Vectoring技术中 节省功耗的方法的流程示意图，如图5所示，该方法包括：

步骤501，将192个端口的DPU设备配置成两个96端口的vectoring组；

例如，本示例二中，N＝192，端口1-96为矢量组1，端口97-192为矢量 组2。一个VCE管理器控制一个Vectoring矢量组，矢量组1对应VCE管理 器1、矢量组2对应VCE管理器2，VCE管理器1、2都与同一个VCE CPU 连接。

其中，可以利用旧有的96端口DPU，实现192端口的串扰消除；只需要 软件更新，而不需要重新购买新的Vectoring处理芯片。例如本示例中，如图 4所示，一种Vectoring系统包括：

DSP线卡、VCE管理器，使用2个96端口的原器件，VCE CPU仍然采 用1个96端口的原器件；将192根线对分成2个96端口的Vectoring组；VP 须要扩展为192端口的器件。

其中，以192端口DPU的Vectoring分解为例，分成两个VECTORING 组，端口号1-96为组1，端口号97-192为组2，通过上述Vectoring系统可以 获得一个192*192的串扰系数矩阵H，将192*192的大矩阵，分解成4个96*96 的小矩阵，如下所示：

其中，

其中，DPU₁是96端口的DPU设备，是端口号1-96的Vectoring矢量组1的串扰系数矩阵；

DPU₂也是96端口的DPU设备，是端口号97-192的Vectoring矢量组2 的串扰系数矩阵；

DPU_1,2是Vectoring矢量组1串扰到矢量组2的串扰系数矩阵，也就是 DPU端口号1-96串扰到CPE端口号97-192。

DPU_2,1是Vectoring矢量组2串扰到矢量组1的串扰系数矩阵，也就是 DPU端口号97-192串扰到CPE端口号1-96。

DPU₁、DPU_1,2、DPU_2,1、DPU₂分别对应于矩阵A、B、C、D。

再将分解后的小矩阵A、B、C、D，由VCE CPU做中间处理进行矩阵矩 阵求逆，就可以求解得到192*192的H矩阵的预编码系数。具体的获得矢量 组1、2的信道系数DPU₁、DPU_1,2、DPU_2,1、DPU₂的过程，参见步骤502。

步骤502，在初始化过程中，通过DPU设备(FTU-O)与CPE设备(FTU-R) 之间的信令交互，确定两个VECTORING矢量组的串扰信道系数；

其中，根据G.993.5协议中图10-1所示，DPU与FEXT计算有关的信令， 主要是O-P-VECTOR 1，O-P-VECTOR 1-1，O-P-VECTOR 2，O-P-VECTOR 2-1 等信令。

具体而言，获取两个VECTORING矢量组信道系数的主要过程包括：DPU 端口发送导频序列，DPU要求CPE上报ES(error sample，误差采样点)、 CPE将ES数据反馈给DPU端口、DPU端口告知CPE当前阶段结束等一些列 动作，主要集中在O-VECTOR-1与O-VECTOR-2两个阶段。因此下面结合 O-P-VECTOR xx信令来描述获取FEXT串扰矩阵的过程。

1、O-VEVTOR-1阶段：

VCE管理器控制DPU端口发送导频序列(也可以称之为导频符号)，经 过DSL双绞线线对(串扰信道)后，被CPE接收；CPE保存串扰信道系数：

(1)、VCE管理器1控制“端口号1”向CPE1发送O-P-VECTOR 1信 令，信令中包含了“端口号1”的导频序列1。本发明中，O-P-VECTOR 1信 令也可以称之为第一信令。

其中，VCE如何分配导频序列为现有技术，在此不再赘述。

(2)、CPE1收到导频序列1，估计得到直传信道系数；CPE2-CPE96收 到导频序列1，估计得到串扰信道系数，如图6所示。

(3)、CPE97-CPE192虽然是由VCE管理器2控制的另一个矢量组，但 是在握手阶段，已经被VCE管理器2通过CL能力表参数告知导频序列1也 是本矢量组的导频序列，因此CPE97-CPE192收到导频序列1，不会将导频序 列1当干扰处理，会估计得到串扰信道系数，如图7所示。

以此类推，VCE管理器1的96个端口完成A、B矩阵的估计，CPE把结 果保存下来，等待上报。

同样，VCE管理器2的96个端口完成C、D矩阵的估计，CPE把结果保 存下来，等待上报。

VCE管理器1和VCE管理器2结束O-VECTOR-1阶段。

2、VECTOR-2阶段：

CPE将串扰信道系数反馈给DPU端口(VCE管理器)：

VCE管理器1控制“端口号1”向CPE1发送O-P-VECTOR2信令，内含 O-VECTOR-FEEDBACK消息，要求CPE1反馈计算得到的直传信道系数与串 扰信道系数；CPE1正确接收O-VECTOR-FEEDBACK消息后，向“端口号1” 反馈R-ACK；“端口号1”收到R-ACK后，再向CPE1发送O-P-SYNCHRO 3-1信令；CPE1收到O-P-SYNCHRO 3-1后，将ES数据(串扰信道系数)封 装在R-VECTOR-FEEDBACK消息中，上报给端口号1”。本申请中， O-P-VECTOR2信令也可以称之为第二信令，R-ACK也可以称之为确认消息， O-P-SYNCHRO 3-1信令也可以称之为第三信令。

以此类推，VCE管理器1的“端口号2”-端口号96”的处理过程与“端 口号1”相同，如图8所示。

同样，VCE管理器2的“端口号97”-端口号192”的处理过程也与“端 口号1”相同。如图9所示。

VCE管理器1与VCE管理器2同时向CPE发送O-P-SYNCHRO 4信令， 结束VECTOR-2阶段阶段，完成ES上报的过程，即初始化过程中，VECTOR 2阶段的结束标志O-P-SYNCHRO 4不再能由某个FTU-O单独决定，而应由 矢量组内的FTU-O联合决定。本申请中，O-P-SYNCHRO 4信令也可以称之 为第四信令。

另外，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量 组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数 矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

B、C矩阵内系数的求取，需要在两个N/2端口的DPU Vectoring设备之 间交换信道串扰信息。以N＝192为例，DPU端口1将导频符号1通过信道 H1,97传递给CPE97；通过串扰信道H1,98传递给CPE98；...通过串扰信道 H1,192传递给CPE192；如图7所示。而终端收到导频符号后，再将各自估计 得到的信道信息，反馈给本地DPU相对应的端口，即96端口的DPU1与DPU2， 将从另一个DPU串扰过来的信道信息反馈给VCE的CPU，如图9所示。

步骤503，根据确定的串扰信道系数得到4个96*96的串扰系数矩阵A、 B、C、D；

其中，VCE管理器1与VCE管理器2将CPE上报的信道系数(ES数据) 上报给CPE CPU保存，由CPE CPU将ES数据转换成FEXT串扰矩阵；FEXT 串扰矩阵为一个192*192的矩阵，将该192*192的矩阵分解为4个96*96的 小矩阵A、B、C、D，即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量 组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数 矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

步骤504，对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码矩阵；

其中，CPE CPU将分解后的小矩阵A、B、C、D进行矩阵求逆，得到 下行链路的预编码系数。

具体进行矩阵求逆得到预编码系数的过程包括：

(1)、将A、B、C、D四个96*96的小矩阵依次缓存在CPU内存中， 如图10-1所示；

(2)、先将A矩阵读出，求取逆矩阵，得到A^-1；再将A^-1覆盖原来的A 矩阵，如图10-2所示；

(3)、将A-1、B、C、D依次读出，并且计算(D-CA-1B)-1；再将(D-CA-1B)-1 覆盖原来的D矩阵；如图10-3所示；

(4)、将A^-1、B、C、(D-CA^-1B)^-1依次读出，并且计算得到预编码矩阵， 如图10-4所示；

(5)、将计算得到的4个96*96的矩阵分别保存在内存中，就完成了对 一个192*192矩阵的求逆过程。

CPU内存中所存储的数值，就是192端口Vectoring矢量组的预编码系数。 根据上述矩阵求逆过程，由于A矩阵的维数只有N/2，D-CA^-1B的矩阵维数也 只有N/2，因此矩阵求逆的算法复杂度为O(N3/4)，只需要现有的N端口矩阵 求逆的四分之一，大大减低了Vectoring系统的功耗。进一步地，本示例二中， Vectoring系统中，VCE CPU只需要采用1个96端口的原器件，节省了芯片 成本。

步骤505，VCE CPU将96*96的Vectoring矢量组的预编码系数，传递给 VP，以便于VP根据所述预编码系数对下行数据进行预编码。

其中，192*192的所述VP，可以用4个原有的96*96VP，通过堆叠实现， 如图11所示。

其中，VCE CPU将4个96*96的预编码矩阵系数分别传递给图11中的 192*192的VP。如图11所示，每个VP内部，96个端口之间两两相连，每根 连线上有一个乘法器与一个寄存器。每个寄存器内配置预编码矩阵中的一个 系数。因此一个96端口的VP需要配置96*96个寄存器系数。A、B、C、D 矩阵，每个矩阵含有96*96个系数，将A、B、C、D分别配置到图11的4个96端口的VP，便实现了192端口VP的分解，然后VP可以对下行数据进行 预编码处理，得到消除串扰后的各端口下行数据。

示例三

本示例三中，DPU设备支持384线对，VEC CPU的处理能力为96线对， 取Vectoring矢量组的端口数N＝384。

根据示例一中现有的Vectoring处理芯片的结构，如果支持DPU端口数 N＝384，则需要四个如图1所示的Vectoring处理芯片。

而本发明示例三中，支持DPU端口数N＝384，则Vectoring处理芯片的 结构与图4类似，只需要在图4的基础上增加双倍的DSP线卡、VCE管理器， VCE CPU跟图4一样只用一个：

DPU首先将384根线对分成两个192端口的Vectoring组，来实现384端 口的Vectoring；

DSP线卡、VCE管理器，需要使用2个192端口的原器件，或者4个96 端口的元器件堆叠来进行端口的扩展；

VCE CPU仍然采用1个192端口的原器件，或者1个96端口的原器件。

VP须要扩展为384端口的器件。

本示例三还提供了一种矢量化Vectoring技术中节省功耗的方法，图12 为本发明示例三提供的矢量化Vectoring技术中节省功耗的方法的流程示意 图，如图12所示，该方法包括：

步骤1201，将384个端口的DPU设备配置成两个192端口的vectoring 组；

其中，可以将N个DPU端口配置为两个Vectoring矢量组，N为2的任 意倍数；一个VCE管理器控制一个Vectoring矢量组，

其中，可以利用旧有的96端口DPU，实现384端口的串扰消除；只需要 软件更新，而不需要重新购买新的Vectoring处理芯片。

例如，本示例中，共需要两个VCE管理器，一个VCE管理器可以由1 个192端口的元器件电路，或者2个96端口的元器件电路堆叠实现。

例如，本示例三中，N＝384，端口1-192为矢量组1，端口193-384为矢 量组2。矢量组1对应VCE管理器1、矢量组2对应VCE管理器2，两个VCE 管理器都与同一个VCE CPU连接。本示例中，VCE CPU可以由1个192端 口或者1个96端口的CPU电路实现。

其中，通过上述步骤中提到的Vectoring获得一个384*384的串扰系数矩 阵H，可以一次分解成4个192*192的小矩阵，再二次将每一个192*192的 小矩阵分解成4个96*96的小矩阵。

例如，本示例中，以384端口DPU的Vectoring分解为例，分成两个 VECTORING组，端口号1-192为组1，端口号193-384为组2，，将384*384 的大矩阵分解成4个192*192的矩阵如下所示：

其中，

其中，DPU₁、DPU_1,2、DPU_2,1、DPU₂分别对应于矩阵A、B、C、D。

其中，A是Vectoring矢量组1的串扰系数矩阵；

B是Vectoring矢量组1串扰到矢量组2的串扰系数矩阵，

C是Vectoring矢量组2串扰到矢量组1的串扰系数矩阵，

D是Vectoring矢量组3的串扰系数矩阵。

通过这样迭代分解的方式，最终得到A、B、C、D四个192*192的串扰 系数矩阵。由VCE CPU做中间处理进行矩阵矩阵求逆，就可以求解得到 384*384的H矩阵的预编码系数。具体的获得矢量组1、2的串扰信道系数 DPU₁、DPU_1,2、DPU_2,1、DPU₂的过程，参见步骤1402。

另外，也可以将分解后的矩阵A、B、C、D，可以按照上述方法再进一 步分解成四个96*96的矩阵，即：

步骤1202，在初始化过程中，通过DPU设备(FTU-O)与CPE设备(FTU-R) 之间的信令交互，确定两个VECTORING矢量组的信道系数；

其中，根据G.993.5协议中图10-1所示，DPU与FEXT计算有关的信令， 主要是O-P-VECTOR 1，O-P-VECTOR 1-1，O-P-VECTOR 2，O-P-VECTOR 2-1。

具体而言，获取两个VECTORING矢量组信道系数的主要过程包括：DPU 端口发送导频序列，DPU要求CPE上报ES、CPE将ES数据反馈给DPU端 口、DPU端口告知CPE当前阶段结束等一些列动作，主要集中在O-VECTOR-1 与O-VECTOR-2两个阶段。因此下面结合O-P-VECTORxx信令来描述获取 FEXT串扰矩阵的过程。

1、O-VEVTOR-1阶段：

VCE管理器控制DPU端口发送导频符号，经过DSL双绞线线对(串扰 信道)后，被CPE接收；CPE保存串扰信道系数：

(1)、VCE管理器1控制“端口号1”向CPE1发送O-P-VECTOR 1信 令，信令中包含了“端口号1”的导频序列1；O-P-VECTOR 1信令，在本申 请中，也可以称之为导频符号。

(2)、CPE1收到导频序列1，估计得到直传信道系数；CPE2-CPE384 收到导频序列1，估计得到串扰信道系数；

(3)、CPE193-CPE384虽然是由另外的VCE管理器控制的矢量组，但 是在握手阶段，已经被VCE管理器2通过CL能力表参数告知导频序列1也 是本矢量组的导频序列，因此CPE193-CPE384收到导频序列1，不会将导频 序列1当干扰处理，会估计得到串扰信道系数。

以此类推，VCE管理器1、2控制384个端口完成串扰系数的估计，CPE 把结果保存下来，等待上报。

VCE管理器1、2结束O-VECTOR-1阶段。

2、VECTOR-2阶段：

CPE将串扰信道系数反馈给DPU端口(VCE管理器)：

VCE管理器1控制“端口号1”向CPE1发送O-P-VECTOR2信令，内含 O-VECTOR-FEEDBACK消息，要求CPE1反馈计算得到的直传信道系数与串 扰信道系数；CPE1正确接收O-VECTOR-FEEDBACK消息后，向“端口号1” 反馈R-ACK；“端口号1”收到R-ACK后，再向CPE1发送O-P-SYNCHRO 3-1信令；CPE1收到O-P-SYNCHRO 3-1后，将ES数据(串扰信道系数)封 装在R-VECTOR-FEEDBACK消息中，上报给端口号1”。

以此类推，VCE管理器1的“端口号2”-端口号192”的处理过程与“端 口号1”相同。

同样，VCE管理器2的“端口号193”-端口号384”的处理过程也与“端 口号1”相同。

VCE管理器1、2同时向CPE发送O-P-SYNCHRO 4信令，结束VECTOR-2 阶段阶段，完成ES上报的过程。

步骤1203，根据确定的串扰信道系数得到4个192*192的串扰系数矩阵 A、B、C、D；

其中，VCE管理器1、2将CPE上报的信道系数(ES数据)上报给CPE CPU保存，由CPECPU将ES数据转换成FEXT串扰矩阵，得到一个384*384 的大矩阵，然后将大矩阵进行分解得到4个192*192的小矩阵A、B、C、D； 即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量 组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数 矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

步骤1204，对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数；

其中，CPE CPU将分解后的小矩阵进行矩阵求逆，得到下行链路的预编 码系数。

具体进行矩阵求逆得到预编码系数的过程包括：

(1)、将四个192*192的小矩阵A、B、C、D

依次缓存在CPU内存中，如图10-1所示；

(2)、先将A矩阵读出，求取逆矩阵，得到A^-1；再将A^-1覆盖原来的A 矩阵，如图10-2所示；

(3)、将A^-1、B、C、D依次读出，并且计算(D-CA-1B)^-1；再将(D-CA-1B)^-1覆盖原来的D矩阵；如图10-3所示；

(4)、将A^-1、B、C、(D-CA^-1B)^-1依次读出，并且计算得到预编码系数， 如图10-4所示；

(5)、将计算得到的4个192*192的矩阵分别保存在内存中，就完成了 对一个384*384矩阵的求逆过程。

CPU内存中所存储的数值，就是384端口Vectoring矢量组的预编码系数。 根据上述矩阵求逆过程，由于A矩阵的维数只有N/2，D-CA^-1B的矩阵维数也 只有N/2，因此矩阵求逆的算法复杂度为O(N3/4)，只需要现有的N端口矩阵 求逆的四分之一，大大减低了Vectoring系统的功耗。

进一步地，本示例三中，Vectoring系统中，VCE CPU可以只需要采用1 个192端口的原器件，节省了芯片成本。

另外，也可以将四个192*192的小矩阵A、B、C、D分别进行二次分解 为4个96*96的小矩阵：

另外，也可以将分解后的矩阵A、B、C、D，可以按照上述方法再进一 步分解成四个96*96的矩阵，即：

如此，VCE CPU可以只需要采用1个96端口的原器件，更加节省了芯 片成本。

步骤1205，VCE CPU将384*384的Vectoring矢量组的预编码系数，传 递给VP，以便VP根据所述预编码系数对下行数据进行预编码处理。

其中，384*384的VP，可以用4*4个原有的96*96VP，通过堆叠实现， 即两个如图11所示的VP。

其中，VCE CPU将4个192*192的预编码矩阵系数分别传递给384*384 的VP。

其中，每个所述VP内部，96个端口之间两两相连，每根连线上有一个 乘法器与一个寄存器。每个寄存器内配置预编码矩阵中的一个系数。因此一 个96端口的VP需要配置96*96个寄存器系数。A、B、C、D矩阵，每个矩 阵含有192*192个系数，将A、B、C、D分别配置到4*4个96端口的VP， 便实现了384端口VP的分解。

示例四

本示例四与示例二、三的不同在于，矩阵求逆的过程可以在示例二、三 的基础上，进一步改进。

示例二、三中，求解出矩阵A的逆矩阵A^-1的过程，可以包括：

(1)、先将矩阵A继续分解为4个(N/4)*(N/4)的串扰系数矩阵A₁、A₂、 A₃、A₄；

(2)、求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

(3)、根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃A₁ ^-1A₂)^-1；再将(A₄-A₃ A₁ ^-1A₂)^-1覆盖A₄矩阵；

(4)、根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃A₁ ^-1A₂)^-1计算得到矩阵A的逆矩 阵A^-1，即：

同样的，示例二、三中，根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1， 包括：

(1)、根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

(2)、将矩阵D-CA^-1B分解为4个(N/4)*(N/4)的串扰系数矩阵D₁、D₂、 D₃、D₄；

(3)、求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

(4)、根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃D₁ ^-1D₂)^-1；再将(D₄-D₃ D₁ ^-1D₂)^-1覆盖D₄矩阵；

(5)、根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃D₁ ^-1D₂)^-1计算得到矩阵D-CA^-1B 的逆矩阵(D-CA^{- 1}B)^-1，即：

如此，H矩阵求逆的算法复杂度仅需O(N3/16)，即在示例二、三的基础 上再将计算量节省75％。若将H矩阵分解得越小，所需要的处理时延也变得 越大。需要折衷的是，Vectoring分解的处理时延要跟得上DSL信道的变化快 慢。因此在计算复杂度与处理时延存在一个折衷。根据目前的VCE CPU处理 速度和器件工艺水平，申请人认为按照示例二和示例三的方法，对H矩阵进 行一次矩阵求逆，或者按照示例四中对H矩阵进行两次矩阵求逆，是比较合 理的一次矩阵求逆过程中的矩阵求逆次数。

例如，当N＝384时，进行两次矩阵求逆的过程为：

(1)、H_384*384矩阵是一个384*384的矩阵，分成A、B、C、D四个192*192 的矩阵；

(2)、将H384*384矩阵对角线上的A、D矩阵，进行一次矩阵求逆， 包括：

1、求解出矩阵A的逆矩阵A^-1的过程，包括：

(1)、先将矩阵A继续分解为4个96*96的串扰系数矩阵A₁、A₂、A₃、 A₄；

(2)、求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

(3)、根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃A₁ ^-1A₂)^-1；再将(A₄-A₃ A₁ ^-1A₂)^-1覆盖A₄矩阵；

(4)、根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃A₁ ^-1A₂)^-1计算得到矩阵A的逆矩 阵A^-1，即：

2、根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1，包括：

(1)、根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

(2)、将矩阵D-CA^-1B分解为4个96*96的串扰系数矩阵D₁、D₂、D₃、 D₄；

(3)、求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

(4)、根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃D₁ ^-1D₂)^-1；再将(D₄-D₃ D₁ ^-1D₂)^-1覆盖D₄矩阵；

(5)、根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃D₁ ^-1D₂)^-1计算得到矩阵D-CA^-1B 的逆矩阵(D-CA^{- 1}B)^-1，即：

3、将A^-1覆盖矩阵A；再将(D-CA^-1B)^-1覆盖D矩阵，进行第二次矩阵求 逆，即根据矩阵A^-1、B、C、(D-CA^-1B)^-1计算得到下面的矩阵，即：

如此，计算得到H^-1 _384*384，完成了维数N＝384的Vectoring矢量组的预编 码系数求取过程。H_384*384矩阵求逆的算法复杂度仅需O(N3/16)，由于将N＝384 的矩阵进一步分解成更多个N＝96的矩阵，因此H^-1 _384*384的计算量只需要原来 的1/16。

本发明实施例还提供了一种矢量化技术中节省功耗的系统，包括：

权利要求13-22中任一项所述的矢量化控制实体，以及DPU设备和CPE 设备；

所述DPU设备包含N个DPU端口，所述N个DPU端口被配置为两个 Vectoring矢量组，所述CPE设备包含与所述N个DPU端口一一对应的N个 CPE。

本发明实施例还提供了一种矢量化控制实体，包括存储器、处理器及存 储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序 被所述处理器执行时实现上述任一项所述节省功耗的方法。

本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储 介质上存储有信息处理程序，所述信息处理程序被处理器执行时实现上述任 一项所述节省功耗的方法的步骤。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、 系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组 合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一 定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一 个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实 施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬 件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质) 和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机 存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块 或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可 移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或 其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、 磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以 被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通 信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他 传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明 而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人 员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细 节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利 要求书所界定的范围为准。

Claims (32)

1.一种矢量化技术中节省功耗的方法，包括：

矢量化控制实体VCE确定包含了N个DPU端口的两个矢量组的串扰信道系数，所述N为2的任意倍数；

根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D；

对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编码系数用于对下行数据进行预编码处理；

所述VCE包括：1个VCE CPU、分别与所述VCE CPU连接的两个VCE管理器；

所述两个VCE管理器确定包含了N个DPU端口的两个矢量组的串扰信道系数，并将所述串扰信道系数保存到所述VCE CPU，所述N为2的任意倍数；

所述VCE CPU根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D；并对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编码系数用于对下行数据进行预编码处理；

所述确定包含了N个DPU端口的两个矢量组的串扰信道系数，包括：

所述两个VCE管理器通过DPU设备与对端的CPE设备连接，所述CPE设备包含与所述N个DPU端口一一对应的N个CPE，一个VCE管理器控制一个矢量组；

所述两个VCE管理器中的第一VCE管理器在初始化过程中控制第一矢量组所包含的DPU端口与对应的CPE进行信令交互确定第一矢量组的串扰信道系数和第一矢量组串扰到第二矢量组的串扰信道系数；

所述两个VCE管理器中的第二VCE管理器在初始化过程中控制第二矢量组所包含的DPU端口与对应的CPE进行信令交互确定第二矢量组的串扰信道系数和第二矢量组串扰到第一矢量组的串扰信道系数。

2.根据权利要求1所述的方法，其特征在于，在所述确定包含了N个DPU端口的两个矢量组的串扰信道系数之前，该方法还包括：

将包含了所述N个DPU端口的DPU设备配置成两个矢量组，每一个矢量组包含N/2个DPU端口。

3.根据权利要求1所述的方法，其特征在于，所述两个VCE管理器中的第一VCE管理器在初始化过程中控制第一矢量组所包含的DPU端口与对应的CPE进行信令交互，包括：

第一阶段：

所述第一VCE管理器控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第一信令，所述第一信令包含了所述第一VCE管理器为第一矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串扰信道系数；

第二阶段：

所述第一VCE管理器控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第二信令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信道系数；

所述CPE设备正确接收到所述第二信令后，向所述第一矢量组所包含的DPU端口反馈确认消息；

所述第一矢量组所包含的DPU端口收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第一矢量组所包含的DPU端口上报本地保存的直传信道系数和串扰信道系数；

所述第一VCE管理器将通过所述第一矢量组所包含的DPU端口接收到的直传信道系数和串扰信道系数保存到所述VCE CPU，并控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

4.根据权利要求3所述的方法，其特征在于，所述第一阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口根据所述第一VCE管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第一CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口根据所述第一VCE管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发送完成第一信令。

5.根据权利要求4所述的方法，其特征在于，所述第二阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口向对端直连的第一CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保存的直传信道系数和串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口向对端直连的第二CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保存的直传信道系数和串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所述VCE CPU；

所述第一VCE管理器控制所述第一矢量组的全部端口向对应的CPE发送第四信令。

6.根据权利要求1所述的方法，其特征在于，所述两个VCE管理器中的第二VCE管理器在初始化过程中控制第二矢量组所包含的DPU端口与对应的CPE进行信令交互，包括：

第一阶段：

所述第二VCE管理器控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第一信令，所述第一信令包含了所述第二VCE管理器为第二矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串扰信道系数；

第二阶段：

所述第二VCE管理器控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第二信令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信道系数；

所述CPE设备正确接收到所述第二信令后，向所述第二矢量组所包含的DPU端口反馈确认消息；

所述第二矢量组所包含的DPU端口收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第二矢量组所包含的DPU端口上报本地保存的直传信道系数和串扰信道系数；

所述第二VCE管理器将通过所述第二矢量组所包含的DPU端口接收到的直传信道系数和串扰信道系数保存到所述VCE CPU，并控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

7.根据权利要求6所述的方法，其特征在于，所述第一阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口根据所述第二VCE管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了所述第一CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口根据所述第二VCE管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发送完成第一信令。

8.根据权利要求7所述的方法，其特征在于，所述第二阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口向对端直连的第一CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保存的直传信道系数和串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口向对端直连的第二CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保存的直传信道系数和串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所述VCE CPU；

所述第二VCE管理器控制所述第二矢量组的全部端口向对应的CPE发送第四信令。

9.根据权利要求1所述的方法，其特征在于，其特征在于，所述根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，包括：

根据所述串扰信道系数得到一个N*N的远端串扰FEXT信道系数矩阵H；

将所述矩阵H分解为4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

10.根据权利要求9所述的方法，其特征在于，所述对4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，包括：

求解出矩阵A的逆矩阵A^-1，将A^-1覆盖矩阵A；

根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1；再将(D-CA^-1B)^-1覆盖D矩阵；

根据矩阵A^-1、B、C、(D-CA^-1B)^-1计算得到下面的预编码系数，即：

11.根据权利要求10所述的方法，其特征在于，所述求解出矩阵A的逆矩阵A^-1，包括：

将矩阵A分解为4个(N/4)*(N/4)的串扰系数矩阵A₁、A₂、A₃、A₄；

求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃ A₁ ^-1 A₂)^-1；再将(A₄-A₃ A₁ ^-1 A₂)^-1覆盖A₄矩阵；

根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃ A₁ ^-1 A₂)^-1计算得到矩阵A的逆矩阵A^-1，即：

12.根据权利要求10所述的方法，其特征在于，所述根据矩阵A^-1、B、C、D，计算出(D-CA^{- 1}B)^-1，包括：

根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

将矩阵D-CA^-1B分解为4个(N/4)*(N/4)的串扰系数矩阵D₁、D₂、D₃、D₄；

求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃ D₁ ^-1 D₂)^-1；再将(D₄-D₃ D₁ ^-1 D₂)^-1覆盖D₄矩阵；

根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃ D₁ ^-1 D₂)^-1计算得到矩阵D-CA^-1B的逆矩阵(D-CA^-1B)^-1，即：

13.根据权利要求1至12任一项所述的方法，其特征在于，

将串扰最小的DPU端口产生的信道系数集中在矩阵A，将串扰严重的DPU端口产生的信道系数集中在矩阵D。

14.根据权利要求1所述的方法，其特征在于，所述VCE还包括：

矢量化处理器VP；

该方法还包括：

所述VCE CPU将得到的预编码系数发送给所述VP；

所述VP根据所述预编码系数对下行数据进行预编码处理。

15.一种矢量化控制实体VCE，其特征在于，所述VCE包括：

1个VCE CPU、分别与所述VCE CPU连接的两个VCE管理器；

所述两个VCE管理器，用于确定包含了N个DPU端口的两个矢量组的串扰信道系数，所述N为2的任意倍数；

所述VCE CPU，用于根据确定的串扰信道系数得到4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D；并对所述4个矩阵A、B、C、D进行矩阵求逆得到预编码系数，所述预编码系数用于对下行数据进行预编码处理；

所述两个VCE管理器通过DPU设备与对端的CPE设备连接，所述DPU设备包含所述N个DPU端口，所述N个DPU端口被配置为两个矢量组，所述CPE设备包含与所述N个DPU端口一一对应的N个CPE；

一个VCE管理器控制一个矢量组；

所述两个VCE管理器中的第一VCE管理器，用于在初始化过程中控制第一矢量组所包含的DPU端口与对应的CPE进行信令交互确定第一矢量组的串扰信道系数和第一矢量组串扰到第二矢量组的串扰信道系数；

所述两个VCE管理器中的第二VCE管理器，用于在初始化过程中控制第二矢量组所包含的DPU端口与对应的CPE进行信令交互确定第二矢量组的串扰信道系数和第二矢量组串扰到第一矢量组的串扰信道系数。

16.根据权利要求15所述的VCE，其特征在于，

所述第一VCE管理器，还用于将确定的第一矢量组的串扰信道系数和第一矢量组串扰到第二矢量组的串扰信道系数保存到所述VCE CPU；

所述第二VCE管理器，还用于将确定的第二矢量组的串扰信道系数和第二矢量组串扰到第一矢量组的串扰信道系数保存到所述VCE CPU。

17.根据权利要求16所述的VCE，其特征在于，

所述第一VCE管理器，具体用于在初始化过程中，控制第一矢量组所包含的DPU端口与CPE设备之间的信令交互，包括：

第一阶段：

所述第一VCE管理器控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第一信令，所述第一信令包含了所述第一VCE管理器为第一矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串扰信道系数；

第二阶段：

所述第一VCE管理器控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第二信令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信道系数；

所述CPE设备正确接收到所述第二信令后，向所述第一矢量组所包含的DPU端口反馈确认消息；

所述第一矢量组所包含的DPU端口收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第一矢量组所包含的DPU端口上报本地保存的直传信道系数和串扰信道系数；

所述第一VCE管理器将通过所述第一矢量组所包含的DPU端口接收到的直传信道系数和串扰信道系数保存到所述VCE CPU，并控制所述第一矢量组所包含的DPU端口向所述CPE设备发送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

18.根据权利要求17所述的VCE，其特征在于，所述第一阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口根据所述第一VCE管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第一CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口根据所述第一VCE管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发送完成第一信令。

19.根据权利要求18所述的VCE，其特征在于，所述第二阶段具体包括：

所述第一VCE管理器控制所述第一矢量组的第一端口向对端直连的第一CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保存的直传信道系数和串扰信道系数；

所述第一VCE管理器控制所述第一矢量组的第二端口向对端直连的第二CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保存的直传信道系数和串扰信道系数；

依次类推，直到所述第一VCE管理器控制所述第一矢量组的全部端口发送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所述VCE CPU；

所述第一VCE管理器控制所述第一矢量组的全部端口向对应的CPE发送第四信令。

20.根据权利要求16所述的VCE，其特征在于，

所述第二VCE管理器，具体用于在初始化过程中，控制第二矢量组所包含的DPU端口与CPE设备之间的信令交互，包括：

第一阶段：

所述第二VCE管理器控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第一信令，所述第一信令包含了所述第二VCE管理器为第二矢量组分配的导频序列；

所述CPE设备保存根据接收到的第一信令估计得到的直传信道系数和串扰信道系数；

第二阶段：

所述第二VCE管理器控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第二信令，所述第二信令用于要求反馈所述CPE设备保存的直传信道系数和串扰信道系数；

所述CPE设备正确接收到所述第二信令后，向所述第二矢量组所包含的DPU端口反馈确认消息；

所述第二矢量组所包含的DPU端口收到所述确认消息后向所述CPE设备发送第三信令；

所述CPE设备收到所述第三信令后，向所述第二矢量组所包含的DPU端口上报本地保存的直传信道系数和串扰信道系数；

所述第二VCE管理器将通过所述第二矢量组所包含的DPU端口接收到的直传信道系数和串扰信道系数保存到所述VCE CPU，并控制所述第二矢量组所包含的DPU端口向所述CPE设备发送第四信令，所述第四信令用于通知所述CPE设备完成信道系数上报过程。

21.根据权利要求20所述的VCE，其特征在于，所述第一阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口根据所述第二VCE管理器分配的第一导频序列向对端直连的第一CPE发送第一信令，所述第一信令包含了所述第一导频序列；所述第一CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了所述第一CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口根据所述第二VCE管理器分配的第二导频序列向对端直连的第二CPE发送第一信令，所述第一信令包含了所述第二导频序列；所述第二CPE保存根据接收到的第一信令估计得到的直传信道系数；所述CPE设备的除了第二CPE之外的其他CPE保存根据接收到的第一信令估计得到的串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发送完成第一信令。

22.根据权利要求21所述的VCE，其特征在于，所述第二阶段具体包括：

所述第二VCE管理器控制所述第二矢量组的第一端口向对端直连的第一CPE发送第二信令；所述第一CPE正确接收到所述第二信令后，向所述第一端口反馈确认消息；所述第一端口收到所述确认消息后向所述第一CPE发送第三信令；所述第一CPE收到所述第三信令后，向所述第一端口上报本地保存的直传信道系数和串扰信道系数；

所述第二VCE管理器控制所述第二矢量组的第二端口向对端直连的第二CPE发送第二信令；所述第二CPE正确接收到所述第二信令后，向所述第二端口反馈确认消息；所述第二端口收到所述确认消息后向所述第二CPE发送第三信令；所述第二CPE收到所述第三信令后，向所述第二端口上报本地保存的直传信道系数和串扰信道系数；

依次类推，直到所述第二VCE管理器控制所述第二矢量组的全部端口发送完成第二信令并将依次收到的直传信道系数和串扰信道系数依次保存到所述VCE CPU；

所述第二VCE管理器控制所述第二矢量组的全部端口向对应的CPE发送第四信令。

23.根据权利要求15所述的VCE，其特征在于，

所述VCE CPU，具体用于根据所述串扰信道系数得到一个N*N的远端串扰FEXT信道系数矩阵H；

将所述矩阵H分解为4个(N/2)*(N/2)的串扰系数矩阵A、B、C、D，即：

其中，所述矩阵A为第一矢量组的串扰系数矩阵、所述矩阵D第二矢量组的串扰系数系数，所述矩阵B为第一矢量组串扰到第二矢量组的串扰系数矩阵，所述矩阵C为第二矢量组串扰到第一矢量组的串扰系数矩阵。

24.根据权利要求23所述的VCE，其特征在于，

所述VCE CPU，还具体用于求解出矩阵A的逆矩阵A^-1，将A^-1覆盖矩阵A；

根据矩阵A^-1、B、C、D，计算出(D-CA^-1B)^-1；再将(D-CA^-1B)^-1覆盖D矩阵；

根据矩阵A^-1、B、C、(D-CA^-1B)^-1计算得到预编码系数，即：

25.根据权利要求24所述的VCE，其特征在于，所述求解出矩阵A的逆矩阵A^-1，包括：

将矩阵A分解为4个(N/4)*(N/4)的串扰系数矩阵A₁、A₂、A₃、A₄；

求解出矩阵A₁的逆矩阵A₁ ^-1，将A₁ ^-1覆盖矩阵A₁；

根据矩阵A₁ ^-1、A₂、A₃、A₄，计算出(A₄-A₃ A₁ ^-1 A₂)^-1；再将(A₄-A₃ A₁ ^-1 A₂)^-1覆盖A₄矩阵；

根据矩阵A₁ ^-1、A₂、A₃、(A₄-A₃ A₁ ^-1 A₂)^-1计算得到矩阵A的逆矩阵A^-1，即：

26.根据权利要求24所述的VCE，其特征在于，所述根据矩阵A^-1、B、C、D，计算出(D-CA^{- 1}B)^-1，包括：

根据矩阵A^-1、B、C、D，计算出矩阵D-CA^-1B；

将矩阵D-CA^-1B分解为4个(N/4)*(N/4)的串扰系数矩阵D₁、D₂、D₃、D₄；

求解出矩阵D₁的逆矩阵D₁ ^-1，将D₁ ^-1覆盖矩阵D₁；

根据矩阵D₁ ^-1、D₂、D₃、D₄，计算出(D₄-D₃ D₁ ^-1 D₂)^-1；再将(D₄-D₃ D₁ ^-1 D₂)^-1覆盖D₄矩阵；

根据矩阵D₁ ^-1、D₂、D₃、(D₄-D₃ D₁ ^-1 D₂)^-1计算得到矩阵D-CA^-1B的逆矩阵(D-CA^-1B)^-1，即：

27.根据权利要求15所述的VCE，其特征在于，所述VCE还包括：

矢量化处理器VP；

所述VCE CPU，还用于将得到的预编码系数发送给所述VP；

所述VP，用于根据所述预编码系数对下行数据进行预编码处理。

28.根据权利要求27所述的VCE，其特征在于，

所述VP由4^w个N/2端口的VP电路堆叠实现，w＝N/192。

29.根据权利要求15所述的VCE，其特征在于，

所述VCE CPU由1个96端口的CPU电路实现，每一个VCE管理器由N/192个96端口的VCE管理器电路堆叠实现。

30.一种矢量化技术中节省功耗的系统，其特征在于，包括：

权利要求15-29中任一项所述的矢量化控制实体，以及DPU设备和CPE设备；

所述DPU设备包含N个DPU端口，所述N个DPU端口被配置为两个矢量组，所述CPE设备包含与所述N个DPU端口一一对应的N个CPE。

31.一种矢量化控制实体，其特征在于，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至14中任一项所述节省功耗的方法。

32.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有信息处理程序，所述信息处理程序被处理器执行时实现如权利要求1至14中任一项所述节省功耗的方法的步骤。

Images