CN1110964C - Mpeg电路中存储器存取优先次序的适应性选择方法 - Google Patents

Abstract

一种MPEG处理器中控制存储器存取优先次序的适应性选择方法，其中该MPEG处理器包括输入接口、中央处理单元、音频与视频解码器、音频与视频处理器以及存储器控制器等功能模组，该各功能模组经该存储器控制器取得数据总线的控制权，进而对外部存储器进行存取操作。其中，各功能模组获得数据总线的使用优先权的次序是动态地控制的，因而可平衡数据总线等系统资源的使用，因而增进处理器的整体解压缩效能。

Description

MPEG电路中 存储器存取优先次序 的适应性选择方法

本发明涉及一种MPEG(Motion Picture Experts Group-活动图象专家组)电路中控制存储器存取优先次序，特别是关于MPEG电路中控制存储器存取优先次序的适应性选择方法。具体而言，本发明是关于一MPEG处理器中存储器存取优先次序动态控制的一种适应性选择方法，可减少不必要占用系统资源的情况，从而提高MPEG解压缩的效能与速率。

由于数字信号处理技术、材料科技、以及激光技术等方面的发展，利用数字方式来储存或读取音频与视频信号，已经成为高保真影音回放工业的必然选择。在广播娱乐节目方面，针对已发展数十年的模拟技术，已有由模拟转向数字的类似转换。

由于诸如电视机与收音机等模拟接收装置，在消费者之中的装机数量极为庞大，因此对用户端信号传输的最后阶段仍须保持模拟形式。但除了上述最后阶段之外，节目信号的处理已广泛采用数字方式。例如，卫星将数字节目信号传送给地面接收站，而地面接收站处理过数字节目信号后，再以传统的模拟形式将节目信号经电缆网路传送到接收用户端；另外也有数种规划试验之中的全数字式广播系统，诸如HDTV(High-Definition TV-高清晰度电视)等。造成以上趋势是因为在目前的科技水准下，对于音频与视频信号的储存与读取，数字式技术比模拟技术更能满足人类听觉与视觉的需求。

在各种数字式的信号压缩/解压缩处理方法与标准之中，MPEG标准，不论是MPEG-I或MPEG-II，已逐渐变成多媒体工业中最为接受的标准。在信号解压缩，即信号再现的一端，MPEG与其他的许多标准类似也使用数字信号处理器元件，由提供包含音频与视频压缩数据的信号源处接收节目再现所需的信号。在某种影音播放系统之中，其MPEG处理器的压缩数据来源可能包括如广泛使用的CD(Compact Disc)数据储存格式家族中的最新成员-VCD(Video CD)与DVD(Digital Video Disc)，或者MPEG处理器的电路也可从诸如数字广播电台等外源接收压缩数据信号。

在采用了MPEG标准的多媒体应用中，为了使用由信号源所馈送来的压缩数据实现音频与视频信号的再现，必须利用MPEG处理器的专用数字硬件电路。这些MPEG处理器包括数字信号处理电路，以及执行MPEG解压缩操作的硬件处理过程的微处理器等电路模组。在执行MPEG解压缩操作时，还必须用到存储器数据。事实上，MPEG处理器在为节目的播出而进行多媒体数据的解压缩时，必须相当依赖存储器子系统的使用。

不过现有的数字电子电路中，用以执行MPEG标准的音频与视频信号解压缩的硬件模组，都采用固定形式的存储器获取优先次序，在此类现有的MPEG系统之中，系统数据的利用无法调整到最佳的状态。其将中央处理单元(CPU)、数字信号处理器(DSP)、存储器以及辅助逻辑电路等连结在一起的数据总线，无法使用到全频宽的程度。如同熟悉数字处理技术的人士所知，在一个数字系统中，若整体数据无法平均地进行利用，则其直接的结果便是系统中的各个模组必须要具备较高的性能，才能达到相同程度的系统处理能力。换句话说，在其各个组成模组之间发生数据总线频宽不能平衡利用情形时的MPEG系统，与另一个经适当平衡频宽的系统相比较，需要使用功能更强的CPU、DSP或其他的处理电路，才能达到相同的处理效能与速率。

具体而言，在MPEG解压缩时，如果MPEG处理器中的所有模组，其对存储器的获取优先次序被固定，则当CPU进行并陷入扫描循环时，便时常形成总线频宽的浪费。另一方面，当系统中的某些模组需要使用总线以检索诸如存储器的数据时，却又可能遭受总线已被占用，总线阻塞的问题。

因此，本发明的目的在于提供一种MPEG处理器中控制存储器获取优先次序的一种适应性选择方法，以更平衡的方式使用系统数据总线的频宽。

本发明的另一目的在于提供MPEG处理器中控制存储器获取优先次序的一种适应性选择方法，以更平衡地使用系统数据总线的频宽，以便增进整体的MPEG解压缩效能。

本发明的又一目的在于提供MPEG处理器中控制存储器获取优先次序的一种适应性选择方法，其动态地调整获取系统数据总线的优先次序，从而更为平衡地使用系统数据总线的频宽，以便增进整体的MPEG解压缩效能。

为实现上述目的，本发明提供一种MPEG处理器中控制存储器获取优先次序的适应性选择方法，其中MPEG处理器包括：一CPU，用于从一MPEG压缩数据中分解出音频与视频压缩数据；一存储器控制器，用于协调MPEG处理器内的每一种功能模组，经由一共用总线获得对一存储器进行操作的权利。CPU除了当进行音频与视频数据的初步解码时，或当CPU进行音频与视频压缩数据的分解时以外，CPU对数据总线的获取优先次序皆被维持在较低的优先等级上，以便平衡数据总线等系统资源的使用，因而增进处理器的整体解压缩效能。

本发明的其他目的，特征与优点等，在结合本说明书附图对优先实施例进行详细说明之后，可更易于了解。另外，该些实施例及其附图仅供说明而不限定本发明。图中：

图1为一典型MPEG处理器的电路框架图；

图2是现有MPEG处理器对由外部接收的MPEG压缩数据进行解压缩操作的硬件处理过程的流程图；

图3是根据本发明的一优选实施例的硬件操作流程图，用于一MPEG处理器对由外部接收的MPEG压缩数据进行解压缩操作。

图1为一典型MPEG处理器的逻辑电路方块图。为了详细说明本发明，先对MPEG处理器的结构及操作进行描述。

如图中所示，参考标号100表示一MPEG处理器，其是由多个功能性的模组，以一数据总线加上数条控制信号线而连结在一起。此MPEG处理器100一方面接收符合MPEG压缩标准的一个输入信号，并在处理之后于另一端产生并输出经过解压缩的音频与视频节目信号。

在图1的实施例中，MPEG处理器100从与CD相容的组件之处接收一个压缩信号，例如由一VCD或一DVD的组件接收一串行压缩信号，再产生PCM信号作为其音频输出，以及NTSC信号作为其视频输出。如同本技术领域众所周知的，输入至MPEG处理器100的信号，亦可以是由诸如发送符合MPEG标准的数字信号的广播电台的一个多媒体信号源。另一方面，MPEG处理器100所产生的视频输出信号亦可以采用如个人电脑工业中所广泛使用的标准VGA格式。该视频输出信号接着传送到后续的相应电路，以进一步处理，并将视频影像显现出来。

在图1的硬件结构中，MPEG处理器100可以与一个以参考标号400表示的存储器系统配合操作，以对其所接收到的MPEG数据进行解压缩。在此实施例中，在进行MPEG解压缩操作时所要使用到的存储器，实质上是独立于MPEG处理器100本身之外的存储器系统400。MPEG处理器100通过两者之间所连结的数据总线而获得存储器系统400中的存储空间。如同本技术领域人员所熟知的，MPEG处理器100并非一定要独立于存储器400之外，若将存储器设置于MPEG处理器100之内也是可行的。在图1所示的实施例中，MPEG处理器100可以装在一部个人电脑系统的扩充总线上的VCD(或DVD)子系统内，其可以利用主电脑系统中的指定存储空间做为其操作存储器400。

图1中所示的MPEG处理器100具有一个CD接口110，此模组被用做MPEG处理器100本身与MPEG压缩信号两者之间的接口，在此实施例中是以诸如VCD或DVD的一部CD兼容光碟机做为信号源。在正常的情况下，CD接口110可接受以串行方式传输过来的MPEG压缩格式的压缩数字数据信号。这是由于与CD兼容的光碟机，与其他许多以磁性介质为基础的磁碟机一样，以单位元宽度的一个串行数据格式，来获取储存在存储介质表面上的数据。因此，虽然图1中并未显示，但CD接口110中包含有一个串行至并行转换器，以将所接收到的串行信号数据转换成为并行的信号，以利于后面的信号处理模组的数据处理。转换为并行格式的数据可以接着被储存于一FIFO(first-in first-out)缓冲器112之中。

CD接口110通过一数据总线MEM_BUS与MPEG处理器100中的其他逻辑电路功能模组连结在一起。在此实施例之中，做为处理器100可操作的存储器系统400，也连结在此数据总线MEM_BUS上。事实上，MPEG处理器100的主要功能模组皆连结在此数据总线上，以便可以获取存储器系统400中的数据。图中数据总线MEM_BUS的双向箭头代表数据的传输可以随着需要而双向进行。

除了提供CD接口110做为输入的接口模组之外，MPEG处理器100还包括一CPU120，一MPEG音频解码器130，一PCM处理器132，一MPEG视频解码器140，一视频处理器142，以及一存储器控制器150。如前所述，这些模组皆连结在数据总线MEM_BUS上，以便MPEG处理器100进行操作，将经CD接口110从外部源所接收到MPEG数据解压缩以产生音频与视频的输出信号。

CPU120为一微处理器或微控制器，其执行一硬件操作过程以便协调MPEG处理器100之中的各个功能性模组，进行MPEG数据的解压缩操作。一旦该硬件操作过程开始执行，CPU120便按照预先设定的存储器获取优先次序，由存储器控制器150来协调所有功能性模组进行存储器存取操作。当有需要时，便可以允许每一个模组去获取储存于存储器资源之中的数据。存储器控制器150，依据已排列妥当的优先次序，将数据总线MEM_BUS转移给任何一个可能的模组，这样CD接口110、MPEG音频解码器130、PCM处理器132、MPEG视频解码器140、视频处理器142以及CPU120之中的任何一个被选定的模组，便可以各自独立地获取存储器资源400。

如同本技术领域技术人员所熟知的，连结于一公用总线上的多个元件之中，一次同时只能有一个元件能够获取共用的目标存储器资源。这是一种在设定的优先次序判定程序之下，竞争数据总线MEM_BUS的使用权的过程。在现有的MPEG处理器中，此判定程序是一种固定的方法。在图1的硬件结构中，该优先次序确定过程必须要由主控元件-即存储器控制器150来监视所有功能模组是否提出使用总线的要求，然后依据硬件操作中的存储器获取优先次序，确定数据总线的使用优先权应分配给哪一个功能模组。

在图1所示实施例的硬件结构中，MPEG处理器100内的功能模组，由存储器控制器150仲裁协调，以一种有秩序的方式获得数据总线MEM_BUS的使用优先权。应指出的是，MPEG处理器100中的每一个功能模组，除了全部经数据总线MEM_BUS连结至存储器资源400之外，还各自配置有额外的控制信号线连到存储器控制器150。这些每一个功能模组的控制线可以在对存储器资源进行获取时，控制其获取的操作。

此外，MPEG处理器100之中CPU120也负责根据MPEG标准，将MPEG压缩的数据分成音频、视频与其他相关的数据。在图1的硬件实施例中，如前所述，CD接口110接受来自外部源的一串行位流的压缩数据，并将MPEG压缩数据储存于存储器资源400的CD FIFO422之中。如前所述，该过程要存储器控制器150的协调处理才得以进行。接着，在硬件操作的控制之下，CPU 120对CD FIFO 422中的数据进行分解，并将其分解产生的音频与视频压缩信号数据分别储存于音频缓冲器412与视频缓冲器414之中。

另一方面，MPEG音频解码器130与MPEG视频解码器140，其实质上是进行音频与视频DSP功能，从而分别对其各自数据进行解码运算，以便获得未压缩的音频与视频数据。如本技术领域人士众所周知，这种运算会涉及解码算法。

例如，当MPEG视频解码器140要求获取存储器资源400时，便设定标志，将请求信号经VD_MEM控制线送至存储器控制器150。在接收到请求信号之后，存储器控制器150便依据设定的存储器获取优先次序实施仲裁，若存储器控制器150仲裁结果是将数据总线MEM_BUS的使用权指派出去，则MPEG视频解码器140便可以经此数据总线MEM_BUS获取对存储器资源400的使用权。MPEG视频解码器140接着便可以例如读出储存于指定位置上-即存储器资源400的视频缓冲器414中的数据，以便处理先前已由CPU120所分解出来并储存于视频缓冲器414内的视频压缩数据。另一方面，MPEG视频解码器140亦可以例如将其产生出来的数据储存于指定的位置上-即存储器资源400的帧缓冲器432之中。此外，储存于帧缓冲器432之中的各数据，稍后亦可由视频处理器142在存储器控制器150的协调仲裁之下读取使用。视频处理器142接着便可以将其所产生的结果，做为视频输出信号而输出。在图1的硬件实施例中，此信号为NTSC信号的格式。

因此，在具有图1硬件结构的MPEG处理器100之中，CPU120也要求按时效进行MPEG压缩数据的分解以及初步的音频与视频解码，即CPU120的存储器使用优先权必须相当高，以便能快速完成上述分解及解码工作。如前所述，现有技术的MPEG处理器中存储器获取优先次序是固定的，在这种固定优先次序的结构中，一旦CPU120开始执行循环的程序，这种固定优先次序便具有至少一种主要缺点-即CPU120本身进行存储器资源400的获取操作时，亦会占用数据总线MEM_BUS的频宽。因此，有时会发生CPU120被暂时地陷入扫描有无上述分解及解码或其他工作的循环程序回路之中。在这种陷入程序回路的状态之中，数据总线MEM_BUS的部分频宽此时由CPU120暂时占用并浪费掉。因此，整体的状况时常会是MPEG处理器100在扫描回路之中占据太多数据总线MEM_BUS的频宽，使得其他功能模组进行MPEG解压缩的时间变得相对减少。如此一来，此类采用了固定存储器获取优先次序的MPEG处理器，就整体的效能而言，属于较无效率的系统。

例如，由于CD光碟机(包括有VCD与DVD等原始CD家族中最近所发展出来的较新成员)以串行格式输出其数据，因此，存储器资源400内时常承现空虚的CD FIFO422，形成整个MPEG处理器100中的内部操作的瓶颈。由于现有技术中这种采用固定优先次序的方法，没有使需要使用数据总线的功能模组具有优先使用的弹性，因而会在MPEG处理器之中形成处理瓶颈的状况。这些有使用需求的功能模组必须要等到优先次序依序轮到时，才能获取数据总线，进行其处理。而这需要每一个功能模组都依次在一个固定的排定表中排序，在轮到时才能获取存储器资源。

图2为一流程图，其中所示为一现有MPEG处理器控制其对由外部接收到的MPEG压缩数据进行解压缩的硬件操作过程。该现有技术的操作过程是依据固定优先排序的方法而执行的。图2中所示的流程图可适用于图1中的MPEG处理器硬件结构。整个硬件操作过程由步骤200开始进行，图2流程图为一个以步骤220开始的连续反复循环的程序。具体而言，当此程序由步骤200开始之后，MPEG处理器100便首先设定一组优先次序判定方法的参数，处理器据此执行各种功能从而进行MPEG解压缩的操作。

在图2的现有循环程序中，MPEG处理器100中的所有功能模组，包括CD接口112，MPEG音频解码器130，PCM处理器132，MPEG视频解码器140，视频处理器142，以及CPU120，当要求获取数据总线MEM_BUS时，都由存储器控制器150来仲裁控制。由于存储器获取优先顺序已在步骤210设定，且未做过更改，所以诸如压缩数据分解，以及音频与视频数据的解码等操作，皆以不变的存储器获取优先次序来进行。

参考图2，整个的循环流程首先在步骤220中检查是否须进行音频解码的功能。在该步骤，CPU120判断若有进行初步音频解码的必要，程序则跳至步骤222，此时无尾端循环程序只是暂时地转跳出来，以便执行一个功能呼叫的子程序，亦即，执行此步骤中的功能呼叫A。在此呼叫子程序之中CPU120将储存于存储器资源400中的音频压缩数据的对应数据进行解码，在解码之后，CPU120接着便将已初步解码的音频压缩数据输出至存储器资源400之中。以上操作，CPU120是通过存储器控制器150取得数据总线MEM_BUS的使用权而进行的。在此之后，步骤222中大致列出的子程序的呼叫便可以结束，而程序的控制回到主循环回路。换句话说，程序即回到步骤230继续进行。

另一方面，若CPU120在步骤220中判定不需要执行初步音频解码，则图2中的程序便会直接前进至步骤230继续进行。

在步骤230之中，同样地，CPU120要判定MPEG处理器100的CD接口110收到的来自外部的CD数据或MPEG位流是否应进行分解处理。若经适当的标志设立，已要求执行此项功能，则CPU120便由主循环程序中再度。

参考图3，整个的循环流程首先在步骤320中检查是否须进行初步音频解码功能。在该步骤之中，CPU120若判断有进行初步音频解码需要，则程序跳至步骤322，CPU120对数据总线MEM_BUS的使用优先权次序升高。其优先权的升高是相对于步骤310中所设定的而言。接着，程序即进行步骤324，此时无尾端循环程序只是暂时地转跳出来，以便执行一个功能呼叫的子程序，即，执行此步骤中的功能呼叫A。如同现有程序中的情形，在此呼叫子程序之中，CPU120将储存于存储器资源400中的对应音频压缩数据进行初步解码，在初步解码之后，CPU120接着将音频压缩数据输出至存储器资源400之中。以上操作，CPU120是通过存储器控制器150取得数据总线MEM_BUS的使用权而进行的。在此之后，步骤322中列出的子程序的呼叫便可以结束，而程序转换到步骤326，以将CPU120对数据总线MEM_BUS的使用优先权次序降回原设定值。之后，程序转回主循环回路，即，程序回到步骤330继续进行。

另一方面，若CPU120在步骤320中判定并不需要初步音频解码，则图3中的程序便会直接前进至步骤330继续进行。

在步骤330中，同样地，CPU120判定MPEG处理器100的CD接口110收到的来自外部的CD数据或MPEG位流是否应进行分解处理。若经适当的标志设立，已要求进行此项功能，则CPU120便从主循环程序中再度跳出，在步骤332之中将CPU120对数据总线MEM_BUS的使用优先权次序升高。其优先权的升高也是相对于步骤310中所设定的而言。接着，程序跳至步骤334，通过执行对应的功能子程序进行功能呼叫B，协调步骤334中列出的一系列操作。这些操作包括有，CPU120将经CD接口110所获得的数据加以分解。MPEG位流也接受系统层次的分解。由MPEG分解操作所获得的对应于音频压缩数据部分接着即被输出至存储器资源400内。CPU120也进行视频数据部分的分解，再进行初步的视频解码，并将所获数据储存于存储器资源400的视频缓冲器414之中。之后，进行至步骤336，以将CPU120对数据总线MEM_BUS的使用优先权次序降低回原设定值。接着，程序转回主循环流程，并在步骤340之处继续进行下去。

不过，若系统在步骤330处判定不须跳出执行功能呼叫B，则主循环回路便直接前进至步骤340。在步骤340之处判定CPU120是否须进行其他功能，即步骤342中大致列出的功能呼叫C的进一步的MPEG解压缩处理功跳出，协调步骤232中列出的一系列操作。这些操作包括CPU120将经CD接口110所获得的数据进行分解。MPEG位流也接受系统层次的分解。由MPEG分解操作所获得的对应于音频压缩数据的部分接着被输出至存储器资源400内。CPU120也进行视频数据部分的分解，再进行初步的视频解码，并将所获视频压缩数据储存于存储器资源400的视频缓冲器414之中。接着，程序控制便再度转回主循环流程，并在步骤240之处继续进行下去。

若系统在步骤230处判定不须跳出以执行功能呼叫B，则主循环回路便前进至步骤240。在步骤240之处判定CPU120是否须进行其他功能，即步骤242中所列功能呼叫C的进一步的MPEG解压缩处理。若是，则CPU120便跳至步骤242，完成之后再回到主回路上。若步骤240的判定结果是否定的，则维持在主循环流程之中，并回到步骤220，在该处重新开始一次新的循环程序处理。

在图2的已知的MPEG处理器的硬件执行操作之中，对于功能呼叫子程序的服务是利用跳出主循环回路去执行子程序，即以步骤222，232以及242的方式而进行的，这些操作皆是依据固定的优先权排定次序而进行的。如前所述，这种固定存储器获取优先次序的主循环流程，当CPU120扫描循环回路中有无需要进行功能A、功能B或功能C的呼叫时，常常要循环多次，才会真正呼叫功能A、功能B或功能C的程序模组，因此浪费了许多总线频宽。

本发明的一实施例如图3的流程图所示，其具有动态的控制存储器获取优先次序的方法，可以增加MPEG处理器的硬件操作中服务子程序的有效任务周期百分比，因而可以提升MPEG解压缩操作的整体效率。图3中所示，是针对一MPEG处理器而言的适用于本发明的动态适应性选择的优先次序排列方法的流程。该程序可适用于进行MPEG解压缩的操作。

为了说明图3中本发明优选实施例的流程，仍参考图1中的MPEG处理器100的硬件结构。一旦整个硬件操作由步骤300开始进行，图3流程图所表示的程序，也是以步骤320开始，在CPU120的控制之下，连续反复循环进行的回路程序。具体而言，当此程序由步骤300开始之后，MPEG处理器100便首先设立存储器获取优先次序的一组初始参数，作为处理器执行各种功能以进行MPEG解压缩操作的根据。不过，应注意的是此组参数仅是初始数值，随着MPEG处理器100执行解压缩操作，依据本发明可动态地调整其设定。能。若是，则CPU120便协调进行，跳至步骤342，完成操作后再回到主回路上。若步骤340的判定结果是否定的，则程序的回路便维持在主循环流程之中，并回到步骤320，在该处重新开始一次新的循环程序处理操作。

图3中，MPEG处理器的硬件操作所采用的本发明的适应性选择优先次序的排定方法，是以动态设定的方式，随着MPEG解压缩的处理进程而调节的。其可以避免CPU120在程序的主回路中占掉太多的系统时间资源。其实现方法为：只有进行分解或各种解压缩的功能性处理时，CPU120获取数据总线MEM_BUS的使用优先权的次序才予提升，而其他的时间内则予以降低。这样，便可针对各功能模组对系统资源的需求，动态地将其优先次序提升与降低，从而使MPEG处理器的整体性运转效能获得实质的增进。

虽然本发明已利用优选实施例进行说明，但该实施例的说明并不限定本发明。任何熟悉本技术领域的人士，在不脱离本发明的精神范围的情况下，可作某些变动与修改，但不脱离本发明权利要求所保护范围之外。

Claims (11)

1.一种MPEG处理器中控制存储器存取优先次序的适应性选择方法，该MPEG处理器包括：

一输入接口，可接受压缩数据，并产生MPEG压缩数据；

一中央处理单元，可对MPEG压缩数据分解并初步解码出音频与视频压缩数据；

一音频解码器与一视频解码器，可分别对音频与视频压缩数据解码从而获得音频与视频数据；

一音频处理器与一视频处理器，可分别从音频与视频数据之中产生音频与视频解压缩输出信号；以及

一存储器控制器，用以仲裁一数据总线的控制权，进而在一存储器之中储存MPEG压缩数据、音频与视频压缩数据和音频与视频数据；

其中输入接口、中央处理单元、音频解码器与视频解码器、音频处理器与视频处理器、存储器控制器以及存储器被连结在该数据总线上，以在其间传输数据；该适应性选择方法包括步骤：

若中央处理单元需要进行初步音频解码，则提升中央处理单元对总线的使用优先权；并在初步音频解码完成之后将升高的优先权降低；和

若中央处理单元需要分解该MPEG压缩数据，便提升中央处理单元对总线的使用优先权；使中央处理单元分解该MPEG压缩数据；初步解码出视频压缩数据；并在完成之后将升高的优先权降低。

2.如权利要求1所述的适应性选择方法，其中若中央处理单元需要分解该MPEG压缩数据，便提升中央处理单元对总线的使用优先权，且利用中央处理单元分解该MPEG压缩数据，再初步解码出视频压缩数据，并在完成之后将升高的优先权降低，其中包括步骤：

中央处理单元经数据总线读出储存在存储器之中的MPEG压缩数据，以进行分解而产生一对应于音频压缩的数据与一对应于视频压缩的数据；

经数据总线将该对应于音频压缩的数据存入存储器；

初步解码对应于视频压缩的数据，以得到视频压缩数据；和

经数据总线将视频压缩数据储存于存储器中。

3.如权利要求2所述的适应性选择方法，其中若中央处理单元需要进行初步音频解码，便提升中央处理单元对总线的使用优先权，且在初步音频解码完成之后将升高的优先权降低，其中包括步骤：

中央处理单元经数据总线而从存储器之中读出对应于音频压缩的数据，以进行初步解码而产生音频压缩数据；以及

经数据总线将音频压缩数据存入存储器。

4.如权利要求3所述的适应性选择方法，其中的输入接口为一CD接口，可接收由一VCD所产生的压缩数据。

5.如权利要求3所述的适应性选择方法，其中输入接口为一CD接口，可接收由一DVD所产生的压缩数据。

6.如权利要求4所述的适应性选择方法，其中该CD接口包括一串行至并行转换器，可将VCD所产生的串行压缩数据转换为并行数据。

7.如权利要求5所述的适应性选择方法，其中该CD接口包括一串行至并行转换器，可将DVD所产生的串行压缩数据转换为并行数据。

8.如权利要求3所述的适应性选择方法，其中的输入接口为一数字广播接收接口，可接收由一数字广播电台所发射的压缩数据。

9.如权利要求3所述的适应性选择方法，其中的音频处理器为一PCM处理器，可产生PCM输出做为音频解压缩输出信号。

10.如权利要求3所述的适应性选择方法，其中的视频处理器为一NTSC处理器，可产生NTSC输出做为视频解压缩输出信号。

11.如权利要求3所述的适应性选择方法，其中的视频处理器为一VGA处理器，可产生VGA输出做为视频解压缩输出信号。

Images