CN111090545B - 一种恢复故障cpld的方法、设备及介质 - Google Patents

Abstract

本发明公开了一种恢复故障CPLD的方法，包括以下步骤：在BMC中存放CPLD的升级文件；响应于BMC在CPLD的只写寄存器中写入数据，判断BMC是否能够对CPLD进行读写；响应于BMC不能对CPLD进行读写，判断BMC是否检测到CPLD对GPIO的赋值信号；以及响应于BMC没有检测到CPLD对GPIO的赋值信号，基于升级文件对CPLD进行更新。本发明还公开了一种计算机设备和可读存储介质。本发明提出的恢复故障CPLD的方法、设备及介质通过双重判断机制确保不会对CPLD的故障出现误判，提升了整体系统的可靠性，并且在BMC中存放CPLD的升级文件，从而确保CPLD恢复到正确版本。

Description

一种恢复故障CPLD的方法、设备及介质

技术领域

本发明涉及服务器领域，更具体地，特别是指一种恢复故障CPLD的方法、设备及可读介质。

背景技术

统一存储/服务器/存储服务器等产品，管理平面基本都由CPLD和BMC构成，CPLD负责实现Glue Logic(黏合逻辑)，而BMC负责控制整个管理平面。由于CPLD属于可编程逻辑器件，所以在实际运行过程中可能会需要频繁对其进行升级，甚至包括客户侧的升级。由于CPLD在系统中实现Glue Logic的功能，一旦CPLD升级失败，则极有可能导致整个系统出现故障。所以，需要在升级CPLD失败之后，能够有手段恢复。

现有技术中通过CPLD备份的方式，在1个CPLD升级失败后，可以由另一个CPLD控制恢复。但是现有技术中需要2颗CPLD芯片，成本较高且架构比较复杂；另外，没有考虑冗余机制，如果双CPLD通信出现异常，可能导致其中一颗CPLD被错误的恢复。

发明内容

有鉴于此，本发明实施例的目的在于提出一种恢复故障CPLD的方法、设备及介质，通过在BMC中存放CPLD的升级文件，使得BMC可以通过升级文件将CPLD恢复至配套的版本，防止出现CPLD错误而导致的整机故障，并且加入了冗余机制，确保不会出现误判的场景，提升可靠性。

基于上述目的，本发明实施例的一方面提供了一种恢复故障CPLD的方法，包括如下步骤：在BMC中存放CPLD的升级文件；响应于所述BMC在所述CPLD的只写寄存器中写入数据，判断所述BMC是否能够对所述CPLD进行读写；响应于所述BMC不能对所述CPLD进行读写，判断所述BMC是否检测到所述CPLD对GPIO的赋值信号；以及响应于所述BMC没有检测到所述CPLD对GPIO的赋值信号，基于所述升级文件对所述CPLD进行更新。

在一些实施方式中，所述在BMC中存放CPLD的升级文件包括：在所述升级文件中加入读写校验机制。

在一些实施方式中，还包括：所述CPLD将第一值和第二值交替赋给所述GPIO。

在一些实施方式中，还包括：所述CPLD每隔相同的时间对所述GPIO进行赋值。

在一些实施方式中，所述判断所述BMC是否检测到所述CPLD对GPIO的赋值信号包括：判断GPIO的值未变化的时长是否超过阈值；以及响应于GPIO的值未变化的时长超过阈值，确定所述BMC未检测到所述CPLD对GPIO的赋值信号。

本发明实施例的另一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：在BMC中存放CPLD的升级文件；响应于所述BMC在所述CPLD的只写寄存器中写入数据，判断所述BMC是否能够对所述CPLD进行读写；响应于所述BMC不能对所述CPLD进行读写，判断所述BMC是否检测到所述CPLD对GPIO的赋值信号；以及响应于所述BMC没有检测到所述CPLD对GPIO的赋值信号，基于所述升级文件对所述CPLD进行更新。

在一些实施方式中，所述在BMC中存放CPLD的升级文件包括：在所述升级文件中加入读写校验机制。

在一些实施方式中，步骤还包括：所述CPLD将第一值和第二值交替赋给所述GPIO。

在一些实施方式中，步骤还包括：所述CPLD每隔相同的时间对所述GPIO进行赋值。

本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。

本发明具有以下有益技术效果：通过在BMC中存放CPLD的升级文件，使得BMC可以通过升级文件将CPLD恢复至配套的版本，防止出现CPLD错误而导致的整机故障，并且加入了冗余机制，确保不会出现误判的场景，提升可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的恢复故障CPLD的方法的实施例的示意图；

图2为本发明提供的恢复故障CPLD的方法的实施例的流程图；

图3为本发明提供的恢复故障CPLD的方法的实施例的硬件结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种恢复故障CPLD的方法的实施例。图1示出的是本发明提供的恢复故障CPLD的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：

S1、在BMC中存放CPLD的升级文件；

S2、响应于BMC在CPLD的只写寄存器中写入数据，判断BMC是否能够对CPLD进行读写；

S3、响应于BMC不能对CPLD进行读写，判断BMC是否检测到CPLD对GPIO的赋值信号；以及

S4、响应于BMC没有检测到CPLD对GPIO的赋值信号，基于升级文件对CPLD进行更新。

在BMC(Baseboard Management Controller，基板管理控制器)中存放CPLD的升级文件。可以在BMC的外挂Flash(闪存)中预留一段空间(1MB左右)，该空间的预留是为了存放CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)的FW(升级文件)。由于BMC的FW可以实时在线更新，在线更新的同时也会刷新CPLD的版本，所以CPLD的版本必然与BMC的版本配套，不会出现CPLD升级失败恢复时，BMC误将其恢复至一个较老的CPLD版本，从而导致系统内部各FW出现版本不一致的问题。

在一些实施方式中，所述在BMC中存放CPLD的升级文件包括：在所述升级文件中加入读写校验机制。CPLD FW的BIN(目标)文件需要加入读写校验机制，来确保在恢复CPLD FW的过程中不会出现错误。

响应于BMC在CPLD的只写寄存器中写入数据，判断BMC是否能够对CPLD进行读写。本发明实施例采用了双重判断机制来判断CPLD是否出现故障。选用BMC和CPLD之间的IIC((Inter-Integrated Circuit，集成电路总线)通道作为第一层判断，CPLD内部设置2个寄存器，1个只读寄存器和1个只写寄存器。BMC在只写寄存器里面写入1个数值(例如0x5A)，CPLD内部将该值按位取反后存入只读寄存器(0xA5)。当CPLD正常时，BMC可以正确的对CPLD进行读写(只写寄存器写入0x5A，只读寄存器读出0xA5)，但是当CPLD升级失败出现故障后，BMC不能正常的对CPLD进行读写，此时作为CPLD出现故障的判据之一。

如果BMC和CPLD之间的IIC通道出现异常，例如IIC数据线断开或者短路，此时同样会出现读写错误，如果BMC判断CPLD状态为异常，那么BMC将会升级CPLD导致系统短时间宕机。很显然，此时故障出现了扩散，是由于某通道故障导致系统宕机。因此，需要加入第二重判断。

响应于BMC不能对CPLD进行读写，判断BMC是否检测到CPLD对GPIO的赋值信号。第二重判断采用BMC和CPLD之间的GPIO来实现，CPLD和BMC之间预留1～2个GPIO，CPLD固定对该GPIO赋值。在一些实施方式中，还包括：所述CPLD将第一值和第二值交替赋给所述GPIO。为了体现出CPLD是在赋值状态，可以采用第一值和第二值交替给GPIO赋值。例如，第一值可以是1，第二值可以是0，可以按照1、0、1、0……的顺序来对GPIO赋值。

在一些实施方式中，还包括：所述CPLD每隔相同的时间对所述GPIO进行赋值。在一些实施方式中，所述判断所述BMC是否检测到所述CPLD对GPIO的赋值信号包括：判断GPIO的值未变化的时长是否超过阈值；以及响应于于GPIO的值未变化的时长超过阈值，确定所述BMC未检测到所述CPLD对GPIO的赋值信号。为了进一步便于BMC检测，可以每隔相同的时间对GPIO进行赋值，如果GPIO的值超过预定时间还没有变化，表明CPLD可能出现故障。

如果升级CPLD出现故障导致CPLD不能启动，并且BMC的双重判据都判断CPLD出现了故障，那么此时才会启动CPLD升级线程对CPLD进行升级。

本发明实施例只需要1颗BMC芯片(存储/服务器产品标配)即可。当CPLD出现故障时，例如升级失败、出厂未烧录、错误擦除、版本错误等，BMC都可以通过其内置的CPLD FW将CPLD恢复至配套的版本。防止出现CPLD错误而导致的整机故障，并且加入了冗余机制，确保不会出现误判的场景，提升可靠性。

图2示出的是本发明提供的恢复故障CPLD的方法的实施例的流程图。如图2所示，从框101开始，接着前进到框102，在BMC中存放CPLD的升级文件；接着前进到框103，BMC在CPLD的只写寄存器中写入数据；接着前进到框104，判断BMC是否能够对CPLD进行读写，如果是，直接结束，如果否，前进到框105，判断BMC是否检测到CPLD对GPIO的赋值信号，如果是，直接结束，如果否，前进到框106，基于升级文件对CPLD进行更新，然后前进到框107结束。

需要特别指出的是，上述恢复故障CPLD的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于恢复故障CPLD的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。

基于上述目的，本发明实施例的第二个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、在BMC中存放CPLD的升级文件；S2、响应于BMC在CPLD的只写寄存器中写入数据，判断BMC是否能够对CPLD进行读写；S3、响应于BMC不能对CPLD进行读写，判断BMC是否检测到CPLD对GPIO的赋值信号；以及S4、响应于BMC没有检测到CPLD对GPIO的赋值信号，基于升级文件对CPLD进行更新。

在一些实施方式中，所述在BMC中存放CPLD的升级文件包括：在所述升级文件中加入读写校验机制。

在一些实施方式中，还包括：所述CPLD将第一值和第二值交替赋给所述GPIO。

在一些实施方式中，还包括：所述CPLD每隔相同的时间对所述GPIO进行赋值。

在一些实施方式中，所述判断所述BMC是否检测到所述CPLD对GPIO的赋值信号包括：判断GPIO的值未变化的时长是否超过阈值；以及基于GPIO的值未变化的时长超过阈值，确定所述BMC未检测到所述CPLD对GPIO的赋值信号。

如图3所示，为本发明提供的上述恢复故障CPLD的方法的一个实施例的硬件结构示意图。

以如图3所示的装置为例，在该装置中包括一个处理器301以及一个存储器302，并还可以包括：输入装置303和输出装置304。

处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接，图3中以通过总线连接为例。

存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的恢复故障CPLD的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的恢复故障CPLD的方法。

存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据恢复故障CPLD的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置303可接收输入的用户名和密码等信息。输出装置304可包括显示屏等显示设备。

一个或者多个恢复故障CPLD的方法对应的程序指令/模块存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的恢复故障CPLD的方法。

执行上述恢复故障CPLD的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，恢复故障CPLD的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种恢复故障CPLD的方法，其特征在于，包括以下步骤：

在BMC中存放CPLD的升级文件；

响应于所述BMC在所述CPLD的只写寄存器中写入数据，判断所述BMC是否能够对所述CPLD进行读写；

响应于所述BMC不能对所述CPLD进行读写，判断所述BMC是否检测到所述CPLD对GPIO的赋值信号；以及

响应于所述BMC没有检测到所述CPLD对GPIO的赋值信号，基于所述升级文件对所述CPLD进行更新。

2.根据权利要求1所述的方法，其特征在于，所述在BMC中存放CPLD的升级文件包括：

在所述升级文件中加入读写校验机制。

3.根据权利要求2所述的方法，其特征在于，还包括：

所述CPLD将第一值和第二值交替赋给所述GPIO。

4.根据权利要求3所述的方法，其特征在于，还包括：

所述CPLD每隔相同的时间对所述GPIO进行赋值。

5.根据权利要求4所述的方法，其特征在于，所述判断所述BMC是否检测到所述CPLD对GPIO的赋值信号包括：

判断GPIO的值未变化的时长是否超过阈值；以及

响应于GPIO的值未变化的时长超过阈值，确定所述BMC未检测到所述CPLD对GPIO的赋值信号。

6.一种计算机设备，其特征在于，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现以下步骤：

在BMC中存放CPLD的升级文件；

响应于所述BMC在所述CPLD的只写寄存器中写入数据，判断所述BMC是否能够对所述CPLD进行读写；

响应于所述BMC不能对所述CPLD进行读写，判断所述BMC是否检测到所述CPLD对GPIO的赋值信号；以及

响应于所述BMC没有检测到所述CPLD对GPIO的赋值信号，基于所述升级文件对所述CPLD进行更新。

7.根据权利要求6所述的计算机设备，其特征在于，所述在BMC中存放CPLD的升级文件包括：

在所述升级文件中加入读写校验机制。

8.根据权利要求7所述的计算机设备，其特征在于，步骤还包括：

所述CPLD将第一值和第二值交替赋给所述GPIO。

9.根据权利要求8所述的计算机设备，其特征在于，步骤还包括：

所述CPLD每隔相同的时间对所述GPIO进行赋值。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-5任意一项所述方法的步骤。

Images