CN111089994B - 多信道触发设备及方法 - Google Patents

Abstract

公开了一种用于使用信号分析器的设备及方法。

Description

多信道触发设备及方法

本申请涉及一种用于使用信号分析器的设备及方法。

背景技术

测量、记录、处理一个或多个信号并显示处理结果的测量仪器是本领域已知的。例如，数字示波器测量作为时间函数的信号振幅，并且将所观察到的信号的一部分显示为作为时间函数的信号振幅的曲线图。现代数字示波器可以在多个测量信道的每一者中以接近100千兆个样本/秒的速率测量信号。通常使用一组采样和保持电路对信号进行数字化，该组采样和保持电路在连续时隙中对信号进行采样。每个采样和保持电路都向高速模数转换器(ADC)馈送，所述ADC转换器将其输出存储在被分配给该ADC的高速存储器组中。

一次只能显示该记录数据的一小部分。另外，只有一小部分的记录数据通常包含用户感兴趣的数据。因此，某种形式的触发通常用于定义要显示的感兴趣的测量的开始。在许多情况下，用户试图将满足某个特定标准的区域中的信号可视化。感兴趣的标准可能是复杂的模式。例如，用户可能希望检查在具有指定脉冲宽度的三个脉冲之后的区域中的信号。因此，触发器必须能够检测三个脉冲的发生。

如上所述，现有技术的数据采集系统通常具有输入其中的多个信道。在分析复杂系统时，通常需要比较许多数据流。每个数据流都被输入到数据采集装置的不同信道。已经提出了多种触发方案，其中为每个信道提供触发处理器并且在OR电路中组合不同触发输出的结果以产生用于发信号通知开始记录各种信道的触发信号。然而，一旦触发了波形的记录，记录就不依赖于随后获得的触发信息而进行。因此，示波器为各种信道显示的信息是为示波器的每个信道记录的所有信号的某种形式的平均值。这种平均值可以隐藏感兴趣的关键特征。

发明内容

本发明包括一种用于使用信号分析器的设备及方法。所述设备包括具有第一多个输入信道的输入端口。所述输入端口从所述第一多个输入信道中的每一者产生数字数据流。所述设备还包括触发组，所述触发组具有第二多个触发处理器，每个触发处理器接收从所述数字数据流中选择的数字数据流，并从所述数字数据流中产生具有多个可能值中的一者的触发输出。触发组合器接收所述触发输出中的每一者并在组合触发输出满足预定标准时产生触发信号。控制器将所述数字数据流复制到存储器，并响应于所述触发组合器产生所述触发信号而将所述触发处理器输出复制到所述存储器。

在本发明的一方面中，所述数字数据流中的一者被输入到所述触发处理器中为不同的预定标准产生触发信号的两个触发处理器。

在本发明的另一方面中，所述控制器响应于来自所述设备的用户的输入而对所述触发处理器中的至少一者进行编程。

在本发明的另一方面中，在所述触发组合器产生所述触发信号之后，针对所述数字流的预定数量的样本，所述触发处理器输出与所述数字数据流一起被复制到所述存储器。

在本发明的另一方面中，所述触发处理器中的一者包括有限状态机(FSM)。

在本发明的另一方面中，所述FSM具有两个以上的报告状态。

在本发明的另一方面中，所述触发组合器包括FSM，所述FSM由所述控制器响应来自所述设备的用户的输入而编程。

在本发明的另一方面中，所述设备还包括多个显示缓冲器，所述多个显示缓冲器中的一个对应于所述触发处理器中的每一者。

在本发明的另一方面中，所述设备包括与所述触发处理器中在彼此的预定时间内产生预定触发输出的两个触发处理器相对应的显示缓冲器。

在本发明的另一方面中，所述控制器将由所述触发处理器中的每一者处理的所述数字数据流与和当所述触发组合器产生所述触发信号时激发的触发处理器相对应的显示缓冲器中的数据进行组合。

在本发明的另一方面中，所述显示缓冲器中的每一者包括由索引进行索引的有序存储器位置序列，所述索引由所述触发组合器产生所述触发信号之后的样本计数来确定。

在本发明的另一方面中，所述显示缓冲器包括与在所述触发组合器产生所述触发信号之前接收的样本相对应的位置。

在本发明的另一方面中，所述数字数据流中的每一者包括有序样本序列，并且所述存储器包括多个循环缓冲器，所述多个循环缓冲器中的一者对应于所述数字数据流中的每一者。所述循环缓冲器中的每一者由所述数字数据流中的每一者的最旧样本表征，所述数字数据流的每个样本在所述循环缓冲器中替换最旧条目。

在本发明的另一方面中，所述控制器响应于用户输入而显示所述显示缓冲器。

在本发明的另一方面中，所述控制器变换所述显示缓冲器中的数据并显示变换后的数据。

本发明还包括一种用于操作具有多个输入信道的信号分析器的方法，每个输入信道产生数字数据流。所述方法包括提供多个触发处理器，每个触发处理器接收所述数字数据流中的一者，并从所述数字数据流中产生具有多个可能值中的一者的触发输出；组合所述触发输出并确定组合的触发输出是否满足预定标准。所述方法还包括如果满足所述预定标准，则将所述数字数据流复制到存储器并将所述触发处理器输出复制到所述存储器。

本申请包括以下实施方案：

1.一种设备，其包括：

第一多个输入信道，所述第一多个输入信道中的每一者产生数字数据流；

触发组，其包括第二多个触发处理器，所述第二多个触发处理器中的每一者接收从所述数字数据流中选择的数字数据流，并从所述数字数据流中产生具有多个可能值中的一者的触发输出；

触发组合器，其接收所述触发输出中的每一者并在所述触发输出满足预定标准时产生触发信号；和

控制器，其将所述数字数据流复制到存储器，并响应于所述触发组合器产生所述触发信号而将所述触发处理器输出复制到所述存储器。

2.条款1的设备，其中所述数字数据流中的一者被输入到所述第二多个触发处理器中为不同的预定标准产生触发信号的两个第二触发处理器。

3.条款1的设备，其中所述控制器响应于来自所述设备的用户的输入而对所述第二多个触发处理器中的至少一者进行编程。

4.条款1的设备，其中在所述触发组合器产生所述触发信号之后，针对所述数字流的预定数量的样本，所述触发处理器输出与所述数字数据流一起被复制到所述存储器。

5.条款1的设备，其中所述第二多个触发处理器中的一者包括FSM。

6.条款5的设备，其中所述FSM具有两个以上的报告状态。

7.条款1的设备，其中所述触发组合器包括FSM，所述FSM由所述控制器响应来自所述设备的用户的输入而编程。

8.条款1的设备，其还包括多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述第二多个触发处理器中的每一者。

9.条款8的设备，其还包括另一个显示缓冲器，所述另一个显示缓冲器对应于多个所述第二触发处理器中在彼此的预定时间内产生预定触发输出的两个第二触发处理器。

10.条款8的设备，其中所述控制器将由所述第二多个触发处理器中的每一者处理的所述数字数据流与和所述第二显示缓冲器中在所述触发组合器产生所述触发信号时激发的所述一个第二触发处理器相对应的所述显示缓冲器中的数据流进行组合。

11.条款10的设备，其中所述多个显示缓冲器中的每一者包括由索引进行索引的有序存储器位置序列，所述索引由所述触发组合器产生所述触发信号之后的样本计数来确定。

12.条款10的设备，其中所述多个显示缓冲器包括与在所述触发组合器产生所述触发信号之前接收的样本相对应的位置。

13.条款1的设备，其中每个数字数据流包括有序样本序列，并且所述存储器包括多个循环缓冲器，所述多个循环缓冲器中的一者对应于所述数字数据流中的每一者，所述多个循环缓冲器中的每一者由最旧样本表征，所述数字数据流中的每一者的每个样本在所述多个循环缓冲器中的一个相应循环缓冲器中替换所述最旧样本。

14.条款10的设备，其中所述控制器响应于用户输入而显示所述显示缓冲器。

15.条款10的设备，其中所述控制器变换所述显示缓冲器中的数据并显示变换后的数据。

16.一种用于操作具有多个输入信道的信号分析器的方法，每个输入信道产生数字数据流，所述方法包括：

提供多个触发处理器，每个触发处理器接收所述数字数据流中的一者，并从所述数字数据流中产生具有多个可能值中的一者的触发输出；

确定所述触发输出是否满足预定标准；以及

如果满足所述预定标准，则将所述数字数据流复制到存储器并将所述触发处理器输出复制到所述存储器。

17.条款16的方法，其还包括：

提供多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述触发处理器中的每一者；以及

将由所述多个触发处理器中的每一者处理的所述数字数据流与和当满足所述预定标准时产生预定触发输出的所述触发处理器相对应的所述显示缓冲器中的数据进行组合。

在本发明的另一方面中，所述方法还包括提供多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述触发处理器中的每一者；以及将由所述触发处理器中的每一者处理的所述数字数据流与和当满足所述预定标准时产生预定触发输出的所述触发处理器相对应的所述显示缓冲器中的数据进行组合。

附图说明

图1示出了根据本发明的多触发示波器的实施方案。

图2示出了与图1中针对三个不同触发器所示的实施方案的信道12相对应的三个显示器。

图3A和图3B示出了在时刻T产生触发的波形以及用于其中仅存储触发点之后的样本的系统的所得存储信道样本。

具体实施方式

参考具有多个输入信道的示波器，可以更容易地理解本发明提供其优点的方式。在现有技术系统中，信道中的一者或多者将被输入到实时触发(RTT)电路。在具有多个RTT的多个信道的情况下，RTT的结果被输入到诸如OR电路的触发组合器以产生触发信号，所述触发信号用于触发将各种信道记录到存储器缓冲器中。然后存储器缓冲器的内容被添加到显示缓冲器中或经受辅助模式触发器以确定是否要将内容添加到显示缓冲器中。一旦发生了记录的触发，就会忽略各种RTT的输出，直到记录完成为止。

通常，用户希望查看满足触发标准的大量迹线的平均值。存储满足大量对触发器触发的所有迹线所需的存储器过多，因此，为每个信道留出较小的显示缓冲器。在发生触发时，每个信道的数字化样本值被添加到该信道的缓冲器中的相应位置，并且显示缓冲器。实际上，这是通过设置具有初始设置为零的多个单元的显示阵列来实现的。对每个单元进行索引，使得阵列中索引I处的位置对应于时刻T+I的采样电压，其中T是触发时刻。对于每个触发事件，来自信道的记录值被添加到阵列中。然后在观察到多个触发事件后向用户显示阵列。如果信道是触发信道，则显示器类似于常规单信道示波器的显示器。如果产生被输入到各个信道的信号的电路受到重复信号的刺激，则其他信道的显示器也将提供有助于用户调试电路的模式。

考虑多信道触发方案，其中多个信道可以产生单独的触发信号，然后在OR门中组合所述触发信号以产生用于开始记录的触发信号。触发信号相对于各个信道中的感兴趣信号的时序可以根据实际产生单独触发信号的信道而显著不同。考虑如下触发方案：在三信道示波器的信道1或信道2中检测到“欠幅脉冲”时开始记录。出于本讨论的目的，“欠幅脉冲”是未获得超过某个预定值的高度的小峰值。如果在信号中的不同时刻出现欠幅脉冲，则即使在第三信道中存在感兴趣结构，第三信道中的信号特征的时序也可能显著不同。因此，第三信道的显示器可以包含彼此偏离一定的时间延迟的两个信号。结果，组合显示器可能表现出难以解释的复杂性。

RTT电路的改进可以提供对用户有用的信息，而不仅仅是触发示波器。可以将RTT视为特征检测器，当受监视信号具有所需特征时，所述特征检测器被触发。在常规的触发方案中，一旦感兴趣特征触发示波器的记录，就忽略记录期间RTT的输出。本发明的一方面是基于如下观察：RTT可以被视为信号分析器，其报告何时在已经记录的信号中检测到一个或多个感兴趣特征。该特征分析可以用于显示记录的信道数据的子集，并提供有关数据结构的有用见解。

现在参考图1，其示出了根据本发明的多触发示波器的实施方案。示波器10具有多个输入信道。示例性输入信道在11至13处示出。每个输入信道接收模拟信号，并且利用信道中所包括的一个或多个ADC将该信号转换为数字数据流。每个信道都具有一个或多个ADC，者具体取决于示波器的速度。利用一组ADC以非常高的速率对输入信号进行数字化的高速信道是本领域已知的，因此这里不再进一步讨论。注意，信道中的每一者中的ADC在时钟27的每个时钟循环产生一个数字值就足够了。

每个信道的数字数据流被输入到输入分配网络14，所述输入分配网络将各种数据流路由到一组触发处理器20。示例性触发处理器在21至23处示出。输入分配网络14还将各种数字流复制到存储器26。

每个触发处理器接收一个输入数字数据流。一些输入数字数据流可以输入到一个以上的触发处理器，并且一些数字数据流可以不被路由到任何触发处理器。数字数据流精确分配到触发处理器是由输入分配网络14控制的，所述输入分配网络的连接由控制器17响应来自用户的命令而控制。为了简化附图，控制器17与输入分配网络14之间的连接已从图中省略。

每个触发处理器是RTT处理器，所述RTT处理器将被输入至其中的数字数据流与模式匹配。响应于来自用户的输入，控制器17可以将模式固定或下载到该触发处理器。同样，为了简化附图，控制器17与触发处理器组20之间的连接已从图中省略。当触发处理器发现与其正在寻找的模式匹配时，触发处理器将被称为已激发。

通常，根据本发明的触发处理器在时钟27的每个循环接收一个输入数据流值，并且输出可能的多个触发输出中的一者。在最简单的情况下，触发处理器产生二进制输出，即，触发或不触发。例如，触发处理器可以仅仅将输入数据流值与固定阈值进行比较，并且如果输入值大于该阈值，则激发触发处理器。在另一个例子中，如果先前输入值小于阈值并且当前输入值大于该值，则触发处理器可以触发。

触发处理器也可以是可编程FSM。对于该应用，FSM被定义为在任何给定时刻可以处于有限数量状态中的一者的硬件装置。FSM接收从固定的第一个“字母”字符开始的字符序列形式的输入，并且基于在时钟的每一步接收的输入从其当前状态移动到下一个状态。当FSM到达其下一状态时，如果状态是“报告状态”，则FSM报告该状态的标识。在当前背景中使用时，如果下一个状态不是报告状态，则FSM报告“非报告状态”。因此，输出是从第二固定字母开始的多个输出值中的一者。基于FSM的触发系统是本领域已知的。在2016年2月23日授权的美国专利9,268,321中教导了一种这样的系统，所述专利的全部内容通过引用结合于此。

尽管直接在数字数据流上操作的FSM是可能的，但是如果可能的输入数据值的数量很大，则实施此类FSM所需的存储器可能非常大。实施FSM所需的存储器大约是输入字母中的不同字符数乘以状态数。如果输入字母是通过用ADC将模拟信号数字化而获得的数字值，则存储器需求可能很大。因此，有利的是将输入流转换为具有比输入值更少的可能状态的一组符号，然后根据较小的输入字母来定义FSM。例如，通过将每个符号分配给一系列输入值，可以将输入数据流转换为具有三个或四个值的一串符号。

可以由正则表达式表示的任何触发器模式都可以在FSM中实施。在上述专利申请中详细讨论了许多不同触发序列的FSM，因此这里不再详细讨论。

最终触发判定由触发组合器25基于由控制器17提供的程序而做出。最简单形式的组合器是OR电路，如果任何触发处理器都产生触发信号，则所述OR电路仅仅产生触发信号。然而，可以利用更复杂的触发组合器。例如，可以设置触发组合器以寻找其中信道1上的一个模式触发器和信道2上的第二模式触发器以预定序列和在编程时间窗口内激发的情况。在本发明的一方面，触发组合器25评估为各种输出定义的逻辑表达式以实现触发判定。例如，在如果信道中的两者具有欠幅脉冲将产生触发的上述例子中，如果来自所讨论的信道的两个输入是报告指示检测到欠幅脉冲的符号，则触发组合器25将产生触发。

在更复杂的实施方案中，触发组合器25可以被实施为FSM，所述FSM的输入是包括各种触发处理器的输出的多位“字符”。例如，如果触发处理器中的每一者产生触发-无触发的二元判定，则触发组合器25的输入可以被视为N位字或“字符”，其中每一位表示触发处理器中的一个相应触发处理器的输出。

在本发明的一方面，触发组合器25还在每个时钟循环存储单独触发处理器的输出。单独触发处理器的输出将被称为元数据。元数据也被存储在存储器26中。应注意，与数据输入到示波器的速率相比，预期触发处理器相对较少地激发。因此，元数据可以按记录序列存储，所述记录指定在给定时钟循环激发哪个触发处理器。元数据可以识别由于一个触发器的动作而记录的样本，或者如果触发了多个触发器，则可以识别针对每个样本激发哪个触发器。

尽管在图1中所示的实施方案中，元数据的存储被分配给触发组合器，但是也可以构造其中单独触发处理器将它们的输出直接存储在存储器26中的实施方案。将在下面更详细地讨论在其中在显示存储在存储器26中的信道数据期间使用该数据的方式。

当触发组合器25产生触发信号时，预定数量的后续数字化信道样本及其对应的元数据被存储在存储器26中。在一个实施方案中，预定数量的先前样本及其对应的元数据也被存储在存储器26中。在该实施方案中，存储器26被组织为循环缓冲器。当每个信道样本被数字化时，数字化值与由触发处理器产生的元数据一起存储在下一个可用位置的存储器中。因为缓冲器是循环的，所以每次存储一组新的数据值时，最旧数据都会丢失。当产生触发信号时，在经过预定数量的时钟循环之后终止该连续存储过程。这使得在触发信号之前的数据与产生触发信号之后的预定数量的样本一起在缓冲器中未被覆盖。这种布置允许用户不仅可以看到从触发点开始的信号，还可以看到刚好在触发点之前的信号。

在本发明的一方面，本发明显示所记录数据的方式取决于在触发组合器产生触发信号时记录的元数据。考虑触发组合器是OR电路的情况。触发示波器的事件的元数据包含在触发事件时激发的触发处理器的标识。因为控制器包含关于哪个信道连接到该触发处理器的信息，所以也会存储触发示波器的特定信道。

在常规的示波器中，显示器18将按每个信道包含一个窗口。例如，窗口有效地累积在示波器被触发时记录的来自该信道的所有信号的平均值。如果一个信道上只有一个触发器，则如果信道中的信号彼此相关，则其他信道上的显示器将预期“有意义”。在任何信道都可以触发记录的情况下，即使信道紧密相关，特定信道的结果也可以包含多个信号类型的平均值，每个信号类型对应于被触发的不同信道并且与当另一个信道是触发源时获得的波形显著不同。

本发明通过为每个信道提供多个显示窗口来克服这个问题，每个显示窗口对应于提供触发的不同触发处理器。因为触发处理器连接到特定信道，所以这相当于为信道/触发发生器的每个组合提供不同的显示窗口。

现在参考图2，其示出了与图1中针对三个不同触发器所示的实施方案的信道12相对应的三个显示器。在该例子中，显示器31对应于当触发处理器21激发时的信道信号，显示器32对应于当触发处理器22激发时的信道12信号，并且显示器33对应于当触发处理器23激发时的信道12信号。如果显示器没有被触发处理器分离，则所得显示器将是显示器31至33的叠加，这将更加难以解释。

如上所述，在本发明的一方面，用于存储来自信道的数字化样本的缓冲器是循环缓冲器，其中每次新的一组数字信道样本到达时，新样本在缓冲器中替换最旧样本。当触发组合器25产生触发信号时，将固定数量的其他样本存储在缓冲器中。产生在触发信号后存储的样本数小于缓冲器的容量。因此，当在存储固定数量的样本之后存储停止时，仍然存在与触发时刻之前的信道值相对应的样本。

通过在触发之前添加样本以及在触发之后添加样本来更新信道/触发的显示缓冲器。这允许用户查看触发点之前的一个信道中的平均波形以及触发点之后的波形。现在参考图3A和图3B，其示出了在时刻T产生触发的波形以及用于其中仅存储触发点之后的样本的系统的所得存储信道样本。产生触发的波形如图3A中的41所示。出于该例子的目的，触发处理器被配置为在脉冲达到其最大值并且降低到某个预定水平之后触发正向脉冲。因此，触发信号在时刻T产生。图3B示出了存储在其中仅存储触发点之后的样本的系统中的来自信道的样本。相反，在使用循环缓冲器的实施方案中，可以查看如41所示的整个波形。在本发明的一方面，控制器17响应于来自用户的输入而设置在触发组合器25产生触发信号之后存储的数据量。

即使在单个信道的情况下也使用多个触发处理器提供了显著优点。考虑将单个信道信号路由到两个触发处理器。通过两个处理器，示波器可以同时收集两种不同波形的数据，因此减少在要记录的波形之间的示波器死区时间。产生激活记录的触发信号的一个或多个特定触发器与元数据一起存储。因此，可以同时收集两个波形的数据，从而提高示波器的吞吐量。

另外，可以为由在某个时间间隔内的多个触发器表征的事件提供显示。考虑信道1被路由到两个不同触发处理器的简单情况。任一触发处理器都可以产生触发信号。如上所述，触发处理器的标识与元数据一起存储。然而，在记录样本时继续存储元数据。因此，可以使由触发处理器1产生的触发信号开始记录，在此期间触发处理器2也激发。因为记录已在进行中，所以这不会产生新的记录会话。然而，在记录过程期间存储元数据的同时记录触发处理器2激发的事实。在本发明的一方面，将附加的显示窗口分配给信道1，以允许波形与在记录窗口内激发的多个触发器相关联。例如，可以为来自信道1的波形提供单独的显示缓冲器，在触发处理器1激发随后触发处理器2在预定时间间隔内激发时记录所述波形。类似地，可以为来自信道1的波形提供单独的显示缓冲器，在触发处理器2激发随后触发处理器1在预定时间间隔内激发时记录所述波形。

元数据还可以提供对各种信道上遇到的波形的有用见解。如上所述，在触发发生之后继续记录元数据。控制器可以按类似于维护用于显示来自各种信道的信号值的缓冲器的方式为元数据维护单独的缓冲器。单独触发器的统计函数可以用于理解在各种信道中遇到的信号形式。例如，可以提供作为触发器的函数的触发频率的显示。在另一个例子中，可以根据来自触发组合器的触发信号与特定触发器激发的时间之间的延迟时间来提供每个触发的频率分布。

尽管本发明的上述实施方案涉及示波器的改进，但是本发明也可以用作诸如信号分析器之类的其他装置的触发系统。在此类装置中，上面讨论的“显示缓冲器”的内容可以用作信号处理电路的输入，所述信号处理电路变换显示缓冲器的内容以获得关于信号的其他信息，诸如存储在显示缓冲器中的信号的频谱内容。在其他实施方案中，可以变换来自信道的单独信号，然后将其添加到显示缓冲器。示波器可以被视为多信道信号分析仪的一种特殊情况，因为示波器提供的处理对选定信号进行平均化并显示平均信号。因此，术语“信号分析器”被定义为包括示波器。

已经提供了本发明的上述实施方案以示出本发明的各个方面。然而，应当理解，在不同的具体实施方案中示出的本发明的不同方面可以被组合以提供本发明的其他实施方案。另外，根据前面的描述和附图，对本发明的各种修改将变得显而易见。因此，本发明仅受所附权利要求书的范围限制。

Claims (10)

1.一种多信道触发设备，其包括：

多个第一输入信道，所述多个第一输入信道中的每一者产生数字数据流，所述数字数据流包含数字值的序列；

触发组，其包括多个第二触发处理器，所述多个第二触发处理器中的每一者接收从所述数字数据流中选择的数字数据流，并从所述数字数据流中的一者产生具有多个可能值中的一者的触发输出，对于所述触发处理器接收的数字数据流中的每个数字值产生一个触发处理器输出；

触发组合器，其接收所述触发输出中的每一者并在所述触发输出满足预定标准时产生触发信号；和

控制器，其将所述数字数据流复制到存储器，并响应于所述触发组合器产生所述触发信号而将对应于所述数字数据流的触发处理器输出复制到所述存储器。

2.根据权利要求1所述的多信道触发设备，其中所述数字数据流中的一者被输入到所述多个第二触发处理器中为不同的预定标准产生触发信号的两个第二触发处理器。

3.根据权利要求1所述的多信道触发设备，其中所述控制器响应于来自所述设备的用户的输入而对所述多个第二触发处理器中的至少一者进行编程。

4.根据权利要求1所述的多信道触发设备，其中所述多个第二触发处理器中的一者包括具有两个以上报告状态的FSM。

5.根据权利要求1所述的多信道触发设备，其中所述触发组合器包括FSM，所述FSM由所述控制器响应来自所述设备的用户的输入而编程。

6.根据权利要求1所述的多信道触发设备，其中所述控制器包括多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述多个第二触发处理器中的每一者，而另一个显示缓冲器对应于所述多个第二触发处理器中在彼此的预定时间内产生预定触发输出的两个第二触发处理器。

7.根据权利要求1所述的多信道触发设备，其中所述控制器包括多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述多个第二触发处理器中的每一者，其中所述控制器将由所述多个第二触发处理器中的每一者处理的所述数字数据流与显示缓冲器中的数据进行组合，所述显示缓冲器中的数据是与所述多个第二触发处理器中在所述触发组合器产生所述触发信号时激发的一个第二触发处理器相对应的显示缓冲器中的数据。

8.根据权利要求1所述的多信道触发设备，其中每个数字数据流包括有序样本序列，并且所述存储器包括多个循环缓冲器，所述多个循环缓冲器中的一者对应于所述数字数据流中的每一者，所述多个循环缓冲器中的每一者由最旧样本表征，所述数字数据流中的每一者的每个样本在所述多个循环缓冲器中的一个相应循环缓冲器中替换所述最旧样本。

9.一种用于操作具有多个输入信道的信号分析器的方法，每个输入信道产生数字数据流，所述数字数据流包含数字值的序列，所述方法包括：

提供多个触发处理器，每个触发处理器接收所述数字数据流中的一者，并从所述数字数据流中产生具有多个可能值中的一者的触发输出，对于所述触发处理器接收的数字数据流中的每个数字值产生一个触发处理器输出；

确定所述触发输出是否满足预定标准；以及

如果满足所述预定标准，则将所述数字数据流复制到存储器并将从所述数字数据流产生的触发处理器输出复制到所述存储器。

10.根据权利要求9所述的方法，其还包括：

提供多个显示缓冲器，所述多个显示缓冲器中的一者对应于所述触发处理器中的每一者；以及

将由所述多个触发处理器中的每一者处理的所述数字数据流与和当满足所述预定标准时产生预定触发输出的所述触发处理器相对应的所述显示缓冲器中的数据进行组合。