CN111083401A - Cis芯片动态坏点处理方法及系统 - Google Patents

Cis芯片动态坏点处理方法及系统 Download PDF

Info

Publication number
CN111083401A
CN111083401A CN201911323990.1A CN201911323990A CN111083401A CN 111083401 A CN111083401 A CN 111083401A CN 201911323990 A CN201911323990 A CN 201911323990A CN 111083401 A CN111083401 A CN 111083401A
Authority
CN
China
Prior art keywords
center
pixel
ship
matrix
dead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911323990.1A
Other languages
English (en)
Inventor
胡兵
黄昊
姜洪霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI FEIGEEN MICROELECTRONICS TECHNOLOGY Co.,Ltd.
Original Assignee
Shanghai Feigeen Microelectronics Technology Co ltd
Chengdu Finger Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feigeen Microelectronics Technology Co ltd, Chengdu Finger Microelectronic Technology Co ltd filed Critical Shanghai Feigeen Microelectronics Technology Co ltd
Priority to CN201911323990.1A priority Critical patent/CN111083401A/zh
Publication of CN111083401A publication Critical patent/CN111083401A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种CIS芯片动态坏点处理方法及系统，该方法包括：以一个像素点为中心形成矩阵像素阵列，该像素点为G中心；令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax‑Gmin；判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；如G中心为坏点，令G中心＝G矫正；对图像中的其它的每一像素点都重复上述步骤进行处理。本发明处理速度快、硬件资源消耗小，适合CIS芯片集成。

Description

CIS芯片动态坏点处理方法及系统
技术领域
本发明属于生物特征识别领域，具体涉及一种CIS芯片动态坏点处理方法及CIS芯片动态坏点处理系统。
背景技术
由于CIS芯片上Pixel阵列存在工艺偏差及缺陷，因此会造成pixel上部分像素显示错误，这些有缺陷的Pixel点即为图像坏点(Badpixel)。对于不同工艺、不同厂家，尤其对于一些低成本、消费类的sensor来说，坏点数会在长时间、高温环境下变得越来越多，严重影响到了sensor产品的使用效果、使用寿命。
引起坏点的原因：①工艺方面：Foundry工艺能力、制造过程中灰尘等因素；长时间、高温引起的管子老化。②噪声：增益增大，温度升高等。
坏点分类：①静态坏点：sensor制造产生的坏点，不随时间、增益等改变。②动态坏点：因增益、温度变化而引起的坏点，可恢复正常。
静态坏点矫正一般在传感器或者模组产线上进行标定，并将坏点位置信息写入OTP(OneTimeProgrammable)，由客户读出静态坏点位置并矫正。
相比静态坏点，动态坏点的检测及修复重要很多，现有的动态坏点的处理方法有梯度百分比、手动配置阈值等DPC算法，现有的对动态坏点的检测和修正DPC(DefectPixelCorrection)算法复杂、处理速度慢、硬件资源消耗大，由于生物特征识别用的CIS芯片集成体积小，用户体验要求块(如OLED屏下指纹识别)，因此现有的不适合动态坏点的检测和修正方法不适合用于生物特征识别领域的CIS芯片集成。
发明内容
针对上述缺陷，一方面，本发明提供一种CIS芯片动态坏点处理方法，该CIS芯片动态坏点处理方法采用均值、自动调节阈值、中值滤波的算法实现CIS芯片的DPC(DefectPixelCorrection)处理，算法简单、处理速度快、硬件资源消耗小，适合CIS芯片集成。
一种CIS芯片动态坏点处理方法，该方法包括：
以一个像素点为中心形成矩阵像素阵列，该像素点为待检测是否为坏点的像素点，该像素点为G中心；
令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin；
判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；
如G中心为坏点，令G中心＝G矫正；
对图像中的其它的每一像素点都重复上述步骤进行处理。
本发明CIS芯片动态坏点处理方法采用均值、自动调节阈值实现CIS芯片的DPC(DefectPixelCorrection)处理，算法简单、处理速度快、硬件资源消耗小，适合CIS芯片集成。
优选地，所述矩阵像素阵列为3*3像素阵列。
优选地，所述矩阵像素阵列为5*5像素阵列。
优选地，所述G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
本发明在采用均值、自动调节阈值的基础上，进一步采用中值滤波的算法实现CIS芯片的DPC(DefectPixelCorrection)处理，算法简单、处理速度快、硬件资源消耗小，适合CIS芯片集成。
另一方面，本发明还提供一种CIS芯片动态坏点处理系统。
本发明中，该CIS芯片动态坏点处理系统采用均值、自动调节阈值、中值滤波的算法实现CIS芯片的DPC(DefectPixelCorrection)处理，算法简单、处理速度快、硬件资源消耗小，适合CIS芯片集成。
技术方案是：一种CIS芯片动态坏点处理系统，该CIS芯片动态坏点处理系统包括：
取点模块，以一个像素点为中心形成矩阵像素阵列，该像素点为待检测是否为坏点的像素点，该像素点为G中心；
计算模块，令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin；
坏点判断模块，判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；
坏点处理模块，如G中心为坏点，令G中心＝G矫。
优选地，所述G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
与现有技术相比，本发明的有益效果在于：
本发明采用均值、自动调节阈值、中值滤波的算法实现CIS芯片的DPC(DefectPixelCorrection)处理，算法简单、处理速度快、硬件资源消耗小，适合CIS芯片集成。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明流程示意图；
图2是本发明像素阵列3x3示意图；
图3是本发明像素阵列5x5示意图；
图4是原始图像；
图5是采用本发明方法处理后的图像。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
作为一种常见的应用场景，本申请实施例提供的CIS芯片动态坏点处理方法可以应用在智能手机、平板电脑以及其他具有显示屏的移动终端或者其他终端设备，特别是作为生物特别识别的图像处理，本申请实施例的技术方案可以用于生物特征识别技术。其中，生物特征识别技术包括但不限于指纹识别、掌纹识别、虹膜识别、人脸识别以及活体识别等识别技术。
图1为本发明提供的一种CIS芯片动态坏点处理方法的流程示意图，本方法对CIS芯片所采集的图像进行动态坏点检测和矫正，包括以下步骤(下面的步骤是以处理1个位于矩阵中心的像素点为例(像素点像素为G中心)，只要对图像中的每一点都重复以下步骤就可以得到一个处理后的图像，每一点处理时与相邻像素点形成矩阵，该点位于该矩阵的中心)：
步骤S100:以一个像素点为中心形成矩阵像素阵列，该像素点为G中心。
图2示出了取点的一个示例(矩阵为3*3阵列)，假设中心像素点G中心为G5(该像素点为被检测点),周围的像素点分别为G1、G2、G3、G4、G6、G7、G8、G9,编号排列为以中心像素点为G5为中心，从上到下横向编排。
图3示出了取点的一个示例(矩阵为5*5阵列)，假设中心像素点G中心为G13(该像素点为被检测点),周围的像素点分别为G1、G2、G3、G4、G5、G6、G7、G8、G9、G10、G11、G12、G14、G15、G16、G17、G18、G19、G20、G21、G22、G23、G24、G25,编号排列为以中心像素点为G13为中心，从上到下横向编排。
步骤S110：令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin。
以图2的矩阵为示例，Gmax是3*3图像阵列9个像素中的最大值，Gmin是3*3阵列9个像素中的最小值，GAvg为3*3阵列中除去中心点G5、Gmax、Gmin外，剩余的6个点的平均值,Gdif＝Gmax-Gmin。
以图3的矩阵为示例，Gmax是5*5图像阵列25个像素中的最大值，Gmin是5*5阵列25个像素中的最小值，GAvg为5*5阵列中除去中心点G13、Gmax、Gmin外，剩余的22个点的平均值,Gdif＝Gmax-Gmin。
步骤S120：判断G中心是否为坏点，如果是则进入S130，否则进入步骤S140。
本步骤中，G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点，需要矫正，否则则为正常点，不需要矫正。
以图2的矩阵为示例，如果G5>GAvg+Gdif或G5<GAvg+Gdif，则G5为坏点，需要矫正，否则则为正常点，不需要矫正。
以图3的矩阵为示例，如果G13>GAvg+Gdif或G13<GAvg+Gdif，则G13为坏点，需要矫正，否则则为正常点，不需要矫正。
步骤S130：令G中心＝G矫正，G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
以图2的矩阵为示例，将去除G5、Gmax和Gmin外，剩余的6个点进行排序，并对中间大小的两个点求均值，该均值即为矫正值，G5＝G矫正。
以图3的矩阵为示例，将去除G13、Gmax和Gmin外，剩余的22个点进行排序，并对中间大小的两个点求均值，该均值即为矫正值，G13＝G矫正。
步骤S140：对图像中的其它的每一像素点都重复上述步骤进行处理。
基于上述方法，本发明还提供一种CIS芯片动态坏点处理，该系统包括取点模块、计算模块、坏点判断模块和坏点处理模块。
取点模块，以一个像素点为中心形成矩阵像素阵列，该像素点为待检测是否为坏点的像素点，该像素点为G中心；
计算模块，令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin；
坏点判断模块，判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；
坏点处理模块，如G中心为坏点，令G中心＝G矫，G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
图4为处理前的效果(其中圆圈标识的为由动态坏点造成的瑕疵点)，图5为采用本发明的方法处理后的效果。从处理结果对比可明显看到，经过本发明的坏点检测、矫正处理后，坏点得以显著消除，且算法简单、处理速度快、硬件资源消耗小，因此适合CIS芯片集成。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种CIS芯片动态坏点处理方法，该方法包括：
以一个像素点为中心形成矩阵像素阵列，该像素点为待检测是否为坏点的像素点，该像素点为G中心；
令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin；
判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；
如G中心为坏点，如G中心为坏点，令G中心＝G矫正；
对图像中的其它的每一像素点都重复上述步骤进行处理。
2.根据权利要求1所述的CIS芯片动态坏点处理方法，其特征在于：所述矩阵像素阵列为3*3像素阵列。
3.根据权利要求1所述的CIS芯片动态坏点处理方法，其特征在于：所述矩阵像素阵列为5*5像素阵列。
4.根据权利要求1-3任一所述的CIS芯片动态坏点处理方法，其特征在于：所述G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
5.一种CIS芯片动态坏点处理系统，其特征在于该CIS芯片动态坏点处理系统包括：
取点模块，以一个像素点为中心形成矩阵像素阵列，该像素点为待检测是否为坏点的像素点，该像素点为G中心；
计算模块，令Gmax为矩阵中的所有像素点的像素中的最大值，Gmin为矩阵中的所有像素点的像素中的最小值，GAvg为矩阵中去除G中心、Gmax和Gmin外剩余点的平均值，Gdif＝Gmax-Gmin；
坏点判断模块，判断G中心是否为坏点，若G中心>GAvg+Gdif或G中心<GAvg+Gdif，则G中心为坏点；
坏点处理模块，如G中心为坏点，令G中心＝G矫。
6.根据权利要求5所述的CIS芯片动态坏点处理系统，其特征在于：所述G矫正为去除G中心Gmax、和Gmin外剩余点进行数值大小排序后的中间两个点的均值。
CN201911323990.1A 2019-12-20 2019-12-20 Cis芯片动态坏点处理方法及系统 Pending CN111083401A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911323990.1A CN111083401A (zh) 2019-12-20 2019-12-20 Cis芯片动态坏点处理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911323990.1A CN111083401A (zh) 2019-12-20 2019-12-20 Cis芯片动态坏点处理方法及系统

Publications (1)

Publication Number Publication Date
CN111083401A true CN111083401A (zh) 2020-04-28

Family

ID=70316144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911323990.1A Pending CN111083401A (zh) 2019-12-20 2019-12-20 Cis芯片动态坏点处理方法及系统

Country Status (1)

Country Link
CN (1) CN111083401A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113221841A (zh) * 2021-06-02 2021-08-06 云知声（上海）智能科技有限公司 一种人脸检测和跟踪的方法、装置、电子设备和存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648127B1 (ko) * 2005-06-29 2006-11-24 엠텍비젼 주식회사 불량화소 처리 장치
KR101243363B1 (ko) * 2010-11-12 2013-03-13 에스케이하이닉스 주식회사 불량픽셀 제거 장치 및 방법
CN103475828A (zh) * 2013-10-10 2013-12-25 旗瀚科技有限公司 一种图像坏点校正方法及图像传感器
TW201419853A (zh) * 2012-11-09 2014-05-16 Ind Tech Res Inst 影像處理器及其影像壞點偵測方法
CN105430385A (zh) * 2015-12-14 2016-03-23 上海富瀚微电子股份有限公司 一种图像传感器坏点检测和校正的方法及装置
CN107016669A (zh) * 2017-03-27 2017-08-04 福州瑞芯微电子股份有限公司 一种图像坏点检测方法和装置
CN107948634A (zh) * 2017-11-22 2018-04-20 深圳开阳电子股份有限公司 一种图像坏点检测方法、装置和图像处理芯片
CN108198150A (zh) * 2018-01-30 2018-06-22 努比亚技术有限公司 一种图像坏点的消除方法、终端及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648127B1 (ko) * 2005-06-29 2006-11-24 엠텍비젼 주식회사 불량화소 처리 장치
KR101243363B1 (ko) * 2010-11-12 2013-03-13 에스케이하이닉스 주식회사 불량픽셀 제거 장치 및 방법
TW201419853A (zh) * 2012-11-09 2014-05-16 Ind Tech Res Inst 影像處理器及其影像壞點偵測方法
CN103475828A (zh) * 2013-10-10 2013-12-25 旗瀚科技有限公司 一种图像坏点校正方法及图像传感器
CN105430385A (zh) * 2015-12-14 2016-03-23 上海富瀚微电子股份有限公司 一种图像传感器坏点检测和校正的方法及装置
CN107016669A (zh) * 2017-03-27 2017-08-04 福州瑞芯微电子股份有限公司 一种图像坏点检测方法和装置
CN107948634A (zh) * 2017-11-22 2018-04-20 深圳开阳电子股份有限公司 一种图像坏点检测方法、装置和图像处理芯片
CN108198150A (zh) * 2018-01-30 2018-06-22 努比亚技术有限公司 一种图像坏点的消除方法、终端及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113221841A (zh) * 2021-06-02 2021-08-06 云知声（上海）智能科技有限公司 一种人脸检测和跟踪的方法、装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
CN106210712A (zh) 一种图像坏点检测及处理方法
CN111415339B (zh) 一种复杂纹理工业产品图像缺陷检测方法
CN116309559B (zh) 一种中硼硅玻璃生产瑕疵智能识别方法
CN110648330B (zh) 摄像头玻璃的缺陷检测方法
CN111598801B (zh) 一种用于微弱Mura缺陷的识别方法
CN115797361B (zh) 一种铝模板表面缺陷检测方法
CN115880301A (zh) 一种玻璃基板气泡缺陷的识别系统
CN110954553B (zh) 一种镜片光学检测系统
CN111083401A (zh) Cis芯片动态坏点处理方法及系统
CN115861153A (zh) 图像检测方法、计算机装置及存储介质
CN108965749B (zh) 基于纹理识别的缺陷像素检测和校正装置及方法
CN113487563B (zh) 一种基于el图像的光伏组件隐裂自适应检测方法
CN107274353B (zh) 一种黑白图像中缺陷像素的校正方法
CN110674737B (zh) 一种虹膜识别的增强方法
CN112561875A (zh) 一种基于人工智能的光伏电池板粗栅检测方法
CN116523900A (zh) 一种五金件加工质量检测方法
CN116152261A (zh) 一种印刷制品质量的视觉检测系统
JP2005164565A (ja) 低解像度および高解像度映像におけるフラットパネル用光関連板要素の欠陥検出方法
JP2000003436A (ja) Ｉｓａｒ画像識別装置およびｉｓａｒ画像識別方法
CN114581446A (zh) 一种叠片电池的电芯异常检测方法及系统
TW202222030A (zh) 在太陽能模組影像中以深度學習進行太陽能板瑕疵辨識的方法、電腦程式及電腦可讀取媒體
JP4036048B2 (ja) 欠陥識別方法
JP3015325B2 (ja) スジキズ検査方法及びその装置
CN116597127B (zh) 一种无菌眼膏封装完整度图像识别系统
CN116433665B (zh) 基于视觉检测的飞机部件缺陷在线识别系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201104

Address after: Room 203, 2 / F, No. 497, Goss Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant after: SHANGHAI FEIGEEN MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 610000 No.22 and 23, floor 3, building 1, No.1268, middle section of Tianfu Avenue, Chengdu high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu City, Sichuan Province

Applicant before: CHENGDU FINGER MICROELECTRONIC TECHNOLOGY Co.,Ltd.

Applicant before: SHANGHAI FEIGEEN MICROELECTRONICS TECHNOLOGY Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428