CN111045851A - 一种通讯系统 - Google Patents

一种通讯系统 Download PDF

Info

Publication number
CN111045851A
CN111045851A CN201811189158.2A CN201811189158A CN111045851A CN 111045851 A CN111045851 A CN 111045851A CN 201811189158 A CN201811189158 A CN 201811189158A CN 111045851 A CN111045851 A CN 111045851A
Authority
CN
China
Prior art keywords
data
unit
master device
slave device
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811189158.2A
Other languages
English (en)
Inventor
张明帅
周卫成
王治琼
赵盼磊
周宇帆
冯建
方鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201811189158.2A priority Critical patent/CN111045851A/zh
Publication of CN111045851A publication Critical patent/CN111045851A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

本发明公开了一种通讯系统，所述系统包括采用总线型低电压差分信号总线的一个主设备以及多个从设备，其中：所述主设备以及所述从设备均包括发送端口以及接收端口，所述发送端口以及所述接收端口为两对总线型低电压差分信号差分线；所述主设备的发送端口接到所述从设备的接收端口，所述主设备的接收端口接到所述从设备的发送端口。相较于现有技术，本发明的系统抗干扰能力强，可靠性高，可以在多个板卡间提供更可靠、更高速的数据通讯。

Description

一种通讯系统
技术领域
本发明涉及计算机领域，具体涉及一种通讯系统。
背景技术
随着通讯技术的发展，通讯系统的硬件部分构成日趋复杂，大多数系统的硬件部分均由多个板卡构成。多个板卡之间需要交互数据，板卡间对大量数据进行高速、实时传输的需求越来越多。出于对系统复杂度的控制及成本考虑，板卡间的通讯一般通过总线连接。
目前的板卡间总线一般都是异步时钟总线，传输速率较低，速率只能达到几兆比特每秒。少数的高速总线通讯协议物理层都要求每两块板卡之间互联，三块及三块以上板卡无法共享总线，并且需要专用、昂贵的通讯芯片。这样做不仅连线复杂，而且功能单一，灵活性低，成本较高，不能满足用户多样化的需求。
发明内容
针对现有技术存在的问题，为了在多个板卡间提供高速率、高可靠性的数据通讯，本发明提供了一种通讯系统，所述系统包括采用总线型低电压差分信号总线的一个主设备以及多个从设备，其中：
所述主设备以及所述从设备均包括发送端口以及接收端口，所述发送端口以及所述接收端口为两对总线型低电压差分信号差分线；
所述主设备的发送端口接到所述从设备的接收端口，所述主设备的接收端口接到所述从设备的发送端口。
在一实施例中，所述主设备以及所述从设备均包括发送模块，所述发送模块包括：
发送存储单元，其配置为存储待发送数据；
校验计算单元，其配置为对所述待发送数据进行校验计算，将校验计算结果与所述待发送数据整合后输出；
编码单元，其配置为对所述校验计算单元的输出结果进行编码；
并转串单元，其配置为将所述编码单元输出的数据转化为串行数据并输出。
在一实施例中：
在所述发送存储单元中，所述待发送数据以帧的形式被保存；
所述校验计算单元配置为将所述校验计算结果放置在所述待发送数据的帧尾部。
在一实施例中：
在所述发送存储单元中，所述待发送数据以帧的形式被保存；
所述编码单元还配置为在编码输出时增加帧头帧尾标志。
在一实施例中，所述编码单元配置为增加K码用于标志帧头帧尾。
在一实施例中，所述主设备以及所述从设备均还包括接收模块，所述接收模块包括：
串转并单元，其配置为将接收到的串行数据转化为并行数据；
解码单元，其配置为对所述串转并单元的输出结果进行解码；
校验核对单元，其配置为对所述解码单元的输出结果进行校验核对；
接收存储单元，其配置为存储所述校验核对单元输出的数据。
在一实施例中，所述编码单元以及所述解码单元采用8b/10b编码方式。
在一实施例中，所述校验计算单元以及所述校验核对单元采用CRC校验方式。
在一实施例中，所述系统采用轮训方式进行数据通讯，其中：
所述主设备依次轮询各从设备；
所述从设备接收到针对自身的数据后，在预设时长内发送响应数据。
在一实施例中：
所述主设备发送包含从设备标识的数据帧；
所述从设备接收到来自所述主设备的数据帧后，判断所述数据帧所包含的从设备标识与自身是否一致，如果一致，则在所述预设时长内发送响应数据。
相较于现有技术，本发明的系统抗干扰能力强，可靠性高，可以在多个板卡间提供更可靠、更高速的数据通讯。
本发明的其它特征或优点将在随后的说明书中阐述。并且，本发明的部分特征或优点将通过说明书而变得显而易见，或者通过实施本发明而被了解。本发明的目的和部分优点可通过在说明书、权利要求书以及附图中所特别指出的步骤来实现或获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是根据本发明一实施例的总线拓扑结构图；
图2以及图3是根据本发明实施例的系统的部分结构框图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此本发明的实施人员可以充分理解本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程并依据上述实现过程具体实施本发明。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
为了解决背板通讯速率及抗干扰能力的问题，本发明提出了一种通讯系统。本发明的通讯系统采用了总线型低电压差分信号(Bus Low Voltage Differential Signal，BLVDS)总线。BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据传输速率。此外，低电压摆幅可以降低功耗和噪声至最小化。
进一步的，本发明的通讯系统包括采用了BLVDS总线的一个主设备以及多个从设备，主设备与从设备之间互联(具体的，一个系统中最多连接31个从设备)，通过主设备以及从设备之间的数据交互实现多个板卡间的数据交互。
具体的，在一实施例中，系统采用全双工模式，其中：
主设备以及从设备均包括发送端口以及接收端口，发送端口以及接收端口为两对采用总线型低电压差分信号的差分线；
主设备的发送端口接到从设备的接收端口，主设备的接收端口接到从设备的发送端口。
具体的，如图1所示，在一实施例中，主设备110的发送端口(A11、A12)与从设备120的接收端口(B21、B22)、从设备130的接收端口(B31、B32)连接。主设备110的接收端口(B11、B12)与从设备120的发送端口(A21、A22)、从设备130的发送端口(A31、A32)连接。
具体的，在一实施例中，电阻R11、R12、R21、R22、R31、R32的阻值为150KΩ。电阻R13、R14、R23、R24、R33、R34的阻值为100KΩ。电阻R01、R02的阻值为50Ω。IN1、IN2、IN3为3V3。
进一步的，在一实施例中，系统的主设备以及从设备均包括发送模块(TX)。
具体的，在一实施例中，如图2所示，发送模块包括：
发送存储单元210，其配置为存储待发送数据；
校验计算单元220，其配置为对发送存储单元210存储的待发送数据进行校验计算，将校验计算结果与待发送数据整合后输出；
编码单元230，其配置为对校验计算单元220的输出结果进行编码；
并转串单元240，其配置为将编码单元230输出的数据转化为串行数据并输出。
进一步的，在一实施例中，系统的主设备以及从设备均还包括接收模块(RX)。
具体的，如图3所示，在一实施例中，接收模块包括：
串转并单元310，其配置为将接收到的串行数据转化为并行数据；
解码单元320，其配置为对串转并单元310的输出结果进行解码；
校验核对单元330，其配置为对解码单元320的输出结果进行校验核对；
接收存储单元340，其配置为存储校验核对单元330输出的数据。
具体的，在一实施例中，校验计算单元将校验计算结果与待发送数据整合后输出，校验核对单元接收到的数据就包含校验计算结果以及被发送的待发送数据。校验核对单元基于校验计算结果对接收到的待发送数据进行校验计算，从而判断接收到的待发送数据是否正确。
进一步的，为了提升数据传输可靠性，在一实施例中，系统中，发送模块的编码单元以及接收模块的解码单元采用8b/10b编码方式。
进一步的，为了提升数据传输可靠性，在一实施例中，系统中，发送模块的校验计算单元以及接收模块的校验核对单元采用CRC校验方式。
进一步的，在一实施例中：
在发送模块的发送存储单元中，待发送数据以帧的形式被保存；
发送模块的校验单元配置为将校验计算结果放置在待发送数据的帧尾部。
进一步的，在一实施例中：
在发送模块的发送存储单元中，待发送数据以帧的形式被保存；
发送模块的编码单元还配置为在编码输出时增加帧头帧尾标志。
具体的，在一实施例中，编码单元配置为增加K码用于标志帧头帧尾。
具体的，在一实施例中，K28.5表示帧头，K28.1表示帧尾。
具体的，在一实施例中，系统通讯线路所传输的通讯数据(编码单元输出的数据)结构如表1所示。
K28.5 数据帧 CRC计算结果 K28.1
表1
进一步的，为了保证主设备与多个从设备之间的通讯不会相互干扰。在一实施例中，系统采用轮训方式进行数据通讯，其中：
主设备依次轮询各从设备；
从设备接收到针对自身的数据后，在预设时长内发送响应数据。
具体的，在一实施例中，通过从设备标识的对比识别实现轮询。具体的，在一实施例中：
主设备发送包含从设备标识的数据帧；
从设备接收到来自主设备的数据帧后，判断数据帧所包含的从设备标识与自身是否一致，如果一致，则在预设时长内发送响应数据。
具体的，在一实施例中，主设备发送的数据帧(编码单元输出的数据结构中的数据帧)结构如表2所示。
包头 长度 从设备ID 数据
表2
相较于现有技术，本发明的系统抗干扰能力强，可靠性高，可以在多个板卡间提供更可靠、更高速的数据通讯。
进一步的，在一实施例中，基于现场可编程门阵列(FPGA)实现系统主设备/从设备的发送模块和/或接收模块。
进一步的，在一实施例中，系统的BLVDS总线物理层和链路层协议均由FPGA实现。
应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
说明书中提到的“一实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一实施例”并不一定均指同一个实施例。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。本发明所述的方法还可有其他多种实施例。在不背离本发明实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变或变形，但这些相应的改变或变形都应属于本发明的权利要求的保护范围。

Claims (10)

1.一种通讯系统，其特征在于，所述系统包括采用总线型低电压差分信号总线的一个主设备以及多个从设备，其中：
所述主设备以及所述从设备均包括发送端口以及接收端口，所述发送端口以及所述接收端口为两对总线型低电压差分信号差分线；
所述主设备的发送端口接到所述从设备的接收端口，所述主设备的接收端口接到所述从设备的发送端口。
2.根据权利要求1所述的系统，其特征在于，所述主设备以及所述从设备均包括发送模块，所述发送模块包括：
发送存储单元，其配置为存储待发送数据；
校验计算单元，其配置为对所述待发送数据进行校验计算，将校验计算结果与所述待发送数据整合后输出；
编码单元，其配置为对所述校验计算单元的输出结果进行编码；
并转串单元，其配置为将所述编码单元输出的数据转化为串行数据并输出。
3.根据权利要求2所述的系统，其特征在于：
在所述发送存储单元中，所述待发送数据以帧的形式被保存；
所述校验计算单元配置为将所述校验计算结果放置在所述待发送数据的帧尾部。
4.根据权利要求2所述的系统，其特征在于：
在所述发送存储单元中，所述待发送数据以帧的形式被保存；
所述编码单元还配置为在编码输出时增加帧头帧尾标志。
5.根据权利要求4所述的系统，其特征在于，所述编码单元配置为增加K码用于标志帧头帧尾。
6.根据权利要求2～5中任一项所述的系统，其特征在于，所述主设备以及所述从设备均还包括接收模块，所述接收模块包括：
串转并单元，其配置为将接收到的串行数据转化为并行数据；
解码单元，其配置为对所述串转并单元的输出结果进行解码；
校验核对单元，其配置为对所述解码单元的输出结果进行校验核对；
接收存储单元，其配置为存储所述校验核对单元输出的数据。
7.根据权利要求6所述的系统，其特征在于，所述编码单元以及所述解码单元采用8b/10b编码方式。
8.根据权利要求6所述的系统，其特征在于，所述校验计算单元以及所述校验核对单元采用CRC校验方式。
9.根据权利要求1～8中任一项所述的系统，其特征在于，所述系统采用轮训方式进行数据通讯，其中：
所述主设备依次轮询各从设备；
所述从设备接收到针对自身的数据后，在预设时长内发送响应数据。
10.根据权利要求9所述的系统，其特征在于：
所述主设备发送包含从设备标识的数据帧；
所述从设备接收到来自所述主设备的数据帧后，判断所述数据帧所包含的从设备标识与自身是否一致，如果一致，则在所述预设时长内发送响应数据。
CN201811189158.2A 2018-10-12 2018-10-12 一种通讯系统 Pending CN111045851A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811189158.2A CN111045851A (zh) 2018-10-12 2018-10-12 一种通讯系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811189158.2A CN111045851A (zh) 2018-10-12 2018-10-12 一种通讯系统

Publications (1)

Publication Number Publication Date
CN111045851A true CN111045851A (zh) 2020-04-21

Family

ID=70229703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811189158.2A Pending CN111045851A (zh) 2018-10-12 2018-10-12 一种通讯系统

Country Status (1)

Country Link
CN (1) CN111045851A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114978798A (zh) * 2022-05-23 2022-08-30 重庆奥普泰通信技术有限公司 串行通信方法、装置及板卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859244A (zh) * 2005-10-19 2006-11-08 华为技术有限公司 接入设备中的主从框级联系统
CN101520997A (zh) * 2009-03-25 2009-09-02 昆山龙腾光电有限公司 液晶显示拼接墙
US20110012646A1 (en) * 2009-07-18 2011-01-20 Texas Instruments Incorporated Bus low voltage differential signaling (blvds) circuit
CN105915424A (zh) * 2016-04-14 2016-08-31 萨格思特（深圳）科技有限公司 一种基于fpga芯片的mvb通讯装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859244A (zh) * 2005-10-19 2006-11-08 华为技术有限公司 接入设备中的主从框级联系统
CN101520997A (zh) * 2009-03-25 2009-09-02 昆山龙腾光电有限公司 液晶显示拼接墙
US20110012646A1 (en) * 2009-07-18 2011-01-20 Texas Instruments Incorporated Bus low voltage differential signaling (blvds) circuit
CN105915424A (zh) * 2016-04-14 2016-08-31 萨格思特（深圳）科技有限公司 一种基于fpga芯片的mvb通讯装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
夏军建 等: ""基于BLVDS的控制系统通讯总线的硬件设计与实现"", 《工业控制计算机》 *
张洪亮: ""基于FPGA的BLVDS总线设计"", 《电讯技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114978798A (zh) * 2022-05-23 2022-08-30 重庆奥普泰通信技术有限公司 串行通信方法、装置及板卡
CN114978798B (zh) * 2022-05-23 2024-02-27 重庆奥普泰通信技术有限公司 串行通信方法、装置及板卡

Similar Documents

Publication Publication Date Title
US7751442B2 (en) Serial ethernet device-to-device interconnection
US8661313B2 (en) Device communication techniques
US6862293B2 (en) Method and apparatus for providing optimized high speed link utilization
US10374782B2 (en) Full duplex transmission method for high speed backplane system
CA2908681C (en) Link training and training frame for 100gbps ethernet
US9112722B2 (en) PMA-size training frame for 100GBASE-KP4
US7885321B2 (en) System, method and device for autonegotiation
US10031880B2 (en) Network device and information transmission method
CN106502953A (zh) 提高1553总线传输带宽的方法
CN111045851A (zh) 一种通讯系统
CN114442514A (zh) 一种基于fpga的usb3.0/3.1控制系统
EP1668832B1 (en) Scalable device-to-device interconnection
CN112714076B (zh) 互联通信系统和方法
US9451338B2 (en) Line card with network processing device and data pump device
CN110297790B (zh) 基于以太网phy芯片实现多路串行数据传输系统及其方法
CN114422294A (zh) 一种FlexRay总线与BLVDS总线之间数据交互的装置
Parkes The SpaceWire Onboard Network for Spacecraft

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421

RJ01 Rejection of invention patent application after publication