CN111030831A - 一种网口线速抓包装置及方法 - Google Patents

Abstract

本发明公开了一种网口线速抓包装置及方法，所述网口线速抓包装置包括：上行设备和下行设备，与所述上行设备连接的第一物理层，与所述第一物理层连接的第一变压器；与所述第一物理层连接的编程器，与所述编程器连接的第二物理层，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；与所述编程器连接的第三物理层，与所述第三物理层连接的第三变压器；与所述编程器连接的第四物理层，与所述第四物理层连接的第四变压器。本发明通过对被抓包端口收发流量实现线速的抓包，不会引起网络冲突，避免网络丢包。

Description

一种网口线速抓包装置及方法

技术领域

本发明涉及嵌入式驱动技术领域，尤其涉及一种网口线速抓包装置及方法。

背景技术

以太网技术在通讯产品上广泛使用，按速度可以分成10M/100M/1000M/10G以太网。承载在以太网之上可以实现各种网络协议，基于协议的各种应用也丰富多彩。在定位网络应用方面，网络抓包可以说是必不可少的重要手段，通过网络抓包可以分析报文正确与错误，可以统计报文有无丢失。

网络抓包的方法常见的是在交换机上用一个空闲的端口，作为镜像端口，复制要被抓包端口的收发流量，如图1所示，交换机有三个打开P0/P1/P2(P0端口接被抓包设备，P1端口接上行设备，P2端口用于端口镜像抓包，P2镜像P0端口的收发两个方向的报文)，其中P1是业务侧端口，P0是要被抓包的设备所接的端口，P2则是用来抓包的镜像端口，设定P0/P1/P2三个端口的网络速度都是1000Mbps，在满流量运行业务时，P0端口的收发方向速度都达到了1000Mbsp，端口镜像的原理，是将被镜像端口P0的收发数据包，复制并通过镜像端口P1发送出去；这种方式要占用一个交换机的端口专门用来镜像抓包，同时交换机要支持镜像功能才可使用。

或者通过集线器(HUB)，将某个端口的报文在链路上广播出来，然后用PC在HUB的其他端口将报文抓出来，如图2所示，网络集线器属于纯硬件网络底层设备，基本上不具有类似于交换机的“智能记忆”能力和“学习”能力，它也不具备交换机所具有的MAC地址表，所以它发送数据时都是没有针对性的，而是采用广播方式发送。也就是说当它要向某节点发送数据时，不是直接把数据发送到目的节点，而是把数据包发送到与集线器相连的所有节点。因此当HUB上某个端口的设备在发送报文时，其它设备都可以收到，并且其他设备在此时是不能发送报文的，否则会引起网络冲突，造成网络上大量丢包。

用交换机做端口镜像，需要交换机支持镜像功能，同时需要相关配置命令，利用空闲的端口才能实现。其最大的问题是，当被抓包网口的收发流量都达到线速时，用来抓包的镜像如果要对被抓包端口的收发双向都抓包，那就只能丢弃一半的报文，如图4。因为被抓包端口的收发报文，全部复制的抓包端口发送，必然达到端口速度的两倍，如图3所示。

因此，现有技术还有待于改进和发展。

发明内容

本发明的主要目的在于提供一种网口线速抓包装置及方法，旨在解决现有技术的上述缺陷。

为实现上述目的，本发明提供一种网口线速抓包装置，其中，所述网口线速抓包装置包括：

上行设备和下行设备，与所述上行设备连接的第一物理层，与所述第一物理层连接的第一变压器；

与所述第一物理层连接的编程器，与所述编程器连接的第二物理层，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；

与所述编程器连接的第三物理层，与所述第三物理层连接的第三变压器；

与所述编程器连接的第四物理层，与所述第四物理层连接的第四变压器。

可选地，所述的网口线速抓包装置，其中，所述网口线速抓包装置还包括：

与所述编程器连接MCU。

可选地，所述的网口线速抓包装置，其中，所述编程器为CPLD或者FPGA。

可选地，所述的网口线速抓包装置，其中，所述第一变压器、所述第二变压器、所述第三变压器以及所述第四变压器均为RJ45的接口。

可选地，所述的网口线速抓包装置，其中，所述MCU用于管控所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层以及所述编码器。

可选地，所述的网口线速抓包装置，其中，所述编码器通过IO BUS与所述MCU连接。

可选地，所述的网口线速抓包装置，其中，所述编码器通过RGMII接口分别与所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层连接。

可选地，所述的网口线速抓包装置，其中，所述上行设备为路由器，所述下行设备为电脑。

此外，为实现上述目的，本发明还提供一种基于所述网口线速抓包装置的网口线速抓包方法，其中，所述网口线速抓包方法包括：

所述上行设备连接到所述第一物理层，所述下行设备连接到所述第二物理层；

在上行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；

将所述第二物理层收到的数据转发到所述第四物理层，再通过所述第四变压器送到报文分析设备。

可选地，所述的网口线速抓包方法，其中，所述网口线速抓包方法还包括：

在下行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；

将所述第二物理层收到的数据转发到所述第三物理层，再通过所述第三变压器送到报文分析设备。

本发明中，所述网口线速抓包装置包括：上行设备和下行设备，与所述上行设备连接的第一物理层，与所述第一物理层连接的第一变压器；与所述第一物理层连接的编程器，与所述编程器连接的第二物理层，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；与所述编程器连接的第三物理层，与所述第三物理层连接的第三变压器；与所述编程器连接的第四物理层，与所述第四物理层连接的第四变压器。本发明通过对被抓包端口收发流量实现线速的抓包，不会引起网络冲突，避免网络丢包。

附图说明

图1是现有技术中在交换机上用一个空闲的端口作为镜像端口复制要被抓包端口的收发流量的示意图；

图2是现有技术中通过集线器将某个端口的报文在链路上广播出来然后用PC在HUB的其他端口将报文抓出来的示意图；

图3是现有技术中被抓包端口的收发报文，全部复制的抓包端口发送，达到端口速度的两倍的示意图；

图4是现有技术中当被抓包网口的收发流量都达到线速时，用来抓包的镜像如果要对被抓包端口的收发双向都抓包，那就只能丢弃一半的报文的示意图；

图5为本发明网口线速抓包系统的较佳实施例的运行环境示意图；

图6是本发明网口线速抓包方法的较佳实施例的流程图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明较佳实施例所述的网口线速抓包装置，如图5所示，所述网口线速抓包装置包括：上行设备和下行设备，与所述上行设备连接的第一物理层(PHY1)，与所述第一物理层连接的第一变压器；与所述第一物理层连接的编程器，与所述编程器连接的第二物理层(PHY2)，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；与所述编程器连接的第三物理层(PHY3)，与所述第三物理层连接的第三变压器；与所述编程器连接的第四物理层(PHY4)，与所述第四物理层连接的第四变压器。

其中，物理层(Physical Layer)是计算机网络OSI模型中最低的一层，物理层规定：为传输数据所需要的物理链路创建、维持、拆除，而提供具有机械的，电子的，功能的和规范的特性。简单的说，物理层确保原始的数据可在各种物理媒体上传输，局域网与广域网皆属第1、2层。物理层是OSI的第一层，它虽然处于最底层，却是整个开放系统的基础。物理层为设备之间的数据通信提供传输媒体及互连设备，为数据传输提供可靠的环境。

其中，所述第一变压器、所述第二变压器、所述第三变压器以及所述第四变压器均为RJ45的接口。RJ45是布线系统中信息插座(即通信引出端)连接器的一种，连接器由插头(接头、水晶头)和插座(模块)组成，插头有8个凹槽和8个触点，RJ是Registered Jack的缩写，意思是“注册的插座”。在FCC(美国联邦通信委员会标准和规章)中RJ是描述公用电信网络的接口，计算机网络的RJ45是标准8位模块化接口的俗称。常见的RJ45接口有两类：用于以太网网卡、路由器以太网接口等的DTE(数据终端设备)类型和用于交换机等的DCE(数字通信设备)类型。当两个类型一样的设备使用RJ45接口连接通信时，必须使用交叉线连接。如果DTE类型接口和DTE类型接口相连时不交叉相连引脚，对触的引脚都是数据接收(发送)引脚，不能进行通信。另外：一些DCE类型设备会和对方自动协商，此时连接用直通线或平行线均可

进一步地，所述编程器为CPLD(Complex Pr ogrammable Logic Device复杂可编程逻辑器件，CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件，CPLD主要由逻辑块、可编程互连通道和I/O块三部分构成)或者FPGA(Field Programmable Gate Array现场可编程逻辑门阵列，FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点)。

FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。FPGA的设计流程包括算法设计、代码仿真以及设计、板机调试，设计者以及实际需求建立算法架构，利用EDA建立设计方案或HD编写设计代码，通过代码仿真保证设计方案符合实际要求，最后进行板级调试，利用配置电路将相关文件下载至FPGA芯片中，验证实际运行效果。

进一步地，所述网口线速抓包装置还包括：与所述编程器连接MCU，微控制单元(Microcontroller Unit；MCU)，又称单片微型计算机(Single Chip Microcomputer)或者单片机，是把中央处理器(Central Process Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。诸如手机、PC外围、遥控器，至汽车电子、工业上的步进马达、机器手臂的控制等，都可见到MCU的身影。所述MCU用于管控所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层以及所述编码器。

进一步地，所述编码器通过IO BUS(IO总线)与所述MCU连接。总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是CPU、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。

进一步地，所述编码器通过RGMII接口分别与所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层连接。其中，RGMII(Reduced Gigabit MediaIndependent Interface)是Reduced GMII(吉比特介质独立接口)。RGMII均采用4位数据接口，工作时钟125MHz，并且在上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100Mbps工作方式，支持传输速率：10M/100M/1000Mb/s，其对应clk信号分别为：2.5MHz/25MHz/125MHz。RGMII数据结构符合IEEE以太网标准，接口定义见IEEE 802.3-2000。采用RGMII的目的是降低电路成本，使实现这种接口的器件的引脚数从25个减少到14个。

其中，所述上行设备可以为路由器，所述下行设备可以为电脑。例如电脑接路由器上网，路由器就是上行设备，电脑是路由器的下行设备。

进一步地，基于上述网口线速抓包装置，本发明还提供一种网口线速抓包方法，如图6所示，所述网口线速抓包方法包括：

步骤S10、所述上行设备连接到所述第一物理层，所述下行设备连接到所述第二物理层；

步骤S20、在上行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；

步骤S30、将所述第二物理层收到的数据转发到所述第四物理层，再通过所述第四变压器送到报文分析设备。

进一步地，在下行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；将所述第二物理层收到的数据转发到所述第三物理层，再通过所述第三变压器送到报文分析设备。

具体地，被抓包的通信双方，先接到本装置(即网口线速抓包装置)的一个上行口和下行口，如图5所示，假设PHY1 RJ45所连接的为上行设备，PHY2 RJ45所连接的为下行设备。上行方向为图5中第一数据流(图5中下方箭头)，下行方向为图5中第二数据流(图5中上方箭头)。上行链路层的网络报文以数字信号的形式被物理层芯片PHY2接收，然后装置内的CPLD/FPGA将PHY2接收的数据转发到PHY1的发送方向(对于RGMII接口，将RX_CLK连接到TX_CLK，RX_CTL连接到TX_CTL，RX_D[3:0]连接到TX_D[3:0])，同时也将PHY2就收到的数据，转发到PHY4，再通过RJ45送到报文分析设备。下行方向的红色数据流也是同样方式，被复制到PHY3所在的网口。这样，通信双方的双向数据，分别被复制到PHY3和PHY4所在网口，图中的MCU，用来管理所有的PHY和CPLD/FPGA。

综上所述，本发明提供一种网口线速抓包装置及方法，所述网口线速抓包装置包括：上行设备和下行设备，与所述上行设备连接的第一物理层，与所述第一物理层连接的第一变压器；与所述第一物理层连接的编程器，与所述编程器连接的第二物理层，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；与所述编程器连接的第三物理层，与所述第三物理层连接的第三变压器；与所述编程器连接的第四物理层，与所述第四物理层连接的第四变压器。本发明通过对被抓包端口收发流量实现线速的抓包，不会引起网络冲突，避免网络丢包。

当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，编程器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种网口线速抓包装置，其特征在于，所述网口线速抓包装置包括：

上行设备和下行设备，与所述上行设备连接的第一物理层，与所述第一物理层连接的第一变压器；

与所述第一物理层连接的编程器，与所述编程器连接的第二物理层，与所述第二物理层连接的第二变压器，所述下行设备与所述第二物理层连接；

与所述编程器连接的第三物理层，与所述第三物理层连接的第三变压器；

与所述编程器连接的第四物理层，与所述第四物理层连接的第四变压器。

2.根据权利要求1所述的网口线速抓包装置，其特征在于，所述网口线速抓包装置还包括：

与所述编程器连接MCU。

3.根据权利要求1所述的网口线速抓包装置，其特征在于，所述编程器为CPLD或者FPGA。

4.根据权利要求1所述的网口线速抓包装置，其特征在于，所述第一变压器、所述第二变压器、所述第三变压器以及所述第四变压器均为RJ45的接口。

5.根据权利要求2所述的网口线速抓包装置，其特征在于，所述MCU用于管控所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层以及所述编码器。

6.根据权利要求2所述的网口线速抓包装置，其特征在于，所述编码器通过IO BUS与所述MCU连接。

7.根据权利要求2所述的网口线速抓包装置，其特征在于，所述编码器通过RGMII接口分别与所述第一物理层、所述第二物理层、所述第三物理层、所述第四物理层连接。

8.根据权利要求1所述的网口线速抓包装置，其特征在于，所述上行设备为路由器，所述下行设备为电脑。

9.一种基于权利要求1-8任一项所述网口线速抓包装置的网口线速抓包方法，其特征在于，所述网口线速抓包方法包括：

所述上行设备连接到所述第一物理层，所述下行设备连接到所述第二物理层；

在上行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；

将所述第二物理层收到的数据转发到所述第四物理层，再通过所述第四变压器送到报文分析设备。

10.根据权利要求9所述的网口线速抓包方法，其特征在于，所述网口线速抓包方法还包括：

在下行方向，上行链路层的网络报文以数字信号的形式被所述第二物理层接收，所述编码器将所述第二物理层接收的数据转发到所述第一物理层；

将所述第二物理层收到的数据转发到所述第三物理层，再通过所述第三变压器送到报文分析设备。

Images