CN110995246B - 一种带复位功能的低功耗全加器电路 - Google Patents

一种带复位功能的低功耗全加器电路 Download PDF

Info

Publication number
CN110995246B
CN110995246B CN201911195762.0A CN201911195762A CN110995246B CN 110995246 B CN110995246 B CN 110995246B CN 201911195762 A CN201911195762 A CN 201911195762A CN 110995246 B CN110995246 B CN 110995246B
Authority
CN
China
Prior art keywords
circuit
nmos tube
tube
nmos
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911195762.0A
Other languages
English (en)
Other versions
CN110995246A (zh
Inventor
刘旭辉
赵汝法
霍军
王巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongyi Zhixin Technology Co ltd
Original Assignee
Chongqing Zhongyi Zhixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongyi Zhixin Technology Co ltd filed Critical Chongqing Zhongyi Zhixin Technology Co ltd
Priority to CN201911195762.0A priority Critical patent/CN110995246B/zh
Publication of CN110995246A publication Critical patent/CN110995246A/zh
Application granted granted Critical
Publication of CN110995246B publication Critical patent/CN110995246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

本发明请求保护一种带复位功能的低功耗全加器电路，属于集成电路领域；本申请中仅采用10个晶体管，包含复位电路、2个3管同或电路以及1个选择模块电路，其中复位电路由NMOS管N6、NMOS管N7组成；3管同或电路由PMOS管P1、NMOS管N1、NMOS管N2通过特殊的连接方式组成；1个选择模块由PMOS管P3和NOMS管N5组成；优点是，与典型的全加器电路相比，明显减少了晶体管数量，降低了功耗，引入复位信号后，方便确定全加器的初始状态，更加便于上层电路的使用。

Description

一种带复位功能的低功耗全加器电路
技术领域
本发明属于一种全加器，尤其涉及到一种带复位功能的低功耗全加器电路。
背景技术
全加器是数字逻辑运算的基本单元，在数字集成电路系统中有广泛的应用，随着现代电子信息技术的发展，人们对集成电路运算速度的要求越来越高，类似于全加器的基本单元的性能提升，就显得越来越重要。对全加器电路而言，内部的晶体管电路设计及晶体管数量的多少对全加器的性能有巨大的影响，减少晶体管数目，可以减小芯片的硅面积、减小延迟和功耗降低。
早期的全加器晶体管数量较多，如40管互补全加器、28管资源复用全加器和24管镜像复用全加器，随着技术的发展，出现同或门、异或门及传输门电路，采用这些电路之后，精简了全加器的电路结构，减少了晶体管的数量，典型的如20管CMOS传输门全加器、16管传输门函数全加器。
为了确保现代电子产品的稳定可靠运行，复位电路是不可缺少的一部分。复位电路可以将电路恢复到起始状态，保证CPU及电路整体部件处于确定的初始状态，如同计算器的清零一般，虽然与计算器的操作有异曲同工之妙，但是启动逻辑和手段都有不同。复位电路的启动手段包括通电时直接复位、电路工作时手动操作以及配合设定的程序自动运行。没有复位功能的全加器在使用时，一旦发生逻辑错误，会影响整个系统的稳定性，将复位模块引入全加器中，更好的确定全加器的初始状态，方便上层电路的使用。现有全加器中，由于本身晶体管数目较多，功耗较大，引入复位电路后会增加硅片面积，加大功耗，降低速度，故通常不在晶体管级电路引入复位电路。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种带复位功能的低功耗全加器电路。本发明的技术方案如下：
一种带复位功能的低功耗全加器电路，其包括：
一复位电路，用于接受外部的复位信号；
第一信号产生电路，用于产生同或电路的求和信号；
及第二信号产生电路，用于产生选择器生成进位信号；
复位电路分别与第一信号产生电路和第二信号产生电路相连接，第一信号产生电路与第二信号产生电路相连接；所述的复位电路包括NMOS管N6和NMOS管N7；所述第一信号产生电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NOMS管N4，所述第二信号产生电路包括PMOS管P3和NMOS管N5；
其中，NMOS管N6的漏极分别与PMOS管P2的漏极、NMOS管N3的漏极、NMOS管N4的漏极以及整个电路的求和输出端SUM相连，NMOS管N6的源极接地，NMOS管N6的栅极与NMOS管N7的栅极相连，NMOS管N7的分别与PMOS管P3的漏极及NMOS管N5的漏极相连作为整个电路的进位输出端，NMOS管N6和NMOS管N7的源极接地；
所述PMOS管P1的源极与外部电源的正极VDD相连，所述PMOS管P1的漏极分别与PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极及第二信号产生电路的输入端相连，所述PMOS管P1的栅极与NMOS管N1的栅极与NMOS管N2的漏极相连，所述PMOS管P2的源极与外部电源正极相连，所述PMOS管P2的漏极分别与NMOS管N3的漏极、NMOS管N4的漏极以及复位电路相连，所述NMOS管N1的源极与NMOS管N2的栅极相连作为求和输出端，所述NMOS管N3的源极与NMOS管N4的栅极相连；
所述PMOS管P3的栅极分别与PMOS管P1的漏极、PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极相连，所述PMOS管P3的源极分别与NMOS管N3的源极和NMOS管N4的栅极相连，所述PMOS管P3的漏极与NMOS管N5的漏极和复位功能电路相连。
进一步的，复位电路、第一信号产生电路及第二信号产生电路总共采用的晶体管数目为10个。
进一步的，所述复位电路采用NMOS的开关特性，栅极通高电平时，开关导通，输出低电平，即上电复位，将全加器的求和输出端和进位输出端接地，将全加器的输出由不确定态变为确定的状态，一旦全加器出现逻辑错误的情况，可手动输入复位信号，将电路拉低，使得全加器的求和信号和进位信号变为0。
本发明的优点及有益效果如下：
本发明提出了带复位功能的低功耗全加器电路，在传统全加器的基础上，引入了3管同或电路，优化了全加器的结构，减少了晶体管的数目同时引入了复位电路。首先，复位信号输入低电平，复位电路不导通，全加器电路逻辑正常工作，输出符合时序的求和信号以及进位信号。其次，复位信号上电输出高电平，复位电路拉低，使得全加器的求和信号和进位信号变为0，避免逻辑错误。综上，本发明提供带复位功能的低功耗全加器电路，克服传统全加器电路设计不足，具有更少的晶体管数目，降低了功耗，加强了上层电路对全加器的控制。
附图说明
图1是本发明提供优选实施例新型同或电路的结构图；
图2进位信号产生的二选一模块
图3复位功能电路的结构图
图4传统的28管CMOS全加器电路的结构图
图5带复位功能的低功耗全加器电路的结构图
图6为本发明带复位功能的低功耗全加器的基于TSMC 65nm标准工艺仿真波形图
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
如图5所示的带复位功能的低功耗全加器电路，使用了一种由复位控制电路以及同或电路组成的求和信号产生和选择器进位信号产生电路共同组成的一位全加器，如图3所示的复位电路包括NMOS管N6和NMOS管N7，同或电路的求和信号产生电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NOMS管N4，如图2所示的选择器生成进位信号产生电路包括PMOS管P3和NMOS管N5，NMOS管N6的漏极分别与PMOS管P2的漏极、NMOS管N3的漏极、NMOS管N4的漏极以及整个电路的求和输出端SUM相连，NMOS管N6的源极接地，NMOS管N6的栅极与NMOS管N7的栅极相连，NMOS管N7的分别与PMOS管P3的漏极及NMOS管N5的漏极相连作为整个电路的进位输出端，NMOS管N6和NMOS管N7的源极接地；
所述PMOS管P1的源极与外部电源的正极VDD相连，所述PMOS管P1的漏极分别与PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极及第二信号产生电路的输入端相连，所述PMOS管P1的栅极与NMOS管N1的栅极与NMOS管N2的漏极相连，所述PMOS管P2的源极与外部电源正极相连，所述PMOS管P2的漏极分别与NMOS管N3的漏极、NMOS管N4的漏极以及复位电路相连，所述NMOS管N1的源极与NMOS管N2的栅极相连作为求和输出端，所述NMOS管N3的源极与NMOS管N4的栅极相连；
所述PMOS管P3的栅极分别与PMOS管P1的漏极、PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极相连，所述PMOS管P3的源极分别与NMOS管N3的源极和NMOS管N4的栅极相连，所述PMOS管P3的漏极与NMOS管N5的漏极和复位功能电路相连。
如图3所示的复位电路，采用NMOS的开关特性，栅极通高电平时，开关导通，输出低电平，即上电复位，将全加器的求和输出端和进位输出端接地，将全加器的输出由不确定态变为确定的状态，一旦全加器出现逻辑错误的情况，可手动输入复位信号，将电路拉低，使得全加器的求和信号和进位信号变为0。
如图1所示本发明提供优选实施例新型同或电路，包含PMOS管P1、NMOS管N1以及NMOS管N2，PMOS管P1和NMOS管N1构成改进型反相器，NMOS管N2是NMOS传输门，当信号B输入高电平时，传输门导通，反相器截止，同或门输出逻辑值AB，当信号B为低电平时输出端实现
Figure GDA0003732438260000051
两者输出信号直接并联在一起实现
Figure GDA0003732438260000052
工作原理：
全加器的布尔函数关系可如下式(1)(2)表示：
Figure GDA0003732438260000053
Figure GDA0003732438260000054
式(1)和(2)中，A和B是一位输入信号，Cin是相邻低位来的进位，SUM是求和信号，COUT是进位信号，“⊕”是异位符号。
本发明中，将上面两个式子变换为
SUM＝A⊙B⊙C (3)
Figure GDA0003732438260000055
式(3)和(4)中的“⊙”是同或符号，根据式(3)和(4)我们提出新设计如图5，其中图1是同或门电路。
本发明与图4所示的传统全加器相比，明显减少18个晶体管，新设计的全加器和传统全加器都是在输入信号100MHz～250MHz下进行了HSPICE模拟，各个电路均在TSMC 65nmCMSO工艺下优化，并在1.2V电压下进行功能模拟和性能测试，表1是负载为100fF时输入不同频率下各个全加器的平均功耗(μW)，从测试结果来看，本文提出的新型全加器随着输入频率的增加，更容易降低功耗,在输入250MHz时，功耗下降41％。
表1负载为100fF时输入不同频率下各个全加器的平均功耗(μW)比较
Figure GDA0003732438260000061
由图6的仿真波形图结合图三的复位电路原理可见，本发明的带复位功能的低功耗全加器具有正确的逻辑功能。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (3)

1.一种带复位功能的低功耗全加器电路，其特征在于，包括：
一复位电路，用于接受外部的复位信号；
第一信号产生电路，用于产生同或电路的求和信号；
及第二信号产生电路，用于产生选择器生成进位信号；
复位电路分别与第一信号产生电路和第二信号产生电路相连接，第一信号产生电路与第二信号产生电路相连接；所述的复位电路包括NMOS管N6和NMOS管N7；所述第一信号产生电路包括PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、NMOS管N3、NOMS管N4，所述第二信号产生电路包括PMOS管P3和NMOS管N5；
其中，NMOS管N6的漏极分别与PMOS管P2的漏极、NMOS管N3的漏极、NMOS管N4的漏极以及整个电路的求和输出端SUM相连，NMOS管N6的栅极与NMOS管N7的栅极相连，NMOS管N7的漏极分别与PMOS管P3的漏极及NMOS管N5的漏极相连作为整个电路的进位输出端，NMOS管N6和NMOS管N7的源极接地；
所述PMOS管P1的源极与外部电源的正极VDD相连，所述PMOS管P1的漏极分别与PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极及第二信号产生电路的输入端相连，所述PMOS管P1的栅极分别与NMOS管N1的栅极、NMOS管N5的源极相连，所述PMOS管P2的源极与外部电源正极相连，所述PMOS管P2的漏极分别与NMOS管N3的漏极、NMOS管N4的漏极以及复位电路相连，所述NMOS管N1的源极与NMOS管N2的栅极相连作为求和输出端，所述NMOS管N3的源极与NMOS管N4的栅极相连；
所述PMOS管P3的栅极分别与PMOS管P1的漏极、PMOS管P2的栅极、NMOS管N1的漏极、NMOS管N2的漏极、NMOS管N3的栅极、NMOS管N4的源极相连，所述PMOS管P3的源极分别与NMOS管N3的源极和NMOS管N4的栅极相连，所述PMOS管P3的漏极与NMOS管N5的漏极和复位功能电路相连。
2.根据权利要求1所述的一种带复位功能的低功耗全加器电路，其特征在于，复位电路、第一信号产生电路及第二信号产生电路总共采用的晶体管数目为10个。
3.根据权利要求1所述的一种带复位功能的低功耗全加器电路，其特征在于，所述复位电路采用NMOS的开关特性，栅极通高电平时，开关导通，输出低电平，即上电复位，将全加器的求和输出端和进位输出端接地，将全加器的输出由不确定态变为确定的状态，一旦全加器出现逻辑错误的情况，可手动输入复位信号，将电路拉低，使得全加器的求和信号和进位信号变为0。
CN201911195762.0A 2019-11-28 2019-11-28 一种带复位功能的低功耗全加器电路 Active CN110995246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911195762.0A CN110995246B (zh) 2019-11-28 2019-11-28 一种带复位功能的低功耗全加器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911195762.0A CN110995246B (zh) 2019-11-28 2019-11-28 一种带复位功能的低功耗全加器电路

Publications (2)

Publication Number Publication Date
CN110995246A CN110995246A (zh) 2020-04-10
CN110995246B true CN110995246B (zh) 2022-09-16

Family

ID=70088061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911195762.0A Active CN110995246B (zh) 2019-11-28 2019-11-28 一种带复位功能的低功耗全加器电路

Country Status (1)

Country Link
CN (1) CN110995246B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114710150B (zh) * 2022-05-31 2022-08-09 中科南京智能技术研究院 一种cmos全加器
CN115113846B (zh) * 2022-08-31 2022-12-06 之江实验室 一种全加器电路和多位全加器
CN116243885B (zh) * 2023-05-12 2023-07-25 之江实验室 一种全加器电路及多位全加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976021A1 (en) * 2007-03-26 2008-10-01 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor based high resistance
CN102437836A (zh) * 2011-12-19 2012-05-02 宁波大学 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器
CN103078629A (zh) * 2012-12-27 2013-05-01 广州中大微电子有限公司 一种基于7管异或同或单元的全加器电路
CN108156401A (zh) * 2017-12-19 2018-06-12 重庆湃芯微电子有限公司 用于cmos图像传感器的低功耗紧凑型数字抽取滤波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472527B2 (ja) * 2000-05-16 2003-12-02 松下電器産業株式会社 論理回路モジュール及びこれを用いた半導体集積回路の設計方法並びに半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976021A1 (en) * 2007-03-26 2008-10-01 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor based high resistance
CN102437836A (zh) * 2011-12-19 2012-05-02 宁波大学 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器
CN103078629A (zh) * 2012-12-27 2013-05-01 广州中大微电子有限公司 一种基于7管异或同或单元的全加器电路
CN108156401A (zh) * 2017-12-19 2018-06-12 重庆湃芯微电子有限公司 用于cmos图像传感器的低功耗紧凑型数字抽取滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"运算器中全加器标志位的逻辑设计与应用";汤龙梅;《福建工程学院学报》;20170630;全文 *

Also Published As

Publication number Publication date
CN110995246A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN110995246B (zh) 一种带复位功能的低功耗全加器电路
Zhang et al. A novel hybrid pass logic with static CMOS output drive full-adder cell
Goel et al. Design of robust, energy-efficient full adders for deep-submicrometer design using hybrid-CMOS logic style
Chang et al. A review of 0.18-/spl mu/m full adder performances for tree structured arithmetic circuits
US7904874B2 (en) Opposite-phase scheme for peak current reduction
Goel et al. On the design of low-energy hybrid CMOS 1-bit full adder cells
Bazzazi et al. Design and Implementation of Full Adder Cell with the GDI Technique Based on 0.18 µm CMOS Technology
Navarro-Botello et al. Analysis of high-performance fast feedthrough logic families in CMOS
Moaiyeri et al. Two New Low-Power and High-Performance Full Adders.
US20080001628A1 (en) Level conversion circuit
US7508233B2 (en) Full-adder of complementary carry logic voltage compensation
Kandpal et al. Design of low power and high speed XOR/XNOR circuit using 90 nm CMOS technology
US7714627B1 (en) Double-triggered logic circuit
US20040051563A1 (en) Symmetric differential logic circuits
Abou Rahal et al. Low power GDI ALU design with mixed logic adder functionality
Guan et al. Performance analysis of low power null convention logic units with power cutoff
CN210120546U (zh) 一种cmos组合逻辑电路
Roberts et al. Design and Analysis of Improved Low Power and High-Speed N-Bit Adder
Haribabu et al. Design and Implementation of Ripple Carry Adder using Various CMOS Full Adder Circuits in 180nm and 130nm Technology
Mittal et al. Designing of Multiplexer and de-Multiplexer using different Adiabatic Logic in 90nm Technology
KR102221585B1 (ko) Xor-xnor 로직회로
Mahendran CMOS full adder cells based on modified full swing restored complementary pass transistor logic for energy efficient high speed arithmetic applications
Lin Low power latch-adder based multiplier design
Bijwar Design and Analysis of High Speed Low Power Hybrid Adder Using Transmission Gates
Verma et al. Design and Analysis of Groundless XNOR Gate topology in 90nm Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant