CN110990201A - 一种自愈管理控制器、SoC及自愈方法 - Google Patents

一种自愈管理控制器、SoC及自愈方法 Download PDF

Info

Publication number
CN110990201A
CN110990201A CN201911196633.3A CN201911196633A CN110990201A CN 110990201 A CN110990201 A CN 110990201A CN 201911196633 A CN201911196633 A CN 201911196633A CN 110990201 A CN110990201 A CN 110990201A
Authority
CN
China
Prior art keywords
self
soc
core
healing
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911196633.3A
Other languages
English (en)
Other versions
CN110990201B (zh
Inventor
赵月明
张勇
常迎辉
杨松芳
刘长龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201911196633.3A priority Critical patent/CN110990201B/zh
Publication of CN110990201A publication Critical patent/CN110990201A/zh
Application granted granted Critical
Publication of CN110990201B publication Critical patent/CN110990201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种自愈管理控制器、SoC及自愈方法，属于集成电路技术领域。本发明SoC包括IP核、自愈管理控制器和嵌入式FPGA，自愈管理控制器包括CPU、寄存器模块和Tap控制器，Tap控制器通过JTAG链与各多路选择器连接，寄存器模块包括故障标识寄存器和控制信息寄存器。本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。

Description

一种自愈管理控制器、SoC及自愈方法
技术领域
本发明涉及集成电路技术领域，特别是指一种自愈管理控制器、SoC及自愈方法。
背景技术
随着集成电路特征尺寸的不断缩小，SoC可靠性问题日益严峻，当SoC芯片出现功能性故障或者可靠性故障时，传统的纠错方法主要是模块冗余方法。然而，关键部件完全备份（如三模冗余）的方法，存在资源开销大和环境自适应能力低的问题；对于可重构硬件，除了模块冗余容错方法外，通过增加额外处理器控制系统实现避开故障区的重构也是其主要的容错方法，但增加额外控制器实现重构的方法，其容错控制算法复杂、重构时间长，且当控制器发生故障时重构将无法实现。
在可靠性集成电路SoC芯片设计中，其中很有意义的一块是如何通过SoC自愈技术有效的提高SoC芯片的运行寿命，增强相关电子设备的可靠性，这是关系到通用电子设备SoC器件可靠性水平的一项重要质量保证。
发明内容
本发明所要解决的技术问题是提供一种自愈管理控制器、SoC及自愈方法，其使用嵌入式FPGA替代SoC中的故障IP核，通过在嵌入式FPGA中对故障IP核进行逻辑重构并更改模块间互连关系，达到对SoC中故障IP核的功能修复。
为解决上述技术领域问题，本发明采用的技术方案是：
一种自愈管理控制器，用于对SoC进行自愈控制，所述SoC包括IP核以及与IP核通过多路选择器相并联的嵌入式FPGA；该自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识SoC中IP核的运行状态，所述控制信息寄存器用于存储CPU发来的多路选择器控制信息，所述Tap控制器根据多路选择器控制信息通过JTAG链更改SoC中相应多路选择器的控制位；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
一种具有自愈功能的SoC，包括IP核，还包括自愈管理控制器以及与IP核通过多路选择器相并联的嵌入式FPGA；所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述Tap控制器通过JTAG链与各多路选择器连接；所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识各IP核的运行状态，所述控制信息寄存器用于存储CPU发来的针对多路选择器的控制信息；所述Tap控制器根据所述控制信息，通过更改相应多路选择器的控制位，改变互连关系，使相应的嵌入式FPGA替代故障IP核；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
进一步地，所述SoC的总线外设类IP核共同与同一个嵌入式FPGA通过一多路选择器相并联。
进一步地，所述SoC的加速器中的多级IP核共同对应于同一个嵌入式FPGA，多级IP核中的每一个IP核分别通过一多路选择器与该嵌入式FPGA相并联。
进一步地，还包括FLASH存储器，所有用于替代故障IP核的码流信息均预先存储在该FLASH存储器中。
一种基于嵌入式FPGA的SoC自愈方法，应用于具有自愈管理控制器和FLASH存储器的SoC，所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器；包括以下步骤：
（1）对SoC中各IP核进行分类，为加速器及总线外设IP核分配嵌入式FPGA；
（2）将嵌入式FPGA与相应的IP核通过多路选择器相并联；
（3）使用JTAG链将多路选择器与Tap控制器连接，将各IP核的运行状态输出接口与所述故障标识寄存器连接，并将FLASH存储器与各嵌入式FPGA连接；
（4）通过自愈管理控制器的CPU进行定时巡检，读取故障标识寄存器，识别发生故障的IP核；
（5）当识别到故障IP核时，关闭SoC系统时钟，CPU输出多路选择器控制信息到控制信息寄存器中， Tap控制器通过JTAG链更改更改相应多路选择器的控制位，改变互连关系，屏蔽掉故障IP核；
（6）自愈管理控制器从FLASH存储器中读取用于替代故障IP核的码流信息，并将该码流信息写入相应的嵌入式FPGA，使该嵌入式FPGA代替故障IP核；
（7）开启SoC系统时钟，嵌入式FPGA接替故障IP核继续工作，完成SoC的自愈。
采用上述技术方案带来的有益效果是：
1．本发明提供了一种新型的基于嵌入式FPGA的SoC自愈技术，可以利用嵌入式FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，延长SoC的使用寿命，提高SoC的可靠性。
2．本发明中自愈管理控制器能够实时监测SoC中各IP核的工作状态，一旦某个IP核发生故障，自愈管理控制器可以识别出故障IP核，通过JTAG扫描链更改连接关系，并在嵌入式FPGA中对故障IP核进行逻辑重构，保障了SoC的不间断工作。
3.本发明中一个嵌入式FPGA可以作为SoC中多个IP核的备份，其中某个IP核发生故障，均能由该嵌入式FPGA进行逻辑重构完成自愈，极大地节省了自愈逻辑资源开销。
附图说明
图1 是本发明实施例中自愈方法的流程图。
图2是本发明实施例中具有自愈功能SoC的整体结构示意图。
图3是本发明实施例中自愈管理控制器的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的说明。
一种自愈管理控制器，用于对SoC进行自愈控制，所述SoC包括IP核以及与IP核通过多路选择器相并联的嵌入式FPGA；该自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识SoC中IP核的运行状态，所述控制信息寄存器用于存储CPU发来的多路选择器控制信息，所述Tap控制器根据多路选择器控制信息通过JTAG链更改SoC中相应多路选择器的控制位；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
一种具有自愈功能的SoC，包括IP核，还包括自愈管理控制器以及与IP核通过多路选择器相并联的嵌入式FPGA；所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述Tap控制器通过JTAG链与各多路选择器连接；所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识各IP核的运行状态，所述控制信息寄存器用于存储CPU发来的针对多路选择器的控制信息；所述Tap控制器根据所述控制信息，通过更改相应多路选择器的控制位，改变互连关系，使相应的嵌入式FPGA替代故障IP核；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
进一步地，所述SoC的总线外设类IP核共同与同一个嵌入式FPGA通过一多路选择器相并联。
进一步地，所述SoC的加速器中的多级IP核共同对应于同一个嵌入式FPGA，多级IP核中的每一个IP核分别通过一多路选择器与该嵌入式FPGA相并联。
进一步地，还包括FLASH存储器，所有用于替代故障IP核的码流信息均预先存储在该FLASH存储器中。
一种基于嵌入式FPGA的SoC自愈方法，应用于具有自愈管理控制器和FLASH存储器的SoC，所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器；包括以下步骤：
（1）对SoC中各IP核进行分类，为加速器及总线外设IP核分配嵌入式FPGA；
（2）将嵌入式FPGA与相应的IP核通过多路选择器相并联；
（3）使用JTAG链将多路选择器与Tap控制器连接，将各IP核的运行状态输出接口与所述故障标识寄存器连接，并将FLASH存储器与各嵌入式FPGA连接；
（4）通过自愈管理控制器的CPU进行定时巡检，读取故障标识寄存器，识别发生故障的IP核；
（5）当识别到故障IP核时，关闭SoC系统时钟，CPU输出多路选择器控制信息到控制信息寄存器中， Tap控制器通过JTAG链更改更改相应多路选择器的控制位，改变互连关系，屏蔽掉故障IP核；
（6）自愈管理控制器从FLASH存储器中读取用于替代故障IP核的码流信息，并将该码流信息写入相应的嵌入式FPGA，使该嵌入式FPGA代替故障IP核；
（7）开启SoC系统时钟，嵌入式FPGA接替故障IP核继续工作，完成SoC的自愈。
具体来说，如图1所示，一种基于嵌入式FPGA的SoC自愈方法，包括以下具体步骤：
步骤1：按功能分类SoC各模块（即IP核），按照功能分类列举出可以通过嵌入式FPGA逻辑重构完成自愈的模块；
在本实施例中，整体的SoC自愈电路结构如图2所示，主要包括CPU、RAM、ROM、系统总线、总线外设、加速器、嵌入式FPGA和自愈管理控制器。其中为了节省逻辑开销，一般原则是使多个小模块能够共享一块嵌入式FPGA来完成逻辑重构，基于此，SoC电路中多个外设模块可以共享一块嵌入式FPGA，当任何一个外设模块发生故障均可由该嵌入式FPGA完成自愈；加速器中各流水线层级可以共享一块嵌入式FPGA，任何一个外设模块发生故障均可由该嵌入式FPGA完成自愈。
步骤2：插入MUX（多路选择器）单元并使用JTAG链连接：在可通过嵌入式FPGA完成逻辑重构的模块与FPGA之间插入MUX单元，并将MUX单元通过JTAG链连接；
SoC中各模块进行分类后，对需要通过嵌入式FPGA进行逻辑重构完成自愈的模块与嵌入式FPGA之间插入MUX单元，图2中外设1、外设2和外设3共享与嵌入式FPGA插入一个MUX单元；加速器中Stage1、Stage2和Stage3与嵌入式FPGA插入MUX单元。然后JTAG链连接所有的MUX单元，以便发生模块故障后， JTAG链可以更改MUX单元选择值来改变各模块的互连关系。
步骤3：建立自愈管理控制器及相关连接：设计自愈管理控制器来识别故障模块并通过JTAG链更改模块互连完成自愈。
建立如图3所示的自愈管理控制器电路，一是用来识别SoC中故障模块并通过JTAG链更改模块互连关系完成自愈；二是建立外部FLASH与嵌入式FPGA的连接，用于搬移FLASH中码流信息到嵌入式FPGA中对故障模块完成逻辑重构。
图3自愈管理控制器电路主要包含CPU、系统总线、寄存器模块、ROM和Tap控制器。其中ROM中保存CPU需要运行的用于监测识别故障模块的程序；程序运行时，CPU轮询读取寄存器模块中标识SoC中各功能模块运行状态的寄存器，判断出发生故障的模块；然后读取外部FLASH中预存的码流信息，并写入到相应的嵌入式FPGA完成逻辑重构；最后通过Tap控制器控制JTAG链完成模块连接关系的更改，使嵌入式FPGA替代故障模块继续工作。
步骤4：识别故障模块：CPU读取寄存器模块中的各功能模块运行状态信息，识别出故障模块。
寄存器模块中对于可以通过嵌入式FPGA完成自愈的各功能模块均有相对应的状态寄存器，CPU会通过轮询读取的方式读取各状态寄存器，根据模块故障预测算法判断各模块的工作状态变化，从而识别出发生故障的模块。
步骤5：关闭系统时钟，更改互连结构屏蔽故障模块：通过JTAG链更改各MUX选择值，屏蔽故障模块。
当CPU识别出故障模块后，首先关闭系统时钟，中止当前工作，开启SoC自愈流程，然后根据连接故障模块的MUX单元在JTAG链中的位置，CPU组建恰当的码流信息通过JTAG链逐位写入MUX单元，屏蔽故障模块，切换到相对应的嵌入式FPGA。
步骤6：嵌入式FPGA逻辑重构：从外部FLASH读取故障模块码流信息，写入嵌入式FPGA完成故障模块逻辑重构。
自愈管理控制器识别出故障模块后，读取预存在外部FLASH中的故障模块码流信息，通过嵌入式FPGA专用端口加载到FPGA中，在嵌入式FPGA中对故障模块进行逻辑重构。
步骤7：开启系统时钟，完成自愈：嵌入式FPGA替换故障模块后，重新开启系统时钟，故障模块的后续工作在嵌入式FPGA中继续完成。
总之，本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大地节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。
需要注意的是，以上所述仅为本发明的一种具体的实施方式。本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种自愈管理控制器，其特征在于，用于对SoC进行自愈控制，所述SoC包括IP核以及与IP核通过多路选择器相并联的嵌入式FPGA；该自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识SoC中IP核的运行状态，所述控制信息寄存器用于存储CPU发来的多路选择器控制信息，所述Tap控制器根据多路选择器控制信息通过JTAG链更改SoC中相应多路选择器的控制位；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
2.一种具有自愈功能的SoC，包括IP核，其特征在于，还包括自愈管理控制器以及与IP核通过多路选择器相并联的嵌入式FPGA；所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述Tap控制器通过JTAG链与各多路选择器连接；所述寄存器模块包括故障标识寄存器和控制信息寄存器，所述故障标识寄存器用于标识各IP核的运行状态，所述控制信息寄存器用于存储CPU发来的针对多路选择器的控制信息；所述Tap控制器根据所述控制信息，通过更改相应多路选择器的控制位，改变互连关系，使相应的嵌入式FPGA替代故障IP核；所述CPU用于执行如下程序：
（1）轮询读取故障标识寄存器，当识别到故障IP核时执行步骤（2）；
（2）将对应于故障IP核的控制信息存储到控制信息寄存器中，同时，将用于替代故障IP核的码流信息写入到相应的嵌入式FPGA中，完成自愈控制。
3.根据权利要求2所述的一种具有自愈功能的SoC，其特征在于，所述SoC的总线外设类IP核共同与同一个嵌入式FPGA通过一多路选择器相并联。
4.根据权利要求2所述的一种具有自愈功能的SoC，其特征在于，所述SoC的加速器中的多级IP核共同对应于同一个嵌入式FPGA，多级IP核中的每一个IP核分别通过一多路选择器与该嵌入式FPGA相并联。
5.根据权利要求2所述的一种具有自愈功能的SoC，其特征在于，还包括FLASH存储器，所有用于替代故障IP核的码流信息均预先存储在该FLASH存储器中。
6.一种基于嵌入式FPGA的SoC自愈方法，其特征在于，应用于具有自愈管理控制器和FLASH存储器的SoC，所述自愈管理控制器包括CPU、寄存器模块和Tap控制器，所述寄存器模块包括故障标识寄存器和控制信息寄存器；包括以下步骤：
（1）对SoC中各IP核进行分类，为加速器及总线外设IP核分配嵌入式FPGA；
（2）将嵌入式FPGA与相应的IP核通过多路选择器相并联；
（3）使用JTAG链将多路选择器与Tap控制器连接，将各IP核的运行状态输出接口与所述故障标识寄存器连接，并将FLASH存储器与各嵌入式FPGA连接；
（4）通过自愈管理控制器的CPU进行定时巡检，读取故障标识寄存器，识别发生故障的IP核；
（5）当识别到故障IP核时，关闭SoC系统时钟，CPU输出多路选择器控制信息到控制信息寄存器中， Tap控制器通过JTAG链更改更改相应多路选择器的控制位，改变互连关系，屏蔽掉故障IP核；
（6）自愈管理控制器从FLASH存储器中读取用于替代故障IP核的码流信息，并将该码流信息写入相应的嵌入式FPGA，使该嵌入式FPGA代替故障IP核；
（7）开启SoC系统时钟，嵌入式FPGA接替故障IP核继续工作，完成SoC的自愈。
CN201911196633.3A 2019-11-29 2019-11-29 一种自愈管理控制器、SoC及自愈方法 Active CN110990201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911196633.3A CN110990201B (zh) 2019-11-29 2019-11-29 一种自愈管理控制器、SoC及自愈方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911196633.3A CN110990201B (zh) 2019-11-29 2019-11-29 一种自愈管理控制器、SoC及自愈方法

Publications (2)

Publication Number Publication Date
CN110990201A true CN110990201A (zh) 2020-04-10
CN110990201B CN110990201B (zh) 2023-04-28

Family

ID=70088070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911196633.3A Active CN110990201B (zh) 2019-11-29 2019-11-29 一种自愈管理控制器、SoC及自愈方法

Country Status (1)

Country Link
CN (1) CN110990201B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113608911A (zh) * 2021-08-05 2021-11-05 电子科技大学长三角研究院(湖州) 面向SoC中ScratchPad存储器的自愈方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111217B1 (en) * 2002-02-28 2006-09-19 Xilinx, Inc. Method and system for flexibly nesting JTAG TAP controllers for FPGA-based system-on-chip (SoC)
CN101329385A (zh) * 2008-08-01 2008-12-24 炬力集成电路设计有限公司 一种片上系统的调测系统、调测方法以及片上系统
US7581117B1 (en) * 2005-07-19 2009-08-25 Actel Corporation Method for secure delivery of configuration data for a programmable logic device
CN102662645A (zh) * 2012-03-01 2012-09-12 福建星网锐捷网络有限公司 片上系统及片上系统的硬件可编程器件的配置方法
CA2792247A1 (en) * 2012-09-27 2014-03-27 Capital Normal University A high-speed communication chip of anti-irradiation interference in the harsh environment
US20140372670A1 (en) * 2013-06-17 2014-12-18 Topcon Positioning Systems, Inc. NAND Flash memory interface controller with GNSS receiver firmware booting capability
US20150149836A1 (en) * 2013-11-27 2015-05-28 Electronics And Telecommunications Research Institute Recoverable and fault-tolerant cpu core and control method thereof
CN204596391U (zh) * 2015-04-24 2015-08-26 南京德普达凌云信息技术有限公司 一种分发器
CN105279049A (zh) * 2015-06-16 2016-01-27 康宇星科技(北京)有限公司 一种故障自主恢复三模冗余容错计算机ip核的设计方法
CN105406998A (zh) * 2015-11-06 2016-03-16 天津津航计算技术研究所 基于fpga的双冗余千兆以太网介质访问控制器ip核

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111217B1 (en) * 2002-02-28 2006-09-19 Xilinx, Inc. Method and system for flexibly nesting JTAG TAP controllers for FPGA-based system-on-chip (SoC)
US7581117B1 (en) * 2005-07-19 2009-08-25 Actel Corporation Method for secure delivery of configuration data for a programmable logic device
CN101329385A (zh) * 2008-08-01 2008-12-24 炬力集成电路设计有限公司 一种片上系统的调测系统、调测方法以及片上系统
CN102662645A (zh) * 2012-03-01 2012-09-12 福建星网锐捷网络有限公司 片上系统及片上系统的硬件可编程器件的配置方法
CA2792247A1 (en) * 2012-09-27 2014-03-27 Capital Normal University A high-speed communication chip of anti-irradiation interference in the harsh environment
US20140372670A1 (en) * 2013-06-17 2014-12-18 Topcon Positioning Systems, Inc. NAND Flash memory interface controller with GNSS receiver firmware booting capability
US20150149836A1 (en) * 2013-11-27 2015-05-28 Electronics And Telecommunications Research Institute Recoverable and fault-tolerant cpu core and control method thereof
CN204596391U (zh) * 2015-04-24 2015-08-26 南京德普达凌云信息技术有限公司 一种分发器
CN105279049A (zh) * 2015-06-16 2016-01-27 康宇星科技(北京)有限公司 一种故障自主恢复三模冗余容错计算机ip核的设计方法
CN105406998A (zh) * 2015-11-06 2016-03-16 天津津航计算技术研究所 基于fpga的双冗余千兆以太网介质访问控制器ip核

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CUPPINI M 等: ""Soft-core eFPGA for Smart Power applications"" *
TURKI M 等: ""Design&Test Symposium(IDT)"" *
关俊强;左丽丽;吴维林;祝周荣;: "基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现" *
李克俭;李洋;柯宝中;雷琳;: "基于FPGA的寻址与运算操作数存储IP核设计" *
赵昌兵;付方发;肖立伊;: "数字太敏SoC的抗SEU加固设计" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113608911A (zh) * 2021-08-05 2021-11-05 电子科技大学长三角研究院(湖州) 面向SoC中ScratchPad存储器的自愈方法
CN113608911B (zh) * 2021-08-05 2023-06-27 电子科技大学长三角研究院(湖州) 面向SoC中ScratchPad存储器的自愈方法

Also Published As

Publication number Publication date
CN110990201B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US11119857B2 (en) Substitute redundant memory
US7673208B2 (en) Storing multicore chip test data
US5577199A (en) Majority circuit, a controller and a majority LSI
US7877666B2 (en) Tracking health of integrated circuit structures
CN112667450B (zh) 一种可动态配置的多核处理器容错系统
US8433950B2 (en) System to determine fault tolerance in an integrated circuit and associated methods
WO2014047225A1 (en) Substitute redundant memory
CN103077060A (zh) 主备用bios的切换方法及装置、系统
CN108255123B (zh) 基于三取二软硬件表决的列车lcu控制设备
CN110928719A (zh) Ssd低功耗模式异常处理方法、装置、计算机设备及存储介质
CN110990201A (zh) 一种自愈管理控制器、SoC及自愈方法
CN105320575B (zh) 一种双模冗余流水线的自校验及恢复装置与方法
CN220983766U (zh) 用于双核锁步的周期故障检测修复电路
CN107807902B (zh) 一种抗单粒子效应的fpga动态重构控制器
CN105607974A (zh) 高可靠性多核处理系统
Shamshiri et al. Yield and cost analysis of a reliable NoC
Almukhaizim et al. Fault tolerant design of combinational and sequential logic based on a parity check code
CN101196847A (zh) Cpu程序存储器自动维护的方法及硬件单元结构
CN215910890U (zh) 一种众核计算电路和堆叠芯片
US7337103B2 (en) Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator
CN109213638B (zh) 半导体装置
Hébert et al. A cost-effective solution to increase system reliability and maintain global performance under unreliable silicon in MPSoC
CN110825666A (zh) 基于arinc659协议的故障切换方法及其系统
Clarke et al. IBM System z10 design for RAS
Sontakke et al. Memory built-in self-repair and correction for improving yield: a review

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant