CN110955496A - 内存处理方法及装置、存储介质、电子装置 - Google Patents

内存处理方法及装置、存储介质、电子装置 Download PDF

Info

Publication number
CN110955496A
CN110955496A CN201911175756.9A CN201911175756A CN110955496A CN 110955496 A CN110955496 A CN 110955496A CN 201911175756 A CN201911175756 A CN 201911175756A CN 110955496 A CN110955496 A CN 110955496A
Authority
CN
China
Prior art keywords
memory
memory blocks
blocks
dividing
containers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911175756.9A
Other languages
English (en)
Inventor
王猛
阮学武
黄培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Dahua Technology Co Ltd
Original Assignee
Zhejiang Dahua Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Dahua Technology Co Ltd filed Critical Zhejiang Dahua Technology Co Ltd
Priority to CN201911175756.9A priority Critical patent/CN110955496A/zh
Publication of CN110955496A publication Critical patent/CN110955496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation

Abstract

本发明提供了一种内存处理方法及装置、存储介质、电子装置，其中，上述方法包括：将内存划分为N个固定大小的内存块；将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N，采用上述技术方案，解决了相关技术中内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题。

Description

内存处理方法及装置、存储介质、电子装置
技术领域
本发明涉及通信领域，具体而言，涉及一种内存处理方法及装置、存储介质、电子装置。
背景技术
对于数据存储的技术方案，相关技术中提供了一种基于大数据的检索方法，使用分布式存储架构进行并发处理，其设计的主要缺点是性能依赖集群化部署的规模，节点较少时不能体现出并行计算的优势；且分布式存储架构受限于磁盘IO，不能完全发挥CPU的计算能力；相关技术中还提供了一种基于内存计算模式的并行处理大数据存储系统及方法，结合分布式存储架构与内存，实现了一种混合存储方式解决大数据并行结算，其设计的主要缺点为多规则并发访问时性能会下降，而且在样本数据频繁刷新时SCM性能趋近于存储性能而非内存性能。
相关技术中还大多使用标准模板库(Standard Template Library，简称为STL)容器中的map进行数据记录存储，数据对比时对容器中的数据进行遍历，但在数据量级较大时，虽能保持高效的查询机制，但基于哈希冲突率升高以及红黑树的自平衡特性，导致插入与删除操作效率急剧降低，数据刷新时的维护成本较高。
现有容器方案中，数据内容在内存中分散存储，使用时需遍历整个容器，效率较低；且离散的内存只能遍历，无法引入矩阵运算等批处理方式；现有的容器方案大多不支持多线程维护，多线程进入时需加锁等待。
针对相关技术中，内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题，尚未提出有效的技术方案。
发明内容
本发明实施例提供了一种内存处理方法及装置、存储介质、电子装置，以至少解决相关技术中内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题。
根据本发明的一个实施例，提供了一种内存处理方法，包括：将内存划分为N个固定大小的内存块；将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
可选地，将N个内存块划分为M个集合之后，所述方法还包括：在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据。
可选地，将内存划分为N个固定大小的内存块之后，所述方法还包括：向多个内存块发起多线程处理流程。
可选地，针对每个内存块，内部的存储空间是连续的。
根据本发明的另一个实施例，还提供了一种内存处理装置，包括：第一划分模块，用于将内存划分为N个固定大小的内存块；第二划分模块，用于将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
可选地，所述装置还包括：第一处理模块，用于在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据。
可选地，所述装置还包括：第二处理模块，用于向多个内存块发起多线程处理流程。
可选地，针对每个内存块，内部的存储空间是连续的。
根据本发明的另一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行以上任一项内存处理方法。
根据本发明的另一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行以上任一项内存处理方法。
通过本发明，将内存划分为N个固定大小的内存块；将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N，采用上述技术方案，解决了相关技术中，内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题，提供了一种新的内存管理方案，能够支持多线程维护，降低了内存维护成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例的一种内存处理方法的计算机终端的硬件结构框图；
图2为根据本发明实施例的内存处理方法的流程图；
图3为根据本发明实施例的内存架构的示意图；
图4是根据本发明实施例的状态机的示意图；
图5是根据本发明实施例的内存处理装置的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请实施例所提供的方法实施例可以在计算机终端或者类似的运算装置中执行。以运行在计算机终端上为例，图1是本发明实施例的一种内存处理方法的计算机终端的硬件结构框图。如图1所示，计算机终端10可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示等同功能或比图1所示功能更多的不同的配置。
存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本发明实施例中的内存处理方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端10的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，简称为RF)模块，其用于通过无线方式与互联网进行通讯。
本发明实施例提供了运行于上述计算机终端的一种可选的内存处理方法，图2为根据本发明实施例的内存处理方法的流程图，如图2所示，包括以下步骤：
步骤S202：将内存划分为N个固定大小的内存块；
步骤S204：将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
通过本发明，将内存划分为N个固定大小的内存块；将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N，采用上述技术方案，解决了相关技术中，内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题，提供了一种新的内存管理方案，能够支持多线程维护，降低了内存维护成本。
通过上述步骤S202至步骤S204的操作过程，构造了内存的主要架构，简而言之，就是内存中包括了多个容器，多个容器内对应有以链式方式连接一个或内存块。
为了提高系统稳定性，可选地，将N个内存块划分为M个集合之后，在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据，也就是说，如果监测到内存的剩余存储量不够的情况下，启动内存循环利用流程，进而用新数据刷新旧数据。
进一步地，由于内存是封层管理且颗粒化，且内存块是相对独立的，因此，能够向多个内存块发起多线程处理流程，进而实现多个内存块能够同时处理任务，减少并发处理时多线程进入的等待时间。
可选地，针对每个内存块，内部的存储空间是连续的，也就是说，block内部内存为连续空间，进而能够支持引入高级运算方式进行批处理操作。
以下结合一可选实施例对上述内存管理流程进行解释说明，但不用于限定本发明实施例的上述技术方案。
本发明可选实施例提供了一种内存管理模式，取代相关技术的stl容器方案，进一步结合实际业务将内存分层管理，实现灵活且高效的内存管理方案。
如图3所示的基于内存链表的方案，将可用内存划分为若干固定大小的内存块(block)，内存块为内存管理与运算的基础单位，以及将若干内存块连接为一个链表，组成一个容器(bucket)作为业务的基本单位。
在本发明可选实施例中，在该内存模型下，将大块内存颗粒化，便于管理且支持以block为单位并发处理。block内部内存为连续空间，支持引入高级运算方式进行批处理操作。
进一步地，所有block由一个独立于实际业务的内存管理模块进行维护，使用互斥状态位标记生命周期等状态信息，回收为异步操作因此使用与回收可同步触发，带有优先级的状态标志位将真正的操作异步处理。
如图4所示，内存块流转状态机如图4所示，其中[Finding、Active]与OutOfData状态互斥，保证对比结果的完整性。Recycled为内存池中空闲内存的状态，超时可自动触发回收而无需外部模块介入。内存不足时bucket内部可触发内存循环，保证当前缓存中时的数据为最新。
基于附图4，具体流程如下：当往内存中添加特征值时，内存块处于Active状态，当填充完成时处于Normal状态。如果内存池满了，继续添加特征值时会自动触发回收机制，经过NeedRecycle和Recycled进行回收，保证当前缓存中的数据为最新。当特征检索的时间超过内存池内特征时间范围时也会自动触发回收机制。
综上，基于本发明实施例的上述技术方案，内存空间在基础内存块内部连续，支持批处理；内存管理分层且颗粒化，减少并发处理时多线程进入的等待时间；内存循环利用，刷新数据时覆盖原有老数据，占用内存相对固定且无需外部触发老化操作，系统稳定性高；数据刷新效率不受数据量级影响，使用基础内存结构存储效率高于stl容器。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
在本实施例中还提供了一种内存处理装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图5是根据本发明实施例的内存处理装置的结构框图，如图5所示，该装置包括：
第一划分模块50，用于将内存划分为N个固定大小的内存块；
第二划分模块52，用于将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
通过本发明，将内存划分为N个固定大小的内存块；将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N，采用上述技术方案，解决了相关技术中，内存的数据存储方式(例如，stl容器方案)存在维护成本高，不支持多线程维护等问题，提供了一种新的内存管理方案，能够支持多线程维护，降低了内存维护成本。
通过上述技术方案，构造了内存的主要架构，简而言之，就是内存中包括了多个容器，多个容器内对应有以链式方式连接一个或内存块。
为了提高系统稳定性，可选地，所述装置还包括：第一处理模块，用于在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据，也就是说，如果监测到内存的剩余存储量不够的情况下，启动内存循环利用流程，进而用新数据刷新旧数据。
进一步地，由于内存是封层管理且颗粒化，且内存块是相对独立的，可选地，所述装置还包括：第二处理模块，用于向多个内存块发起多线程处理流程，进而实现多个内存块能够同时处理任务，减少并发处理时多线程进入的等待时间。
可选地，针对每个内存块，内部的存储空间是连续的，也就是说，block内部内存为连续空间，进而能够支持引入高级运算方式进行批处理操作。
需要说明的是，以上技术方案可以结合使用，上述各个模块可以位于同一处理器中，也可以位于不同处理器中，本发明实施例对此不作限定。
本发明的实施例还提供了一种存储介质，该存储介质包括存储的程序，其中，上述程序运行时执行上述任一项的方法。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S1，将内存划分为N个固定大小的内存块；
S2，将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S1，将内存划分为N个固定大小的内存块；
S2，将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种内存处理方法，其特征在于，包括：
将内存划分为N个固定大小的内存块；
将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
2.根据权利要求1所述的方法，其特征在于，将N个内存块划分为M个集合之后，所述方法还包括：
在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据。
3.根据权利要求1所述的方法，其特征在于，将内存划分为N个固定大小的内存块之后，所述方法还包括：
向多个内存块发起多线程处理流程。
4.根据权利要求1至3任一项所述的方法，其特征在于，针对每个内存块，内部的存储空间是连续的。
5.一种内存处理装置，其特征在于，包括：
第一划分模块，用于将内存划分为N个固定大小的内存块；
第二划分模块，用于将N个内存块划分为M个集合，其中，M个集合中的每个集合均包含：一个或多个内存块，其中，每个集合内的内存块以链表形式保存在所述内存的每个容器中，M和N均为正整数，且M小于N。
6.根据权利要求5所述的装置，其特征在于，所述装置还包括：第一处理模块，用于在检测到所述内存的剩余存储量小于阈值的情况下，向所述内存的K个容器中的部分或全部容器发送指示信息，其中，所述指示信息用于指示所述部分或全部容器刷新保存在各自容器内的数据。
7.根据权利要求5所述的装置，其特征在于，所述装置还包括：第二处理模块，用于向多个内存块发起多线程处理流程。
8.根据权利要求5至7任一项所述的装置，其特征在于，针对每个内存块，内部的存储空间是连续的。
9.一种计算机可读的存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至4任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至4中任一项中所述的方法。
CN201911175756.9A 2019-11-26 2019-11-26 内存处理方法及装置、存储介质、电子装置 Pending CN110955496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911175756.9A CN110955496A (zh) 2019-11-26 2019-11-26 内存处理方法及装置、存储介质、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911175756.9A CN110955496A (zh) 2019-11-26 2019-11-26 内存处理方法及装置、存储介质、电子装置

Publications (1)

Publication Number Publication Date
CN110955496A true CN110955496A (zh) 2020-04-03

Family

ID=69976924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911175756.9A Pending CN110955496A (zh) 2019-11-26 2019-11-26 内存处理方法及装置、存储介质、电子装置

Country Status (1)

Country Link
CN (1) CN110955496A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241325A (zh) * 2020-12-15 2021-01-19 南京集成电路设计服务产业创新中心有限公司 一种基于内存池的超大规模集成电路数据库和设计方法
CN113064743A (zh) * 2021-04-15 2021-07-02 张荣晋 一种环形缓冲区读写方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751508A (zh) * 2003-10-20 2006-03-22 松下电器产业株式会社 多媒体数据记录装置、监视系统、以及多媒体数据记录方法
CN102394930A (zh) * 2011-11-02 2012-03-28 宇龙计算机通信科技(深圳)有限公司 移动终端、云服务器和数据处理方法
CN103577340A (zh) * 2012-07-31 2014-02-12 索尼公司 存储器管理装置和方法以及电子设备
CN103617123A (zh) * 2013-11-21 2014-03-05 珠海金山网络游戏科技有限公司 一种通过内存块实现内存管理的方法及系统
CN104731799A (zh) * 2013-12-20 2015-06-24 中国银联股份有限公司 内存数据库管理装置
CN105302737A (zh) * 2015-11-24 2016-02-03 浪潮(北京)电子信息产业有限公司 一种内存分配管理方法及系统
CN105354147A (zh) * 2014-08-20 2016-02-24 腾讯科技（深圳）有限公司 一种内存池管理方法及管理系统
CN108304259A (zh) * 2017-01-11 2018-07-20 中兴通讯股份有限公司 内存管理方法及系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751508A (zh) * 2003-10-20 2006-03-22 松下电器产业株式会社 多媒体数据记录装置、监视系统、以及多媒体数据记录方法
CN102394930A (zh) * 2011-11-02 2012-03-28 宇龙计算机通信科技(深圳)有限公司 移动终端、云服务器和数据处理方法
CN103577340A (zh) * 2012-07-31 2014-02-12 索尼公司 存储器管理装置和方法以及电子设备
CN103617123A (zh) * 2013-11-21 2014-03-05 珠海金山网络游戏科技有限公司 一种通过内存块实现内存管理的方法及系统
CN104731799A (zh) * 2013-12-20 2015-06-24 中国银联股份有限公司 内存数据库管理装置
CN105354147A (zh) * 2014-08-20 2016-02-24 腾讯科技（深圳）有限公司 一种内存池管理方法及管理系统
CN105302737A (zh) * 2015-11-24 2016-02-03 浪潮(北京)电子信息产业有限公司 一种内存分配管理方法及系统
CN108304259A (zh) * 2017-01-11 2018-07-20 中兴通讯股份有限公司 内存管理方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHAO WANG ET.AL: "A Memory Management Method for Raster Data Processing", 《2014 IEEE INTERNATIONAL CONFERENCE ON PROGRESS IN INFORMATICS AND COMPUTING》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241325A (zh) * 2020-12-15 2021-01-19 南京集成电路设计服务产业创新中心有限公司 一种基于内存池的超大规模集成电路数据库和设计方法
CN113064743A (zh) * 2021-04-15 2021-07-02 张荣晋 一种环形缓冲区读写方法和装置

Similar Documents

Publication Publication Date Title
CN110018983B (zh) 一种元数据查询方法及装置
TWI669620B (zh) Database switching method, server, storage medium, electronic device and product
CN115220918A (zh) 一种神经网络的内存分配方法及装置
CN108345462B (zh) 组件升级的方法和装置
CN110955496A (zh) 内存处理方法及装置、存储介质、电子装置
US20200327050A1 (en) Fast and safe storage space reclamation for a data storage system
CN103412825A (zh) 一种内存释放方法及装置
CN110162344A (zh) 一种隔离限流的方法、装置、计算机设备及可读存储介质
CN110825706B (zh) 一种数据压缩的方法和相关设备
CN105022593A (zh) 一种基于数据压缩和数据去冗协同的存储优化方法
CN112860412B (zh) 业务数据处理方法、装置、电子设备及存储介质
CN116662019B (zh) 请求的分配方法、装置、存储介质及电子装置
CN105930504B (zh) 一种网管时序文件并发处理系统及并发处理方法
CN114746843A (zh) 针对已分化数据恢复配置的存储器健康跟踪
CN114995770B (zh) 一种数据处理方法、装置、设备、系统及可读存储介质
CN104281587A (zh) 一种建立连接的方法及装置
CN103714059A (zh) 一种更新数据的方法及装置
CN115623080A (zh) 基于区块链的分布式存储方法、装置及计算机设备
CN102541743B (zh) 用于存储管理的方法、设备和系统
EP4213034A1 (en) Data processing system, data processing method based on blockchain, and device
CN114265845A (zh) 一种延时任务的处理方法、装置和电子设备
CN111274219B (zh) 数据存储方法及装置、存储介质、电子装置
US10747891B2 (en) Floating data protection
CN106970826A (zh) 一种基于大页的缺页异常解决方法
CN103678241A (zh) 存储器管理控制系统以及存储器管理控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200403

RJ01 Rejection of invention patent application after publication