CN110931495A - 一种三维存储器的制作方法 - Google Patents

一种三维存储器的制作方法 Download PDF

Info

Publication number
CN110931495A
CN110931495A CN201911267502.XA CN201911267502A CN110931495A CN 110931495 A CN110931495 A CN 110931495A CN 201911267502 A CN201911267502 A CN 201911267502A CN 110931495 A CN110931495 A CN 110931495A
Authority
CN
China
Prior art keywords
dimensional memory
plasma
hole
sub
injection direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911267502.XA
Other languages
English (en)
Other versions
CN110931495B (zh
Inventor
黄竹青
刘公才
王猛
黄海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911267502.XA priority Critical patent/CN110931495B/zh
Publication of CN110931495A publication Critical patent/CN110931495A/zh
Application granted granted Critical
Publication of CN110931495B publication Critical patent/CN110931495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Micromachines (AREA)

Abstract

本申请实施例公开了一种三维存储器的制作方法，该制作方法包括：在衬底的第一表面形成堆叠结构；利用第一注入方向的等离子体刻蚀三维存储器的堆叠结构，在堆叠结构中形成第一通孔，第一通孔具有第一延伸方向；其中，第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定，从而可以在第二通孔的第二延伸方向相较于第二通孔的中心轴线发生倾斜时，基于样本三维存储器的堆叠结构中第二通孔的延伸方向，调整等离子体的注入方向，缓解利用调整后的等离子体的注入方向在三维存储器的堆叠结构中形成的第一通孔的第一延伸方向相较于第一通孔的上端面的中心轴线倾斜程度，提高三维存储器的良率。

Description

一种三维存储器的制作方法
技术领域
本申请涉及三维存储器的制作技术领域，尤其涉及一种三维存储器的制作方法。
背景技术
三维存储器由于高存储密度、高稳定性和成熟的制备工艺而成为存储器闪存的主流结构。但是，随着三维存储器技术的发展，三维存储器(如3D NAND)中ON(Oxide/Nitride)的层叠数目越来越多，三维存储器的良率也越来越低。
发明内容
为解决上述技术问题，本申请实施例提供了一种三维存储器的制作方法，以提高三维存储器的良率。
为解决上述问题，本申请实施例提供了如下技术方案：
一种三维存储器的制作方法，该制作方法包括：
在衬底的第一表面形成堆叠结构；
利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构，在所述堆叠结构中形成第一通孔，所述第一通孔具有第一延伸方向；
其中，所述第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定。
可选的，所述第二延伸方向相较于所述第二通孔的第一轴线具有第一偏移方向，所述第一注入方向相较于所述第一轴线具有第二偏移方向，所述第一偏移方向和所述第二偏移方向相反；其中，所述第一轴线为所述第二通孔上端面的中心轴线。
可选的，所述第一注入方向包括第一子注入方向和第二子注入方向，利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构，在所述堆叠结构中形成第一通孔包括：
利用第一子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第一区域，利用第二子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第二区域，在所述堆叠结构中形成第一通孔；
其中，所述第二区域环设于所述第一区域四周；所述第一方向和所述第二方向不同。
可选的，所述第一注入方向的确定方法包括：
获取利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向；
基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使调整后的等离子体具有所述第一注入方向。
可选的，如果所述第一注入方向包括第一子注入方向和第二子注入方向，基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使调整后的等离子体具有所述第一注入方向包括：
基于所述第二延伸方向，调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向。
可选的，基于所述第二延伸方向，调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向包括：
基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向；
其中，所述第一方向垂直于所述三维存储器所在的平面，由所述三维存储器的堆叠结构指向所述三维存储器的衬底。
可选的，基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向包括：
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐增加，降低所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向；
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐减小，提高所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向。
可选的，该方法还包括：
在所述第一通孔表面形成通道结构；
利用第三注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分进行刻蚀。
可选的，所述利用第三注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分进行刻蚀，去除所述通道结构位于所述第一通孔底部的部分包括：
利用第三子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第一区域进行刻蚀，去除所述通道结构底部的第一区域，同时，利用第四子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第二区域进行刻蚀，去除所述通道结构底部的第二区域，所述第三子注入方向与所述第四子注入方向不同。
可选的，所述第三子注入方向为平行于所述第一通孔的上端面的中心轴线方向，所述第四子注入方向平行于所述第一延伸方向相同。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的技术方案，对所述三维存储器的堆叠结构进行刻蚀的第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定，从而可以在所述第二通孔的第二延伸方向相较于所述第二通孔的中心轴线发生倾斜时，基于样本三维存储器的堆叠结构中第二通孔的延伸方向，调整等离子体的注入方向，缓解利用调整后的等离子体的注入方向在所述三维存储器的堆叠结构中形成的第一通孔的第一延伸方向相较于所述第一通孔的上端面的中心轴线倾斜程度，尽可能使得所述第一延伸方向平行于所述第一通孔的上端面的中心轴线，以尽量在所述三维存储器的堆叠结构中形成侧壁垂直于所述三维存储器衬底的第一通孔，进而解决由于所述三维存储器结构的堆叠结构中的通孔发生倾斜导致的在对形成于该通孔侧壁表面的通道结构底部进行去除时，难以去除干净影响该三维存储器的沟道导通性能的问题以及在对形成于该通孔侧壁表面的通道结构底部进行去除时，容易对位于该通孔侧壁的通道结构造成损伤的问题，提高所述三维存储器的良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的三维存储器的制作方法流程图；
图2-图3为本申请一个实施例所提供的三维存储器的制作方法中的结构剖视图；
图4为本申请一个实施例所提供的三维存储器的制作方法中，样本三维存储器形成的第二通孔的示意图；
图5为本申请另一个实施例所提供的三维存储器的制作方法中，样本三维存储器形成的第二通孔的示意图；
图6为本申请一个实施例所提供的三维存储器的制作方法中，所述三维存储器中第一通孔的第一区域和第二区域的相对位置俯视图；
图7为本申请一个实施例所提供的三维存储器的制作方法中，对所述三维存储器中堆叠结构进行刻蚀时的结构示意图；
图8-图9为本申请一个实施例所提供的三维存储器的制作方法中的结构剖视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，随着三维存储器技术的发展，三维存储器(如3D NAND)中ON(Oxide/Nitride)的层叠数目越来越多，三维存储器的良率也越来越低。
发明人研究发现，这是由于随着三维存储器里堆叠结构中ON层叠数目的增多，三维存储器中贯穿该堆叠结构的通孔的侧壁越来越倾斜，从而在对形成于该通孔侧壁表面的通道结构底部进行去除时，难以去除干净，尤其是位于通道结构底部边缘区域的部分很容易去除不干净，影响该三维存储器的沟道导通性能。
发明人还研究发现，可以通过调整通道结构底部刻蚀过程中，不同区域的刻蚀离子浓度，增加通道结构底部边缘区域的刻蚀离子浓度，减小通道结构底部中心区域的刻蚀离子浓度，以在相同时间内，增大通道结构底部边缘区域的刻蚀量，从而减小通道结构底部边缘区域的未被刻蚀掉的部分(简称刻蚀残留部分)，进而降低位于通道结构底部边缘区域的部分去除不干净对该三维存储器的沟道导通性能的影响。
但是这种方法减小对通道结构底部边缘区域的刻蚀残留效果较为有限，而且会牺牲通道结构中心区域的刻蚀效果，对三维存储器整体的良率提升效果较为有限。
而且，由于三维存储器中贯穿该堆叠结构的通孔侧壁越来越倾斜，从而在对形成于该通孔侧壁表面的通道结构底部进行去除时，容易对位于该通孔侧壁的通道结构造成损伤。
有鉴于此，本申请实施例提供了一种三维存储器的制作方法，如图1所示，该制作方法包括：
S1：如图2所示，在衬底01的第一表面形成堆叠结构02。
具体的，在本申请的一个实施例中，所述衬底为单晶硅衬底，所述堆叠结构为包括多个堆叠单元，所述堆叠单元包括层叠的氧化物层和氮化物层，即ON叠层。可选的，在本申请的一个实施例中，所述堆叠结构中的ON叠层数目不小于64，和/或，所述堆叠结构中形成的通孔的深宽比不小于40，但本申请对此并不做限定，具体视情况而定。
S2：如图3所示，利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构02，在所述堆叠结构02中形成第一通孔03，所述第一通孔具有第一延伸方向，可选的，所述第一通孔延伸到所述衬底01内，曝露所述衬底01部分表面；其中，所述第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定。
具体的，在本申请的一个实施例中，所述第一通孔的第一延伸方向为所述第一通孔的侧壁的延伸方向，所述第二通孔的第二延伸方向为所述第二通孔的侧壁的延伸方向。
需要说明的是，在本申请实施例中，如果所述第二注入方向平行于所述第二通孔的上端面的中心轴线，则所述第一注入方向和所述第二注入方向相同，如果所述第二注入方向与所述第二通孔的上端面的中心轴线不平行，则所述第一注入方向和所述第二注入方向不同。其中，所述第二通孔的上端面为所述第二通孔背离所述样本三维存储器中衬底一侧的端面。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述第二延伸方向相较于所述第二通孔的第一轴线具有第一偏移方向，所述第一注入方向相较于所述第一轴线具有第二偏移方向，所述第一偏移方向和所述第二偏移方向相反；其中，所述第一轴线为所述第二通孔上端面的中心轴线。
具体的，在本申请的一个实施例中，如图4所示，如果所述样本三维存储器中，所述第二通孔04的第二延伸方向B相较于所述第二通孔04的第一轴线A的向远离所述第一轴线A方向偏移(即沿第一方向X，所述第二通孔04的侧壁与所述第一轴线A之间的距离越来越大)，则所述第一注入方向相较于所述第一轴线向靠近所述第一轴线的方向偏移(即沿第一方向，所述第一注入方向与所述第一轴线之间的距离越来越小)，以减小所述第一通孔形成后，所述第一通孔的侧壁的倾斜程度；如图5所示，如果所述样本三维存储器中，所述第二通孔04的第二延伸方向B相较于所述第二通孔04的第一轴线A的向靠近所述第一轴线A方向偏移(即沿第一方向X，所述第二通孔04的侧壁与所述第一轴线A之间的距离越来越小)，则所述第一注入方向相较于所述第一轴线向远离所述第一轴线的方向偏移(即沿第一方向，所述第一注入方向与所述第一轴线之间的距离越来越大)，以减小所述第一通孔形成后，所述第一通孔的侧壁的倾斜程度。
本申请实施例所提供的三维存储器的制作方法中，对所述三维存储器的堆叠结构进行刻蚀的第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定，从而可以在所述第二通孔的第二延伸方向相较于所述第二通孔的中心轴线发生倾斜时，基于样本三维存储器的堆叠结构中第二通孔的延伸方向，调整等离子体的注入方向，缓解利用调整后的等离子体的注入方向在所述三维存储器的堆叠结构中形成的第一通孔的第一延伸方向相较于所述第一通孔的上端面的中心轴线倾斜程度，尽可能使得所述第一延伸方向平行于所述第一通孔的上端面的中心轴线，以尽量在所述三维存储器的堆叠结构中形成侧壁垂直于所述三维存储器衬底的第一通孔，进而解决由于所述三维存储器结构的堆叠结构中的通孔发生倾斜导致的在对形成于该通孔侧壁表面的通道结构底部进行去除时，难以去除干净影响该三维存储器的沟道导通性能的问题以及在对形成于该通孔侧壁表面的通道结构底部进行去除时，容易对位于该通孔侧壁的通道结构造成损伤的问题，提高所述三维存储器的良率。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一注入方向包括第一子注入方向和第二子注入方向，在本申请实施例中，利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构，在所述堆叠结构中形成第一通孔包括：
利用第一子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第一区域，利用第二子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第二区域，以在所述堆叠结构中形成第一通孔，其中，所述第二区域环设于所述第一区域四周，所述第一子方向和所述第二子方向不同。
需要说明的是，由于实际在三维存储器的堆叠结构进行刻蚀的过程中，该堆叠结构中的通孔发生倾斜的主要原因为对所述三维存储器的堆叠结构进行刻蚀过程中，对所述堆叠结构边缘区域进行刻蚀的等离子体的方向发生倾斜导致的。故在上述实施例的基础上，在本申请的一个可选实施例中，基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定所述第一注入方向时，主要是基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定所述第二子注入方向。
可选的，在上述实施例的基础上，在本申请的一个实施例中，如图6所示，所述第一通孔为圆柱形通孔，所述第一区域为圆形区域，所述第二区域为环形区域，该圆柱形通孔的半径为r，所述第一区域的半径为r1，所述第二区域沿所述第一通孔半径方向的尺寸为r2，则所述第二区域沿所述第一通孔半径方向的尺寸与所述第一通孔的半径的比例不大于10％，即r2/r≤10％，如所述第一通孔的半径为150mm，则所述第二区域的尺寸为15mm或10mm，即所述第二区域为从所述第一通孔的外围向所述第一通孔的中心延伸至15mm或10mm的区域，但本申请对此并不做限定，具体视利用第二注入方向的等离子体在所述样本三维存储器的堆叠结构中进行刻蚀时，形成的第二通孔的第二延伸方向相较于第二通孔的第一轴线的偏移程度而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一注入方向的确定方法包括：
获取利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向；
基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使得调整后的等离子体具有所述第一注入方向。
可选的，在本申请实施例中，基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使得调整后的等离子体具有所述第一注入方向包括：基于所述第二延伸方向，调整具有第二注入方向的等离子体的注入方向对应的工艺参数，使得调整后的等离子体具有所述第一注入方向。
由前述可知，实际在三维存储器的堆叠结构进行刻蚀的过程中，该堆叠结构中的通孔发生倾斜主要原因为对所述三维存储器的堆叠结构进行刻蚀过程中，对所述堆叠结构边缘区域进行刻蚀的等离子体的方向发生倾斜导致的。故在上述实施例的基础上，在本申请的一个可选实施例中，基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使调整后的等离子体具有所述第一注入方向包括：基于所述第二延伸方向，调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向。需要说明的是，在本申请实施例中，所述第一区域对应的第一子注入方向可选为垂直于所述堆叠结构，或目前三维存储器的堆叠结构刻蚀过程中所采用的注入方向，即所述三维存储器的堆叠结构中第一区域对应的第一注入方向与所述样本三维存储器的堆叠结构中第一区域的注入方向相同，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，如图7所示，基于所述第二延伸方向，调整所述三维存储器的第二区域的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向包括：基于所述第二延伸方向，调整所述三维存储器对应的边缘环04在第一方向X上的位置，以调整所述三维存储器的第二区域022对应的等离子体的注入方向，使得所述三维存储器的第二区域022对应的等离子体具有第二子注入方向；其中，所述第一方向X垂直于所述三维存储器所在的平面，由所述三维存储器的堆叠结构指向所述三维存储器的衬底。
具体的，在本申请实施例中，在对所述三维存储器的等离子体刻蚀设备中，所述三维存储器放置在静电吸盘上，所述静电吸盘与位于所述三维存储器上方的第一电极之间形成第一电容C1，所述边缘环与位于所述三维存储器上方的第二电极之间形成第二电容C2，通过调整所述边缘环在所述第一方向上的位置，可以改变所述边缘环与所述第二电极之间的电场，从而改变所述三维存储器第二区域上方的电场分布，进而实现调节所述三维存储器第二区域的等离子体注入方向。
需要说明的是，在实际对三维存储器的堆叠结构进行刻蚀形成通孔的过程中，该通孔可能向远离该通孔上端面的中心轴线方向偏移，也可能向靠近该通孔的上端面的中心轴线的方向偏移。而且，发明人研究发现，所述三维存储器对应的边缘环的位置越高，对应的等离子体注入方向在第一方向上越往远离所述第一通孔的上端面的中心轴线方向偏移，所述三维存储器对应的边缘环的位置越低，对应的等离子体注入方向在第一方向上越往靠近所述第一通孔的上端面的中心轴线方向偏移。
故在上述实施例的基础上，在本申请的一个实施例中，基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域的对应等离子体的第二子注入方向包括：
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐增加，降低所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向，在所述第一方向上，所述第二子注入方向向靠近所述第一通孔的上端面的中心轴线方向偏移；
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐减小，提高所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的地热区域对应的等离子体具有第二子注入方向，在所述第一方向上，所述第二子注入方向向远离所述第一通孔的上端面的中心轴线方向偏移。
需要说明的是，在本申请实施例中，所述边缘环为环设于所述三维存储器周围的刻蚀环，降低所述三维存储器对应的边缘环在第一方向上的位置是指将所述三维存储器对应的边缘环向靠近所述三维存储器中衬底所在平面方向移动，即向下移动，提高所述三维存储器对应的边缘环在第一方向上的位置是指将所述三维存储器对应的边缘环向远离所述三维存储器中衬底所在平面方向移动，即向上移动。
在上述实施例的基础上，在本申请的一个实施例中，该方法还包括：预先获取所述三维存储器对应的边缘环的位置及其对应的等离子体注入方向，以便于后续在基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域的对应等离子体的第二子注入方向时可以基于第二延伸方向，通过查询该所述三维存储器对应的边缘环的位置及其对应的等离子体注入方向，直接将所述三维存储器对应的边缘环在第一方向上的位置移动到位，以缩短所述三维存储器的第二区域的对应等离子体的第二子注入方向的调整时间。
在上述任一实施例的基础上，在本申请的一个实施例中，该方法还包括：
如图8所示，在所述第一通孔的表面形成通道结构06，即所述通道结构06覆盖所述第一通孔的侧壁和所述第一通孔的底部；
如图9所示，利用第三注入方向的等离子体对所述通道结构06位于所述第一通孔底部的部分进行刻蚀，去除所述通道结构06位于所述第一通孔底部的部分。
在上述实施例的基础上，在本申请的一个实施例中，所述第三注入方向与所述第一通孔的第一延伸方向相同，以使得第三注入方向的等离子体可以顺利达到所述通道结构的底部，对所述通道结构的底部进行刻蚀，提高所述通道结构底部的去除效果。
具体的，在上述实施例的基础上，在本申请的一个实施例中，所述通道结构的底部包括第三区域和第四区域，所述第四区域环设于所述第三区域的四周，所述第三注入方向包括第三子注入方向和第四子注入方向，利用第三注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分进行刻蚀，去除所述通道结构位于所述第一通孔底部的部分包括：
利用第三子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第一区域进行刻蚀，去除所述通道结构底部的第一区域，同时，利用第四子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第二区域进行刻蚀，去除所述通道结构底部的第二区域。
需要说明的是，在本申请实施例中，所述第三子注入方向与所述第四子注入方向可以相同，也可以不同，本申请对此并不做限定，具体视情况而定。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述第三子注入方向为平行于所述第一通孔的上端面的中心轴线方向，所述第四子注入方向平行于所述第一通孔的侧壁延伸方向，即所述第四子注入方向与所述第一延伸方向相同。
需要说明的是，在本申请实施例中，如果所述第一延伸方向垂直于所述三维存储器衬底，则所述第四子注入方向垂直于所述三维存储器的衬底，如果所述第一延伸方向与所述三维存储器的衬底成一定夹角，则所述第四子注入方向与所述三维存储器的衬底也成该夹角。
综上可知，本申请实施例所提供的三维存储器的制作方法，对所述三维存储器的堆叠结构进行刻蚀的第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定，从而可以在所述第二通孔的第二延伸方向相较于所述第二通孔的中心轴线发生倾斜时，基于样本三维存储器的堆叠结构中第二通孔的延伸方向，调整等离子体的注入方向，缓解利用调整后的等离子体的注入方向在所述三维存储器的堆叠结构中形成的第一通孔的第一延伸方向相较于所述第一通孔的上端面的中心轴线倾斜程度，尽可能使得所述第一延伸方向平行于所述第一通孔的上端面的中心轴线，以尽量在所述三维存储器的堆叠结构中形成侧壁垂直于所述三维存储器衬底的第一通孔，进而解决由于所述三维存储器结构的堆叠结构中的通孔发生倾斜导致的在对形成于该通孔侧壁表面的通道结构底部进行去除时，难以去除干净影响该三维存储器的沟道导通性能的问题以及在对形成于该通孔侧壁表面的通道结构底部进行去除时，容易对位于该通孔侧壁的通道结构造成损伤的问题，提高所述三维存储器的良率。
而且，本申请实施例所提供的三维存储器的制作方法，在利用第三注入方向的等离子体对位于所述第一通孔内的通道结构进行刻蚀时，所述第三注入方向与所述第一通孔的第一延伸方向相同，从而使得第三注入方向的等离子体可以顺利达到所述通道结构的底部，对所述通道结构的底部进行刻蚀，提高所述通道结构底部的去除效果，降低所述第三注入方向的等离子体对所述通道结构位于所述第一通孔侧壁的部分造成损伤的概率，进一步提高所述三维存储器的良率。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种三维存储器的制作方法，其特征在于，该制作方法包括：
在衬底的第一表面形成堆叠结构；
利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构，在所述堆叠结构中形成第一通孔，所述第一通孔具有第一延伸方向；
其中，所述第一注入方向基于利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向确定。
2.根据权利要求1所述的制作方法，其特征在于，所述第二延伸方向相较于所述第二通孔的第一轴线具有第一偏移方向，所述第一注入方向相较于所述第一轴线具有第二偏移方向，所述第一偏移方向和所述第二偏移方向相反；
其中，所述第一轴线为所述第二通孔上端面的中心轴线。
3.根据权利要求1所述的制作方法，其特征在于，所述第一注入方向包括第一子注入方向和第二子注入方向，利用第一注入方向的等离子体刻蚀所述三维存储器的堆叠结构，在所述堆叠结构中形成第一通孔包括：
利用第一子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第一区域，利用第二子注入方向的等离子体刻蚀所述三维存储器的堆叠结构的第二区域，在所述堆叠结构中形成第一通孔；
其中，所述第二区域环设于所述第一区域四周；所述第一方向和所述第二方向不同。
4.根据权利要求1-3任一项所述的制作方法，其特征在于，所述第一注入方向的确定方法包括：
获取利用第二注入方向的等离子体在样本三维存储器的堆叠结构中形成的第二通孔的第二延伸方向；
基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使调整后的等离子体具有所述第一注入方向。
5.根据权利要求4所述的制作方法，其特征在于，如果所述第一注入方向包括第一子注入方向和第二子注入方向，基于所述第二延伸方向，调整具有第二注入方向的等离子体的工艺参数，使调整后的等离子体具有所述第一注入方向包括：
基于所述第二延伸方向，调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向。
6.根据权利要求5所述的制作方法，其特征在于，基于所述第二延伸方向，调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向包括：
基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向；
其中，所述第一方向垂直于所述三维存储器所在的平面，由所述三维存储器的堆叠结构指向所述三维存储器的衬底。
7.根据权利要求6所述的制作方法，其特征在于，基于所述第二延伸方向，调整所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向包括：
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐增加，降低所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向；
如果沿所述第一方向，所述第二延伸方向与所述第二通孔的第一轴线之间的距离逐渐减小，提高所述三维存储器对应的边缘环在第一方向上的位置，以调整所述三维存储器的第二区域对应的等离子体的注入方向，使得所述三维存储器的第二区域对应的等离子体具有第二子注入方向。
8.根据权利要求1所述的制作方法，其特征在于，该方法还包括：
在所述第一通孔表面形成通道结构；
利用第三注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分进行刻蚀。
9.根据权利要求8所述的制作方法，其特征在于，所述利用第三注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分进行刻蚀，去除所述通道结构位于所述第一通孔底部的部分包括：
利用第三子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第一区域进行刻蚀，去除所述通道结构底部的第一区域，同时，利用第四子注入方向的等离子体对所述通道结构位于所述第一通孔底部的部分的第二区域进行刻蚀，去除所述通道结构底部的第二区域，所述第三子注入方向与所述第四子注入方向不同。
10.根据权利要求9所述的制作方法，其特征在于，所述第三子注入方向为平行于所述第一通孔的上端面的中心轴线方向，所述第四子注入方向平行于所述第一延伸方向相同。
CN201911267502.XA 2019-12-11 2019-12-11 一种三维存储器的制作方法 Active CN110931495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911267502.XA CN110931495B (zh) 2019-12-11 2019-12-11 一种三维存储器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911267502.XA CN110931495B (zh) 2019-12-11 2019-12-11 一种三维存储器的制作方法

Publications (2)

Publication Number Publication Date
CN110931495A true CN110931495A (zh) 2020-03-27
CN110931495B CN110931495B (zh) 2021-03-19

Family

ID=69860047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911267502.XA Active CN110931495B (zh) 2019-12-11 2019-12-11 一种三维存储器的制作方法

Country Status (1)

Country Link
CN (1) CN110931495B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383775A2 (fr) * 2010-04-30 2011-11-02 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédée pour obtenir une couche d'A1N à flancs sensiblement verticaux
CN107482017A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种3d nand闪存沟道孔的制备工艺
CN111094891A (zh) * 2017-10-13 2020-05-01 株式会社日立高新技术 图案测量装置及图案测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383775A2 (fr) * 2010-04-30 2011-11-02 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédée pour obtenir une couche d'A1N à flancs sensiblement verticaux
CN107482017A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种3d nand闪存沟道孔的制备工艺
CN111094891A (zh) * 2017-10-13 2020-05-01 株式会社日立高新技术 图案测量装置及图案测量方法

Also Published As

Publication number Publication date
CN110931495B (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
WO2020154997A1 (en) Staircase formation in three-dimensional memory device
US20070004137A1 (en) Method of manufacturing semiconductor device
CN1519917A (zh) 具有在位线方向延伸以接触存储节点的接触体的半导体器件的制造方法
WO2019135906A1 (en) Memory cell with a flat-topped floating gate structure
CN110931495B (zh) 一种三维存储器的制作方法
US20150179821A1 (en) Selective gate oxide properties adjustment using fluorine
US20240130137A1 (en) Three-dimensional memory device containing self-aligned ferroelectric memory elements and method of making the same
CN108735795B (zh) (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
CN1149672C (zh) 半导体装置及其制造方法
US20230165004A1 (en) Microelectronic devices with tiered decks of aligned pillars exhibiting bending and related methods
CN1617327A (zh) 浅沟渠隔离结构及其沟渠的制造方法
CN112928094A (zh) 半导体结构及其制造方法
CN102376563B (zh) 平坦化凹槽和形成半导体结构的方法
CN1440049A (zh) 半导体装置的制造方法
US9401310B2 (en) Method to form trench structure for replacement channel growth
CN103021853B (zh) 处理半导体器件的方法及半导体器件
US8975731B2 (en) Semiconductor device having an insulating layer structure and method of manufacturing the same
TWI646606B (zh) Grooved power transistor manufacturing method
CN105826268A (zh) 半导体器件的制造方法
JP2010087130A (ja) 半導体装置の製造方法
CN110379850B (zh) 沟槽式功率晶体管制法
US20110042777A1 (en) Deep trench isolation structure
CN113451134B (zh) 一种半导体器件的形成方法
CN1949519A (zh) 动态随机存取存储器及其制造方法
CN1290179C (zh) 控制沟槽顶部尺寸的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant