CN110806990A - 一种存储器集成电路及其预取方法 - Google Patents

一种存储器集成电路及其预取方法 Download PDF

Info

Publication number
CN110806990A
CN110806990A CN201910977640.0A CN201910977640A CN110806990A CN 110806990 A CN110806990 A CN 110806990A CN 201910977640 A CN201910977640 A CN 201910977640A CN 110806990 A CN110806990 A CN 110806990A
Authority
CN
China
Prior art keywords
module
data
integrated circuit
electrically connected
normal request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910977640.0A
Other languages
English (en)
Inventor
向彦瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Howell Information Technology Co Ltd
Original Assignee
Sichuan Howell Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Howell Information Technology Co Ltd filed Critical Sichuan Howell Information Technology Co Ltd
Priority to CN201910977640.0A priority Critical patent/CN110806990A/zh
Publication of CN110806990A publication Critical patent/CN110806990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种存储器集成电路，包括集成电路系统和中央处理器，所述集成电路系统包括正常请求发送模块，所述正常请求发送模块的输出端通过导线与正常请求接收模块的输入端电性连接，所述正常请求接收模块的输入端通过导线与数据调取模块的输出端电性连接，且数据调取模块的输入端通过导线与数据检测模块的输出端电性连接，本发明涉及存储器集成电路技术领域。该存储器集成电路及其预取方法，可实现当存储控制器内具有正常请求数据时，可直接发送至正常请求接收模块内，只有预取数据时也会优先发送正常请求数据，保证正常请求数据发送不会被延迟，提高了该存储器集成电路的带宽性能，满足实际的使用需求。

Description

一种存储器集成电路及其预取方法
技术领域
本发明涉及存储器集成电路技术领域，具体为一种存储器集成电路及其预取方法。
背景技术
存储器是现代信息技术中用于保存信息的记忆设备，其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器，在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等，在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等，计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中，它根据控制器指定的位置存入和取出信息，有了存储器，计算机才有记忆功能，才能保证正常工作，计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存)，也有分为外部存储器和内部存储器的分类方法，外存通常是磁性介质或光盘等，能长期保存信息，内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失，存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。
预取技术是通过计算和访存的重叠，在Cache可能会发生失效之前发出预取请求以便在该数据真正被使用到时己提前将数据块取入Cache，从而避免Cache失效造成的处理器停顿，现有预取技术通常会对预取请求进行优先处理，而这样会延迟了正常请求从而导致效能较低，不利于预先请求以及正常请求工作效能的提高，同时存储器集成电路的带宽性能也被降低，不满足实际的使用需求。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种存储器集成电路及其预取方法，解决了现有预取技术通常会对预取请求进行优先处理，而这样会延迟了正常请求从而导致效能较低，不利于预先请求以及正常请求工作效能的提高，同时存储器集成电路的带宽性能也被降低的问题。
技术方案
为实现以上目的，本发明通过以下技术方案予以实现：一种存储器集成电路，包括集成电路系统和中央处理器，所述集成电路系统包括正常请求发送模块，所述正常请求发送模块的输出端通过导线与正常请求接收模块的输入端电性连接，所述正常请求接收模块的输入端通过导线与数据调取模块的输出端电性连接，且数据调取模块的输入端通过导线与数据检测模块的输出端电性连接，所述数据检测模块的输出端通过导线与存储控制器的输入端电性连接，且存储控制器通过无线与数据调取模块实现双向连接，所述存储控制器的输入端通过导线与预取请求发送模块的输出端电性连接，且预取请求发送模块的输入端通过导线与预取控制器的输出端电性连接，所述正常请求发送模块的输入端通过导线与外部装置的输出端电性连接。
优选的，所述正常请求接收模块的输出端通过导线与中央处理器的输入端电性连接，所述存储控制器的输出端通过导线与中央处理器的输入端电性连接。
优选的，所述中央处理器通过无线与存储单元实现双向连接，所述中央处理器的输出端通过导线与防干扰模块的输入端电性连接，且防干扰模块的输出端通过导线与集成电路系统的输入端电性连接。
优选的，所述中央处理器的输出端通过导线与故障监测模块的输入端电性连接，且故障监测模块的输出端通过导线与集成电路系统的输入端电性连接。
优选的，所述中央处理器的输出端通过导线与无线传输模块的输入端电性连接，且无线传输模块通过无线与展示中心实现双向连接。
优选的，所述展示单元包括微型处理器，且微型处理器的输入端通过导线与信息转码器的输出端电性连接，所述微型处理器通过无线与信息存储器实现双向连接。
优选的，所述微型处理器通过无线与显示中心实现双向连接。
本发明还公开了一种存储器集成电路的预取方法，具体包括以下步骤：
S1、外部装置通过正常请求发送模块将正常请求信息发送至正常请求接收模块内进行接收，预取控制器通过预取请求发送模块将预取请求信息发送至存储控制器内进行接收，通过数据检测模块可对存储控制器中的数据进行检测；
S2、根据S1中，若检测出来的数据为正常请求数据，则有数据调取模块直接将存储控制器中的正常请求数据发送至正常请求接收模块中，若检测出存储控制器中没有正常请求数据时，则正常请求接收模块优先将正常请求数据发送至中央处理器中，其次再通过存储控制器将预取请求数据发送至中央处理器中，通过存储单元可对两者数据进行存储；
S3、中央处理器可通过无线传输模块将存储单元内的正常请求数据或者预取请求数据发送至信息转码器中，在信息转码器中进行预处理后发送至微型处理器中，由微型处理器发送至显示中心上进行显示，同时发送至信息存储器中进行保存；
S4、通过防干扰模块可防止集成电路系统在运行时出现干扰问题，同时通过故障监测模块可避免集成电路系统在工作时出现故障问题，这样就完成了整个工作。
(三)有益效果
本发明提供了一种存储器集成电路及其预取方法。具备以下有益效果：
(1)、该存储器集成电路及其预取方法，通过集成电路系统包括正常请求发送模块，正常请求发送模块的输出端通过导线与正常请求接收模块的输入端电性连接，正常请求接收模块的输入端通过导线与数据调取模块的输出端电性连接，且数据调取模块的输入端通过导线与数据检测模块的输出端电性连接，数据检测模块的输出端通过导线与存储控制器的输入端电性连接，且存储控制器通过无线与数据调取模块实现双向连接，存储控制器的输入端通过导线与预取请求发送模块的输出端电性连接，且预取请求发送模块的输入端通过导线与预取控制器的输出端电性连接，正常请求发送模块的输入端通过导线与外部装置的输出端电性连接，正常请求接收模块的输出端通过导线与中央处理器的输入端电性连接，存储控制器的输出端通过导线与中央处理器的输入端电性连接，可实现当存储控制器内具有正常请求数据时，可直接发送至正常请求接收模块内，只有预取数据时也会优先发送正常请求数据，保证正常请求数据发送不会被延迟，提高了该存储器集成电路的带宽性能，满足实际的使用需求。
(2)、该存储器集成电路及其预取方法，通过中央处理器的输出端通过导线与防干扰模块的输入端电性连接，且防干扰模块的输出端通过导线与集成电路系统的输入端电性连接，中央处理器的输出端通过导线与故障监测模块的输入端电性连接，且故障监测模块的输出端通过导线与集成电路系统的输入端电性连接，可实现对集成电路系统在运行工作时，对其进行防干扰以及故障监测工作，保证集成电路系统的正常运行。
附图说明
图1为本发明系统的结构原理框图；
图2为本发明展示单元的结构原理框图。
图中：1-集成电路系统、11-正常请求发送模块、12-正常请求接收模块、13-数据调取模块、14-数据检测模块、15-存储控制器、16-预取请求发送模块、2-中央处理器、3-存储单元、4-防干扰模块、5-故障监测模块、6-无线传输模块、7-展示中心、71-微型处理器、72-信息转码器、73-信息存储器、74-显示中心、8-外部装置、9-预取控制器。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明实施例提供一种技术方案：一种存储器集成电路，可实现当存储控制器9内具有正常请求数据时，可直接发送至正常请求接收模块12内，只有预取数据时也会优先发送正常请求数据，保证正常请求数据发送不会被延迟，提高了该存储器集成电路的带宽性能，满足实际的使用需求，包括集成电路系统1和中央处理器2，中央处理器2的型号为ARM9，中央处理器2作为计算机系统的运算和控制核心，是信息处理和程序运行的最终执行单元，集成电路系统1包括正常请求发送模块11，正常请求发送模块11的输出端通过导线与正常请求接收模块12的输入端电性连接，正常请求接收模块12的输入端通过导线与数据调取模块13的输出端电性连接，且数据调取模块13的输入端通过导线与数据检测模块14的输出端电性连接，数据检测模块14的输出端通过导线与存储控制器15的输入端电性连接，且存储控制器15通过无线与数据调取模块13实现双向连接，存储控制器15的输入端通过导线与预取请求发送模块16的输出端电性连接，且预取请求发送模块16的输入端通过导线与预取控制器9的输出端电性连接，正常请求发送模块11的输入端通过导线与外部装置8的输出端电性连接。
本发明中，正常请求接收模块12的输出端通过导线与中央处理器2的输入端电性连接，存储控制器15的输出端通过导线与中央处理器2的输入端电性连接。
本发明中，中央处理器2通过无线与存储单元3实现双向连接，中央处理器2的输出端通过导线与防干扰模块4的输入端电性连接，且防干扰模块4的输出端通过导线与集成电路系统1的输入端电性连接。
本发明中，中央处理器2的输出端通过导线与故障监测模块5的输入端电性连接，且故障监测模块5的输出端通过导线与集成电路系统1的输入端电性连接，可实现对集成电路系统在运行工作时，对其进行防干扰以及故障监测工作，保证集成电路系统的正常运行。
本发明中，中央处理器2的输出端通过导线与无线传输模块6的输入端电性连接，且无线传输模块6通过无线与展示中心7实现双向连接，无线传输模块6是利用无线技术进行无线传输的一种模块，它被广泛地应用于电脑无线网络、无线通讯和无线控制等领域，无线传输模块6主要由发射器，接收器和控制器组成。
本发明中，展示单元7包括微型处理器71，且微型处理器71的输入端通过导线与信息转码器72的输出端电性连接，微型处理器71通过无线与信息存储器73实现双向连接。
本发明中，微型处理器71通过无线与显示中心74实现双向连接。
本发明还公开了一种存储器集成电路的预取方法，具体包括以下步骤：
S1、外部装置8通过正常请求发送模块11将正常请求信息发送至正常请求接收模块12内进行接收，预取控制器9通过预取请求发送模块16将预取请求信息发送至存储控制器15内进行接收，通过数据检测模块14可对存储控制器15中的数据进行检测；
S2、根据S1中，若检测出来的数据为正常请求数据，则有数据调取模块13直接将存储控制器15中的正常请求数据发送至正常请求接收模块12中，若检测出存储控制器15中没有正常请求数据时，则正常请求接收模块12优先将正常请求数据发送至中央处理器2中，其次再通过存储控制器15将预取请求数据发送至中央处理器2中，通过存储单元3可对两者数据进行存储；
S3、中央处理器2可通过无线传输模块6将存储单元3内的正常请求数据或者预取请求数据发送至信息转码器72中，在信息转码器72中进行预处理后发送至微型处理器71中，由微型处理器71发送至显示中心74上进行显示，同时发送至信息存储器73中进行保存；
S4、通过防干扰模块4可防止集成电路系统1在运行时出现干扰问题，同时通过故障监测模块5可避免集成电路系统1在工作时出现故障问题，这样就完成了整个工作。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种存储器集成电路，包括集成电路系统(1)和中央处理器(2)，所述集成电路系统(1)包括正常请求发送模块(11)，所述正常请求发送模块(11)的输出端通过导线与正常请求接收模块(12)的输入端电性连接，其特征在于：所述正常请求接收模块(12)的输入端通过导线与数据调取模块(13)的输出端电性连接，且数据调取模块(13)的输入端通过导线与数据检测模块(14)的输出端电性连接，所述数据检测模块(14)的输出端通过导线与存储控制器(15)的输入端电性连接，且存储控制器(15)通过无线与数据调取模块(13)实现双向连接，所述存储控制器(15)的输入端通过导线与预取请求发送模块(16)的输出端电性连接，且预取请求发送模块(16)的输入端通过导线与预取控制器(9)的输出端电性连接，所述正常请求发送模块(11)的输入端通过导线与外部装置(8)的输出端电性连接。
2.根据权利要求1所述的一种存储器集成电路，其特征在于：所述正常请求接收模块(12)的输出端通过导线与中央处理器(2)的输入端电性连接，所述存储控制器(15)的输出端通过导线与中央处理器(2)的输入端电性连接。
3.根据权利要求1所述的一种存储器集成电路，其特征在于：所述中央处理器(2)通过无线与存储单元(3)实现双向连接，所述中央处理器(2)的输出端通过导线与防干扰模块(4)的输入端电性连接，且防干扰模块(4)的输出端通过导线与集成电路系统(1)的输入端电性连接。
4.根据权利要求1所述的一种存储器集成电路，其特征在于：所述中央处理器(2)的输出端通过导线与故障监测模块(5)的输入端电性连接，且故障监测模块(5)的输出端通过导线与集成电路系统(1)的输入端电性连接。
5.根据权利要求1所述的一种存储器集成电路，其特征在于：所述中央处理器(2)的输出端通过导线与无线传输模块(6)的输入端电性连接，且无线传输模块(6)通过无线与展示中心(7)实现双向连接。
6.根据权利要求5所述的一种存储器集成电路，其特征在于：所述展示单元(7)包括微型处理器(71)，且微型处理器(71)的输入端通过导线与信息转码器(72)的输出端电性连接，所述微型处理器(71)通过无线与信息存储器(73)实现双向连接。
7.根据权利要求6所述的一种存储器集成电路，其特征在于：所述微型处理器(71)通过无线与显示中心(74)实现双向连接。
8.一种存储器集成电路的预取方法，具体包括以下步骤：
S1、外部装置(8)通过正常请求发送模块(11)将正常请求信息发送至正常请求接收模块(12)内进行接收，预取控制器(9)通过预取请求发送模块(16)将预取请求信息发送至存储控制器(15)内进行接收，通过数据检测模块(14)可对存储控制器(15)中的数据进行检测；
S2、根据S1中，若检测出来的数据为正常请求数据，则有数据调取模块(13)直接将存储控制器(15)中的正常请求数据发送至正常请求接收模块(12)中，若检测出存储控制器(15)中没有正常请求数据时，则正常请求接收模块(12)优先将正常请求数据发送至中央处理器(2)中，其次再通过存储控制器(15)将预取请求数据发送至中央处理器(2)中，通过存储单元(3)可对两者数据进行存储；
S3、中央处理器(2)可通过无线传输模块(6)将存储单元(3)内的正常请求数据或者预取请求数据发送至信息转码器(72)中，在信息转码器(72)中进行预处理后发送至微型处理器(71)中，由微型处理器(71)发送至显示中心(74)上进行显示，同时发送至信息存储器(73)中进行保存；
S4、通过防干扰模块(4)可防止集成电路系统(1)在运行时出现干扰问题，同时通过故障监测模块(5)可避免集成电路系统(1)在工作时出现故障问题，这样就完成了整个工作。
CN201910977640.0A 2019-10-15 2019-10-15 一种存储器集成电路及其预取方法 Pending CN110806990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910977640.0A CN110806990A (zh) 2019-10-15 2019-10-15 一种存储器集成电路及其预取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910977640.0A CN110806990A (zh) 2019-10-15 2019-10-15 一种存储器集成电路及其预取方法

Publications (1)

Publication Number Publication Date
CN110806990A true CN110806990A (zh) 2020-02-18

Family

ID=69488427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910977640.0A Pending CN110806990A (zh) 2019-10-15 2019-10-15 一种存储器集成电路及其预取方法

Country Status (1)

Country Link
CN (1) CN110806990A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306246A (zh) * 1999-12-10 2001-08-01 国际商业机器公司 预取由转移历史引导的指令/数据
CN103235764A (zh) * 2013-04-11 2013-08-07 浙江大学 线程感知多核数据预取自调方法
CN104636081A (zh) * 2013-11-12 2015-05-20 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
CN109284240A (zh) * 2018-10-15 2019-01-29 上海兆芯集成电路有限公司 存储器集成电路及其预取方法
US20190287532A1 (en) * 2013-11-12 2019-09-19 Apple Inc. Always-On Audio Control for Mobile Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306246A (zh) * 1999-12-10 2001-08-01 国际商业机器公司 预取由转移历史引导的指令/数据
CN103235764A (zh) * 2013-04-11 2013-08-07 浙江大学 线程感知多核数据预取自调方法
CN104636081A (zh) * 2013-11-12 2015-05-20 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
US20190287532A1 (en) * 2013-11-12 2019-09-19 Apple Inc. Always-On Audio Control for Mobile Device
CN109284240A (zh) * 2018-10-15 2019-01-29 上海兆芯集成电路有限公司 存储器集成电路及其预取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘华杰等: "数字信号处理器片上流预取存储系统的设计", 《微电子学与计算机》 *

Similar Documents

Publication Publication Date Title
US10649783B2 (en) Multicore system for fusing instructions queued during a dynamically adjustable time window
US8060701B2 (en) Apparatus and methods for low-complexity instruction prefetch system
US8977681B2 (en) Pre-fetching data
RU2438165C2 (ru) Устройство и способы для уменьшения вытеснений в многоуровневой иерархии кэша
US7299341B2 (en) Embedded system with instruction prefetching device, and method for fetching instructions in embedded systems
CN113157625B (zh) 数据传输方法、装置、终端设备及计算机可读存储介质
CN108153783A (zh) 一种数据缓存的方法和装置
CN110806990A (zh) 一种存储器集成电路及其预取方法
EP3872642B1 (en) Caching device, cache, system, method and apparatus for processing data, and medium
KR20100005539A (ko) 캐시 메모리 시스템 및 캐시의 프리페칭 방법
CN114721727B (zh) 一种处理器、电子设备及多线程共享的指令预取方法
KR100532417B1 (ko) 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법
JP2003099324A5 (zh)
CN112885102B (zh) 图像拍摄方法、装置、设备及存储介质
CN101950277B (zh) 用于微控制单元的数据传输方法与装置以及数据传输系统
CN112363895A (zh) 一种系统故障的定位方法、装置及电子设备
CN110083389A (zh) 一种分支跳转指令的预取方法、装置及设备
KR20110075638A (ko) 저 전력 트레이스 캐쉬 및 명령어 세트 예측기를 구비한 프로세서 시스템
JP4413663B2 (ja) 命令キャッシュシステム
CN106797403B (zh) 用于处理高速缓存的内容资源的服务器、客户端设备和其中的方法
CN114257575B (zh) 一种客户端数据的处理方法、装置、电子设备及存储介质
CN112433765B (zh) 一种数据存储方法、装置、处理器及电子设备
CN112948216B (zh) 数据采集方法、装置、设备及存储介质
RU2475822C1 (ru) Подсистема памяти ядра микропроцессора
CN117874083A (zh) 数据缓存方法、装置、服务器及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200218