CN110797614A - 一种具有高次模抑制的小型化基片集成波导滤波器 - Google Patents

Abstract

本发明公开了一种具有高次模抑制的小型化基片集成波导滤波器，结合了SIW与带状线技术，将带状线谐振器级联在两个SIW谐振腔之间，从而阻碍TE₂₀₁模和TE₁₀₂模在两个SIW谐振腔之间的耦合，使得所设计的滤波器具有抑制SIW高次模的特性，从而具有宽阻带抑制性能。同时，本发明通过利用SIW的双层叠层结构以及带状线谐振器的使用，能够实现SIW滤波器的小型化设计。此外，本发明通过在SIW谐振腔的不同位置刻蚀矩形槽，可以引入额外的传输零点，提高滤波器的选择性。

Description

一种具有高次模抑制的小型化基片集成波导滤波器

技术领域

本发明属于基片集成波导滤波器技术领域，具体涉及一种具有高次模抑制的小型化基片集成波导滤波器的设计。

背景技术

基片集成波导(Substrate Integrated Waveguide，SIW)滤波器由于其优异的性能，诸如高Q值，低插损，易与平面电路集成等特点，在过去数十年间受到了大量的关注，取得了许多研究成果，并且基于SIW技术的滤波器及其他微波器件已广泛应用于各类无线通信系统中。随着通信技术的不断发展，未来势必逐步迈向5G及物联网时代，更多的微小基站将装配于室内空间，这将进一步增加对滤波器需求，并且对其性能提出更高的要求，如要求更小的体积、具有较宽阻带抑制性能、高选择性等等。

目前SIW的小型化技术主要包括1/n模切割技术、多层折叠技术以及加载技术的设计。基于1/n模切割技术的SIW滤波器，其方法是沿着SIW腔体的中心线进行切割，其切口面等效为虚拟磁壁。进行切割后的滤波器，既能保留原有模式的传播特性，又能减小体积，但这种方法的不足是会造成腔体Q值的降低；多层折叠技术将SIW谐振腔垂直叠层分布，其剖面稍微增厚，但面积能急剧减小，这种方法的缺点是加工工艺复杂，成本较高。而基于加载技术的SIW小型化，它通过加载金属和超材料结构，对SIW谐振腔内场分布造成扰动，使得谐振频率降低从而实现小型化。

在实现宽阻带性能抑制方面，目前的手段主要通过耦合结构或者馈电端口，使得高次模式不能有效激励或者不能在相邻谐振腔之间相互耦合。如文献“K-band substrate-integrated waveguide resonator filter with suppressed higher-order mode”通过馈电端口设计，将馈电口置于第二个谐振模式电场最弱的地方，从而使得该谐振模式不能有效激励。文献“Multilayer substrate integrated waveguide(SIW)filters withhigher-order mode suppression”通过设计相邻谐振腔之间的耦合结构，使得高次模式不能在两个谐振腔之间相互耦合。

另一方面，由于频谱资源更加有限与拥挤，为避免频谱之间的干扰，具有高选择性的椭圆或者准椭圆滤波器受到越来越多的关注。通常，非相邻腔体之间的交叉耦合，或者源-负载耦合，可以在有限频率点上引入额外的传输零点。如在文献“Substrateintegrated waveguide cross-coupled filter with negative coupling structure”中，在一个四阶SIW滤波器中，通过在第1和第4个谐振腔之间引入一个负耦合，从而使得滤波器通带左右两侧各产生一个传输零点，从而提高滤波器的选择性。而在文献“A compactbandpass filter using quarter SIW cavity resonator with source-load crosscoupling”中，在一个基于四分之一模的二阶SIW滤波器中，通过引入源-负载之间的耦合，在滤波器通带两侧各产生两个传输零点，提高了滤波器的选择性。但这些滤波器由于高次模产生寄生通带的影响，均不能实现较宽的阻带抑制性能。

发明内容

本发明的目的是提出了一种具有高次模抑制的小型化基片集成波导滤波器，抑制TE₂₀₁和TE₁₀₂模式的传播，使得SIW滤波器具有宽阻带抑制性能，同时能够实现SIW滤波器的小型化设计，并且通过交叉耦合的引入，能够实现滤波器传输零点位置的灵活可控，进一步提高滤波器的选择性。

本发明的技术方案为：一种具有高次模抑制的小型化基片集成波导滤波器，其特征在于，包括顶层PCB板和底层PCB板，顶层PCB板和底层PCB板尺寸相同，且在相同位置分别设置有6个直径相同的螺钉孔，顶层PCB板和底层PCB板通过穿设于螺钉孔的螺钉紧密贴合在一起。

顶层PCB板的中央设置有第一矩形SIW谐振腔，底层PCB板的中央设置有第二矩形SIW谐振腔，顶层PCB板的一侧侧边设置有伸入第一矩形SIW谐振腔的共面波导输入端口，底层PCB板的对侧侧边设置有伸入第二矩形SIW谐振腔的共面波导输出端口，第一矩形SIW谐振腔与共面波导输入端口相邻的侧边中心设置有第一微带谐振器，第二矩形SIW谐振腔与第一微带谐振器同侧的侧边中心设置有第二微带谐振器，第一微带谐振器和第二微带谐振器紧密贴合构成带状线谐振器，带状线谐振器级联在第一矩形SIW谐振腔和第二矩形SIW谐振腔之间。

第一矩形SIW谐振腔四周除与第一微带谐振器连接部分以及共面波导输入端口伸入部分外等间距开设有金属化过孔，第一微带谐振器除与第一矩形SIW谐振腔连接部分外的其他三侧侧边上等间距开设有金属化过孔；第二矩形SIW谐振腔四周除与第二微带谐振器连接部分以及共面波导输出端口伸入部分外等间距开设有金属化过孔，第二微带谐振器除与第二矩形SIW谐振腔连接部分外的其他三侧侧边上等间距开设有金属化过孔；顶层PCB板和底层PCB板上的金属化过孔均构成带缺口的凸字形结构。

进一步地，第一微带谐振器和第二微带谐振器结构相同，均由两个终端开口的圆环构成，两个开口圆环的大小完全相同，并通过微带线与第一矩形SIW谐振腔或第二矩形SIW谐振腔连接，两个圆环的开口相对设置。

进一步地，顶层PCB板和底层PCB板结构相同，均采用Rogers5880基板作为电路基板，电路基板的厚度为0.508mm，介电常数为2.2，损耗角正切为0.0009，电路基板上下表面均覆盖有厚度为0.018mm的金属铜层，金属化过孔开设于电路基板上，并连通其上下表面的金属铜层。

进一步地，滤波器的尺寸参数具体为：

第一矩形SIW谐振腔和第二矩形SIW谐振腔的长度l₁＝15.4mm；

第一矩形SIW谐振腔和第二矩形SIW谐振腔的宽度w₁＝13.1mm；

带状线谐振器四周封闭腔的长度l₂＝5.16mm；

带状线谐振器四周封闭腔的宽度w₂＝3.64mm；

带状线谐振器的长度l₃＝6.26mm；

带状线谐振器的长度w₃＝0.22mm；

共面波导输入端口伸入第一矩形SIW谐振腔的长度l_g＝3mm；

共面波导输出端口伸入第二矩形SIW谐振腔的长度l_g＝3mm；

共面波导输入端口和共面波导输出端口的传输线开槽宽度w_g＝1.1mm；

共面波导输入端口和共面波导输出端口的传输线宽度w_ms＝1.6mm；

螺钉孔直径d₁＝2mm；

金属化过孔直径d₂＝0.6mm；

带状线谐振器与第一矩形SIW谐振腔或第二矩形SIW谐振腔之间耦合窗的宽度c₁＝4.76mm；

带状线谐振器的开槽宽度R₁＝2.86mm；

带状线谐振器的间距R₂＝1.5mm。

进一步地，顶层PCB板的下表面刻蚀有第一矩形槽，第一矩形槽位于第一矩形SIW谐振腔内与第一微带谐振器相对的侧边中心，底层PCB板的上表面刻蚀有第二矩形槽，第二矩形槽位于第二矩形SIW谐振腔内与第二微带谐振器相对的侧边中心。

进一步地，第一矩形槽和第二矩形槽的长度m₁＝2mm；

第一矩形槽和第二矩形槽的宽度n₁＝0.2mm；

第一矩形槽和第二矩形槽距腔体中心的距离d_x1＝5.8mm。

进一步地，顶层PCB板的下表面刻蚀有第三矩形槽和第四矩形槽，第三矩形槽位于共面波导输入端口附近，第三矩形槽和第四矩形槽关于第一矩形SIW谐振腔的腔体中心对称设置；底层PCB板的上表面刻蚀有第五矩形槽和第六矩形槽，第六矩形槽位于共面波导输出端口附近，第五矩形槽和第六矩形槽关于第二矩形SIW谐振腔的腔体中心对称设置。

进一步地，第三矩形槽、第四矩形槽、第五矩形槽和第六矩形槽的长度m₂＝1.4mm；

第三矩形槽、第四矩形槽、第五矩形槽和第六矩形槽的宽度n₂＝0.2mm；

第三矩形槽、第四矩形槽、第五矩形槽和第六矩形槽距腔体中心的距离d_x2＝4.3mm。

本发明的有益效果是：

(1)本发明结合了SIW与带状线技术，将带状线谐振器级联在两个SIW谐振腔之间，从而阻碍TE₂₀₁模和TE₁₀₂模在两个SIW谐振腔之间的耦合，使得所设计的滤波器具有抑制SIW高次模的特性，从而具有宽阻带抑制性能。

(2)本发明所设计的滤波器具有小型化特性，利用SIW的双层叠层结构，将横向面积减小了一半。

(3)由于相同谐振频率下，带状线谐振器比SIW谐振腔面积更小，因此，本发明的带状线谐振器的使用也有助于整个滤波器尺寸的小型化。

(4)本发明的双层结构有利于增加SIW谐振腔之间的交叉耦合，在SIW谐振腔之间刻蚀矩形槽，可以引入额外的传输零点，提高滤波器的选择性。

(5)本发明通过仅在SIW谐振腔侧边刻蚀一条矩形槽，也就是只引入SIW谐振腔之间的交叉耦合，通过对矩形槽具体尺寸参数的设置，可以在滤波器通带上方产生一个传输零点，从而提高通带上方的选择性。

(6)本发明在靠近共面波导输入输出端口的位置分别刻蚀一条矩阵槽，在引入SIW谐振腔之间交叉耦合的同时，进一步引入源-底层SIW谐振腔、负载-顶层SIW谐振腔之间的交叉耦合，通过对矩形槽具体尺寸参数的设置，可以在通带左右两侧分别产生一个传输零点，进一步提到滤波器的选择性。

(7)本发明引入的交叉耦合，其强度不同可以实现传输零点的可控，但不会对通带性能产生影响；通过增加矩形槽的长度，也就是增加交叉耦合强度，可以使传输零点向通带靠近，使得滤波器的选择性进一步提高。

(8)本发明设计的滤波器是全封闭的结构，通过对具体尺寸参数的设置，既保留了SIW滤波器高Q值，低损耗的优点，同时又具有高次模抑制，宽阻带抑制等优异的性能。

附图说明

图1所示为本发明实施例一提供的小型化基片集成波导滤波器立体图。

图2所示为本发明实施例一提供的小型化基片集成波导滤波器平面图。

图3所示为本发明实施例一提供的仿真及测试的S参数响应示意图。

图4所示为本发明实施例二提供的小型化基片集成波导滤波器平面图。

图5所示为本发明实施例二提供的随着矩形槽长度的变化S参数响应示意图。

图6所示为本发明实施例二提供的仿真及测试的S参数响应示意图。

图7所示为本发明实施例三提供的小型化基片集成波导滤波器平面图。

图8所示为本发明实施例三提供的随着矩形槽长度的变化S参数响应示意图。

图9所示为本发明实施例三提供的仿真及测试的S参数响应示意图。

附图标记说明：1-顶层PCB板、2-底层PCB板、3-螺钉孔、4-金属化过孔；

11-第一矩形SIW谐振腔、12-共面波导输入端口、13-第一微带谐振器、14-第一矩形槽、15-第三矩形槽、16-第四矩形槽；

21-第二矩形SIW谐振腔、22-共面波导输出端口、23-第二微带谐振器、24-第二矩形槽、25-第五矩形槽、16-第六矩形槽。

具体实施方式

现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。

本发明提供了一种具有高次模抑制的小型化基片集成波导滤波器，该滤波器结合了带状线技术，由两个SIW谐振腔及一个半波长带状线谐振器构成的三阶滤波器。SIW谐振腔分别位于滤波器的上下两层，带状线谐振器级联在两个SIW谐振腔之间，输入输出端口与SIW腔体相连，分别位于滤波器上下两层。该滤波器的主耦合路径是由顶层的SIW谐振腔耦合到带状线谐振器，再通过带状线谐振器耦合到底层的SIW谐振腔。带状线谐振器与SIW谐振腔工作在同一频率，因而该滤波器能形成一个具有三个极点的通带。对高次模来说，SIW谐振腔的第二个谐振模式为TE₂₀₁模或者TE₁₀₂模，这两个谐振模式的谐振频率距离通带较近；而带状线谐振器则不同，它的高次谐振模式离通带更远。因而，TE₂₀₁模或者TE₁₀₂模的谐振频率不能够在带状线谐振器被有效激励，从而阻碍这两个模式在谐振器之间的耦合，使得滤波器具有较宽的阻带抑制性能。通过将带状线谐振器级联在两个SIW谐振腔之间，使得该滤波器既保留了SIW的高Q值、低插损等优点，又具备带状线谐振器宽带外抑制性能的特性。

另一方面，由于两个SIW谐振腔通过叠层结构装配在一起，使得横向面积减小一半，并且级联带状线谐振器具有更小体积，从而实现了滤波器的小型化。叠层结构的另一个优势是可以在两个PCB板的交界面上刻蚀细小的矩形槽，进而增加SIW谐振腔之间的交叉耦合，从而引入传输零点以提高滤波器的选择性。这里采用两种不同刻蚀方式，引入两种不同的交叉耦合。第一种刻蚀方式是在SIW谐振腔腔体的侧边刻蚀一条细长的矩形槽，引入腔体之间的磁耦合，从而在滤波器通带上方产生一个传输零点。第二种方式是在SIW谐振腔腔体靠近输入输出端口两侧，分别刻蚀一条细长的矩形槽，除了引入腔体之间的磁耦合外，进一步引入源-底层SIW谐振腔，以及负载-顶层SIW谐振腔之间的电耦合，从而在滤波器通带两侧分别产生一个传输零点，进一步提高滤波器的选择性。通过改变矩形槽的长度，也就是改变交叉耦合的强度，可以使传输零点的位置灵活可控，而不会对滤波器通带有任何影响。

下面以三个具体实施例对本发明提供的一种具有高次模抑制的小型化基片集成波导滤波器作详细描述。

实施例一：

本发明实施例提供了一种具有高次模抑制的小型化基片集成波导滤波器，如图1和图2共同所示，包括顶层PCB板1和底层PCB板2，顶层PCB板1和底层PCB板2尺寸相同，且在相同位置分别设置有6个直径相同的螺钉孔3，顶层PCB板1和底层PCB板2通过穿设于螺钉孔3的螺钉紧密贴合在一起。

顶层PCB板1的中央设置有第一矩形SIW谐振腔11，底层PCB板2的中央设置有第二矩形SIW谐振腔21，顶层PCB板1的一侧侧边设置有伸入第一矩形SIW谐振腔11的共面波导输入端口12，底层PCB板2的对侧侧边设置有伸入第二矩形SIW谐振腔21的共面波导输出端口22，第一矩形SIW谐振腔11与共面波导输入端口12相邻的侧边中心设置有第一微带谐振器13，第二矩形SIW谐振腔21与第一微带谐振器13同侧的侧边中心设置有第二微带谐振器23，第一微带谐振器13和第二微带谐振器23紧密贴合构成带状线谐振器，带状线谐振器级联在第一矩形SIW谐振腔11和第二矩形SIW谐振腔21之间。

第一矩形SIW谐振腔11四周除与第一微带谐振器13连接部分以及共面波导输入端口12伸入部分外等间距开设有金属化过孔4，第一微带谐振器13除与第一矩形SIW谐振腔11连接部分外的其他三侧侧边上等间距开设有金属化过孔4；第二矩形SIW谐振腔21四周除与第二微带谐振器23连接部分以及共面波导输出端口22伸入部分外等间距开设有金属化过孔4，第二微带谐振器23除与第二矩形SIW谐振腔21连接部分外的其他三侧侧边上等间距开设有金属化过孔4；顶层PCB板1和底层PCB板2上的金属化过孔4均构成带缺口的凸字形结构。本发明实施例中金属化过孔4的间距小于1mm。

本发明实施例中，第一微带谐振器13和第二微带谐振器23结构相同，均由两个终端开口的圆环构成，两个开口圆环的大小完全相同，并通过微带线与第一矩形SIW谐振腔11或第二矩形SIW谐振腔21连接，两个圆环的开口相对设置。

本发明实施例中，顶层PCB板1和底层PCB板2结构相同，均采用Rogers5880基板作为电路基板，电路基板的厚度为0.508mm，介电常数为2.2，损耗角正切为0.0009，电路基板上下表面均覆盖有厚度为0.018mm的金属铜层，金属化过孔4开设于电路基板上，并连通其上下表面的金属铜层。

本发明实施例中，滤波器的尺寸参数具体设置为：

第一矩形SIW谐振腔11和第二矩形SIW谐振腔21的长度l₁＝15.4mm；

第一矩形SIW谐振腔11和第二矩形SIW谐振腔21的宽度w₁＝13.1mm；

带状线谐振器四周封闭腔的长度l₂＝5.16mm；

带状线谐振器四周封闭腔的宽度w₂＝3.64mm；

带状线谐振器的长度l₃＝6.26mm；

带状线谐振器的长度w₃＝0.22mm；

共面波导输入端口12伸入第一矩形SIW谐振腔11的长度l_g＝3mm；

共面波导输出端口22伸入第二矩形SIW谐振腔21的长度l_g＝3mm；

共面波导输入端口12和共面波导输出端口22的传输线开槽宽度w_g＝1.1mm；

共面波导输入端口12和共面波导输出端口22的传输线宽度w_ms＝1.6mm；

螺钉孔3直径d₁＝2mm；

金属化过孔4直径d₂＝0.6mm；

带状线谐振器与第一矩形SIW谐振腔11或第二矩形SIW谐振腔21之间耦合窗的宽度c₁＝4.76mm；

带状线谐振器的开槽宽度R₁＝2.86mm；

带状线谐振器的间距R₂＝1.5mm。

本发明实施例中，第一矩形SIW谐振腔11和第二矩形SIW谐振腔21工作在TE₁₀₁模式，带状线谐振器工作在其主模上，与第一矩形SIW谐振腔11和第二矩形SIW谐振腔21工作在同一频率，因而滤波器的频率响应为具有三个极点的带通响应。如图3所示为滤波器的仿真与测试结果，所设计的滤波器中心频率为10GHz，3dB带宽为840MHz。可以看到，在20GHz范围内，SIW谐振腔的高次模式TE₂₀₁模和TE₁₀₂模，几乎被抑制掉了，仿真结果来看12GHz-20GHz范围内，抑制度大于40dB；从测试结果来看，抑制度也在25dB以上。

实施例二：

本发明实施例是在实施例一的基础上，在两个矩形SIW谐振腔之间增加了交叉耦合。如图4所示，顶层PCB板1的下表面刻蚀有第一矩形槽14，第一矩形槽14位于第一矩形SIW谐振腔11内与第一微带谐振器13相对的侧边中心，底层PCB板2的上表面刻蚀有第二矩形槽24，第二矩形槽24位于第二矩形SIW谐振腔21内与第二微带谐振器23相对的侧边中心。

其中，第一矩形槽14和第二矩形槽24的长度m₁＝2mm；第一矩形槽14和第二矩形槽24的宽度n₁＝0.2mm；第一矩形槽14和第二矩形槽24距腔体中心的距离d_x1＝5.8mm。

本发明实施例中，由于第一矩形SIW谐振腔11和第二矩形SIW谐振腔21产生谐振时，其边缘具有最大的磁场分布，因此由第一矩形槽14和第二矩形槽24引入的交叉耦合为磁耦合。交叉耦合的引入，使得滤波器在其通带上方产生一个传输零点，如图5所示。此外，通过调整第一矩形槽14和第二矩形槽24的长度，也就是调整交叉耦合强度，可以实现传输零点位置的灵活控制。可以看到，随着开槽长度的增加，传输零点逐渐向通带靠近，滤波器通带上方的选择性提高，但同时也带来带外抑制的下降。值得注意的是，开槽长度的变化对带内回波损耗几乎没有影响，即不会影响通带的性能。图6为仿真与测试的结果，可以看到，仿真与测试结果几乎表现出了一致的频率响应，在通带上方产生了一个传输零点，滤波器具有较好的选择性。实施例二保持了实施例一滤波器的优良特性，包括高次模抑制性能、超过20GHz宽阻带抑制性能。

实施例三：

本发明实施例是在实施例一的基础上，在靠近滤波器输入输出端口附近，在矩形SIW谐振腔交界面上，刻蚀两条细长矩形槽，这两条细长矩形槽对称分布谐振腔两侧。如图7所示，顶层PCB板1的下表面刻蚀有第三矩形槽15和第四矩形槽16，第三矩形槽15位于共面波导输入端口12附近，第三矩形槽15和第四矩形槽16关于第一矩形SIW谐振腔11的腔体中心对称设置；底层PCB板2的上表面刻蚀有第五矩形槽25和第六矩形槽26，第六矩形槽26位于共面波导输出端口22附近，第五矩形槽25和第六矩形槽26关于第二矩形SIW谐振腔21的腔体中心对称设置。

其中，第三矩形槽15、第四矩形槽16、第五矩形槽25和第六矩形槽26的长度m₂＝1.4mm；第三矩形槽15、第四矩形槽16、第五矩形槽25和第六矩形槽26的宽度n₂＝0.2mm；第三矩形槽15、第四矩形槽16、第五矩形槽25和第六矩形槽26距腔体中心的距离d_x2＝4.3mm。

本发明实施例中，两条细长矩形槽的引入，不仅引入了两个SIW谐振腔之间交叉耦合，该交叉耦合为磁耦合；还进一步引入源-底层SIW谐振腔，顶层SIW谐振腔-负载之间的耦合，该耦合为共面波导到SIW谐振腔的耦合，为电耦合。如图8所示，可以看到，由于两个矩形槽的引入，在滤波器通带上方和通带下方分别产生了一个传输零点，并且通过调整矩形槽的长度，也就是调整交叉耦合强度，可以使得传输零点的位置可控，交叉耦合强度越强，两个传输零点将越靠近通带，滤波器的选择性也就进一步提高，但同时带外抑制性能也会降低。与实施例二相比，实施例三所提出的滤波器具有更高的选择性，并且它维持了原有滤波器高次模抑制，及宽阻带抑制等优异性能。图9为仿真与测试结果，二者几乎展现了一致的频率响应特性。该滤波器实现了高选择性，有超过20GHz的宽阻带抑制性能。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种具有高次模抑制的小型化基片集成波导滤波器，其特征在于，包括顶层PCB板(1)和底层PCB板(2)，所述顶层PCB板(1)和底层PCB板(2)尺寸相同，且在相同位置分别设置有6个直径相同的螺钉孔(3)，所述顶层PCB板(1)和底层PCB板(2)通过穿设于螺钉孔(3)的螺钉紧密贴合在一起；

所述顶层PCB板(1)的中央设置有第一矩形SIW谐振腔(11)，所述底层PCB板(2)的中央设置有第二矩形SIW谐振腔(21)，所述顶层PCB板(1)的一侧侧边设置有伸入第一矩形SIW谐振腔(11)的共面波导输入端口(12)，所述底层PCB板(2)的对侧侧边设置有伸入第二矩形SIW谐振腔(21)的共面波导输出端口(22)，所述第一矩形SIW谐振腔(11)与共面波导输入端口(12)相邻的侧边中心设置有第一微带谐振器(13)，所述第二矩形SIW谐振腔(21)与第一微带谐振器(13)同侧的侧边中心设置有第二微带谐振器(23)，所述第一微带谐振器(13)和第二微带谐振器(23)紧密贴合构成带状线谐振器，所述带状线谐振器级联在第一矩形SIW谐振腔(11)和第二矩形SIW谐振腔(21)之间；

所述第一矩形SIW谐振腔(11)四周除与第一微带谐振器(13)连接部分以及共面波导输入端口(12)伸入部分外等间距开设有金属化过孔(4)，所述第一微带谐振器(13)除与第一矩形SIW谐振腔(11)连接部分外的其他三侧侧边上等间距开设有金属化过孔(4)；所述第二矩形SIW谐振腔(21)四周除与第二微带谐振器(23)连接部分以及共面波导输出端口(22)伸入部分外等间距开设有金属化过孔(4)，所述第二微带谐振器(23)除与第二矩形SIW谐振腔(21)连接部分外的其他三侧侧边上等间距开设有金属化过孔(4)；所述顶层PCB板(1)和底层PCB板(2)上的金属化过孔(4)均构成带缺口的凸字形结构。

2.根据权利要求1所述的小型化基片集成波导滤波器，其特征在于，所述第一微带谐振器(13)和第二微带谐振器(23)结构相同，均由两个终端开口的圆环构成，两个开口圆环的大小完全相同，并通过微带线与第一矩形SIW谐振腔(11)或第二矩形SIW谐振腔(21)连接，两个圆环的开口相对设置。

3.根据权利要求1所述的小型化基片集成波导滤波器，其特征在于，所述顶层PCB板(1)和底层PCB板(2)结构相同，均采用Rogers5880基板作为电路基板，所述电路基板的厚度为0.508mm，介电常数为2.2，损耗角正切为0.0009，所述电路基板上下表面均覆盖有厚度为0.018mm的金属铜层，所述金属化过孔(4)开设于电路基板上，并连通其上下表面的金属铜层。

4.根据权利要求1所述的小型化基片集成波导滤波器，其特征在于，所述滤波器的尺寸参数具体为：

所述第一矩形SIW谐振腔(11)和第二矩形SIW谐振腔(21)的长度l₁＝15.4mm；

所述第一矩形SIW谐振腔(11)和第二矩形SIW谐振腔(21)的宽度w₁＝13.1mm；

所述带状线谐振器四周封闭腔的长度l₂＝5.16mm；

所述带状线谐振器四周封闭腔的宽度w₂＝3.64mm；

所述带状线谐振器的长度l₃＝6.26mm；

所述带状线谐振器的长度w₃＝0.22mm；

所述共面波导输入端口(12)伸入第一矩形SIW谐振腔(11)的长度l_g＝3mm；

所述共面波导输出端口(22)伸入第二矩形SIW谐振腔(21)的长度l_g＝3mm；

所述共面波导输入端口(12)和共面波导输出端口(22)的传输线开槽宽度w_g＝1.1mm；

所述共面波导输入端口(12)和共面波导输出端口(22)的传输线宽度w_ms＝1.6mm；

所述螺钉孔(3)直径d₁＝2mm；

所述金属化过孔(4)直径d₂＝0.6mm；

所述带状线谐振器与第一矩形SIW谐振腔(11)或第二矩形SIW谐振腔(21)之间耦合窗的宽度c₁＝4.76mm；

所述带状线谐振器的开槽宽度R₁＝2.86mm；

所述带状线谐振器的间距R₂＝1.5mm。

5.根据权利要求1-4任一所述的小型化基片集成波导滤波器，其特征在于，所述顶层PCB板(1)的下表面刻蚀有第一矩形槽(14)，所述第一矩形槽(14)位于第一矩形SIW谐振腔(11)内与第一微带谐振器(13)相对的侧边中心，所述底层PCB板(2)的上表面刻蚀有第二矩形槽(24)，所述第二矩形槽(24)位于第二矩形SIW谐振腔(21)内与第二微带谐振器(23)相对的侧边中心。

6.根据权利要求5所述的小型化基片集成波导滤波器，其特征在于，所述第一矩形槽(14)和第二矩形槽(24)的长度m₁＝2mm；

所述第一矩形槽(14)和第二矩形槽(24)的宽度n₁＝0.2mm；

所述第一矩形槽(14)和第二矩形槽(24)距腔体中心的距离d_x1＝5.8mm。

7.根据权利要求1-4任一所述的小型化基片集成波导滤波器，其特征在于，所述顶层PCB板(1)的下表面刻蚀有第三矩形槽(15)和第四矩形槽(16)，所述第三矩形槽(15)位于共面波导输入端口(12)附近，所述第三矩形槽(15)和第四矩形槽(16)关于第一矩形SIW谐振腔(11)的腔体中心对称设置；所述底层PCB板(2)的上表面刻蚀有第五矩形槽(25)和第六矩形槽(26)，所述第六矩形槽(26)位于共面波导输出端口(22)附近，所述第五矩形槽(25)和第六矩形槽(26)关于第二矩形SIW谐振腔(21)的腔体中心对称设置。

8.根据权利要求7所述的小型化基片集成波导滤波器，其特征在于，所述第三矩形槽(15)、第四矩形槽(16)、第五矩形槽(25)和第六矩形槽(26)的长度m₂＝1.4mm；

所述第三矩形槽(15)、第四矩形槽(16)、第五矩形槽(25)和第六矩形槽(26)的宽度n₂＝0.2mm；

所述第三矩形槽(15)、第四矩形槽(16)、第五矩形槽(25)和第六矩形槽(26)距腔体中心的距离d_x2＝4.3mm。

Images