CN110797333A - 功率模块及其制造方法 - Google Patents

Abstract

本公开关于一种功率模块及其制造方法，功率模块包括磁性组件、功率器件及导接组件。磁性组件包括本体、绕组、第一表面与第二表面。绕组设置于本体上，且第一表面相对于第二表面。功率器件设置于该磁性组件上，且包括第三表面与第四表面。第三表面相对于第四表面。导接组件设置于磁性组件上，且电连接至磁性组件与功率器件。其中功率器件的第三表面或第四表面至少部分贴附于至少一磁性组件的第一表面或第二表面，且功率器件的第三表面或第四表面至少部分位于磁性组件的第一表面或第二表面的投影包络内，以使磁性组件支撑功率器件。其中功率器件可以为裸功率芯片。

Description

功率模块及其制造方法

技术领域

本公开涉及一种功率模块，特别涉及一种优化的功率模块及其制造方法。

背景技术

随着人类智慧化生活要求的提升以及对智能型产品制造要求的提高、物联网等的兴起，社会对信息传输以及数据处理的需求也日益旺盛。其中针对集中式的数据处理中心而言，服务器可谓其最主要的关键单元，而此类服务器的主板则通常由中央处理单元(CPU)、芯片组(Chipsets)、内存等等数据处理数字芯片和其供电电源及必要外围组件所组成。然而随着单位体积内服务器处理能力的提升，也意味着这类数字芯片的数量、集成度亦需随之提升，进而导致空间占用率和功率耗损的提升。因此，系统为这些数字芯片所提供的电源(因为与数据处理芯片同在一块主板上，又称主板电源)，就被期望有更高的效率，更高的功率密度和更小的体积，来支持整个服务器乃至整个数据中心的节能和占用面积的缩减。

由于前述数字芯片的供电要求通常以低电压及大电流为之，而为了减少输出引线的损耗和阻抗影响，多于主板的位置上为其设置直接供电的电源，以尽量靠近数字芯片。因此，这类直接为芯片供电的电源，即被称为点电源(Point of the Load，POL)，其电源的输入则需由其他外加电源所提供。目前服务器主板上点电源典型的输入电压为12V左右。

另一方面，对于分布式的信息终端应用而言，由于构成组件及数字芯片等其必须被集成在很小的空间内并在长时间内持续工作，而且其供电通常是采较低的工作电压为之，通常由3V至5V的电池等电能储放装置提供。因此为其供电的电源对高效率和高功率密度的要求更加迫切。

而近年来，由于开关电源相对于线性电源可表现出更佳的效率转换，因此，开关电源的应用也日趋广泛。但是相对于线性电源而言，开关电源的电路更为复杂，而且通常还会有磁性组件/电容器等作为储能/滤波的作用，故不容易实现芯片集成的应用。

目前，针对低压直流/直流(DC/DC)转换场合，通常直接使用降压式变换电路(Buckcircuit)来实现，输出0V至5V之间的各种电压给相应的数字芯片。如图1所示，其公开一降压式变换电路的电路图。降压式变换电路包括输入滤波电容器Cin、主开关管Q1、续流管Q2、电感器L以及输出电容器Co。输入滤波电容器Cin与一电源连接，以接收输入电压Vin。主开关管Q1的一端连接于输入滤波电容Cin，另一端连接于电感L，主开关管Q1进行导通与截止的切换运行，以调整输入传递至输出的能量及调整输出电压电流，其中主开关管Q1通常为一金属氧化物半导体(MOS)场效晶体管所构成。续流管Q2的一端连接于主开关管Q1与电感器L的一节点，另一端则接地，续流管Q2为电感器L释放能量续流提供通道，其中续流管Q2可以为二极管，然而为了降低损耗，亦可为一金属氧化物半导体(MOS)场效晶体管所构成，并进行同步整流控制，以实现近理想二极管功能。电感器L的一端连接于主开关管Q1与续流管Q2的节点，另一端连接于输出电容器Co，电感器L与输出电容器Co协同地将主开关管Q1与续流管Q2间的交互切换运行而形成的方波输出电压过滤成平均值，即直流输出至一输出电压Vout。输出电容器Co架构于吸收电感器L所输出的电流纹波，以使输出电压Vout的电压纹波小于要求值。降压式变换电路的输出电压Vout可提供能量给一负载RL，即如数字芯片或中央处理单元(CPU)等。

现有技术为了进一步提升电源转换器的转换效率及功率密度，遂有从例如磁性组件、裸功率芯片、电容组件等角度进行独立优化，然而随着技术进步，单一组件独立优化已经逐渐达到了极致，无法进一步实现高效率和高功率密度。

因此，如何发展一种功率模块，以为电源性能的优化增加新的空间，进一步实现高效率及高功率密度的目的，来解决现有技术所面临的问题，实为本领域所需面对的课题。

发明内容

本公开的目的在于提供一种功率模块及其制造方法。通过磁性组件承载裸功率芯片的结构，可优化并整合磁性组件与裸功率芯片的连接，从而使功率模块可以实现高效率和高功率密度，有效降低功率模块对系统主板资源的占用，进一步提高功率模块产品的竞争力。

本公开另一目的在于提供一种功率模块及其制造方法。整合优化功率模块可因应不同的应用需求而调变，增加可为设计的变化，进一步优化功率模块的电路特性，同时集合更多功能于功率模块之中。

本公开再一目的在于提供一种功率模块及其制造方法，通过形成一连片结构，简化磁性组件承载裸功率芯片的工艺，提升生产效率，实现组装优化的功率模块及降低其制造成本的目的。

为达上述目的，本公开提供一种功率模块包括磁性组件、裸功率芯片及导接组件。磁性组件包括本体、绕组、第一表面与第二表面。绕组设置于本体上，且第一表面相对于第二表面。裸功率芯片设置于该磁性组件上，且包括第三表面与第四表面。第三表面相对于第四表面。导接组件设置于磁性组件上，且电连接至磁性组件与裸功率芯片。其中裸功率芯片的第三表面或第四表面至少部分贴附于至少一磁性组件的第一表面或第二表面，且裸功率芯片的第三表面或第四表面至少部分位于磁性组件的第一表面或第二表面的投影包络内，以使磁性组件支撑裸功率芯片

为达上述目的，本公开更提供一种功率模块的制造方法，其包括步骤：(a)提供多个磁性组件，其中磁性组件包括一第一表面与一第二表面，且第一表面相对于第二表面；(b)形成至少一第一绝缘材料层于多个磁性组件的四周，使多个磁性组件形成一个连片，且多个磁性组件的第一表面是共平面或多个磁性组件的第二表面是共平面；(c)提供多个裸功率芯片，分别对应设置于多个磁性组件上，其中裸功率芯片包括一第三表面与一第四表面，第三表面相对于第四表面，裸功率芯片的第三表面或第四表面至少部分贴附于相对的磁性组件的第一表面或第二表面，且裸功率芯片的第三表面或第四表面至少部分位于相对的磁性组件的该第一表面该第二表面的投影包络内，以使相对的磁性组件支撑裸功率芯片；(d)形成至少一第二绝缘材料层，包覆多个裸功率芯片；(e)形成多个导接组件于至少一第二绝缘材料层上，分别对应电连接至多个裸功率芯片及多个磁性组件；以及(f)分割至少一第一绝缘材料层以及至少一第二绝缘材料层，以获致多个功率模块。

为达上述目的，本公开更提供一种功率模块的制造方法，其包括步骤：(a)提供一附着膜以及多个磁性组件，将多个磁性组件排列布设于附着膜上以形成一个连片，其中磁性组件包括一第一表面与一第二表面，且第一表面相对于第二表面，其中多个磁性组件的第二表面贴附于附着膜；(b)提供多个裸功率芯片，分别对应设置于多个磁性组件上，其中裸功率芯片包括一第三表面与一第四表面，第三表面相对于第四表面，裸功率芯片的该第三表面或第四表面贴附于相对的磁性组件的第一表面，且裸功率芯片的第三表面或第四表面位于相对的磁性组件的第一表面的投影包络内，以使相对的磁性组件支撑裸功率芯片；(c)形成至少一第一绝缘材料层，包覆多个磁性组件与裸功率芯片；(d)形成多个导接组件于至少一第一绝缘材料层上，分别对应电连接至多个裸功率芯片及多个磁性组件；以及(f)分割该至少一第一绝缘材料层与附着层，以获致多个功率模块。

附图说明

图1是公开一降压式变换电路的电路图。

图2是公开本公开第一优选实施例的功率模块的截面结构示意图。

图3A是公开本公开磁性组件的第一优选实施方式。

图3B是公开本公开磁性组件的第二优选实施方式。

图3C是公开本公开磁性组件的第三优选实施方式。

图4A至图4F是公开本公开第一优选实施例功率模块的制造流程示意图。

图5A至图5G是公开本公开第二优选实施例功率模块的制造流程示意图。

图6A至图6F是公开本公开第三优选实施例功率模块的制造流程示意图。

图7是公开多个磁性组件及器件构成的连片结构示意图。

图8是公开本公开第二优选实施例的功率模块的截面结构示意图。

图9A至图9D是公开本公开第四优选实施例功率模块的制造流程示意图。

图10是公开本公开第三优选实施例的功率模块的截面结构示意图。

图11是公开本公开第四优选实施例的功率模块的截面结构示意图。

图12是公开本公开第五优选实施例的功率模块的截面结构示意图。

图13是公开本公开第六优选实施例的功率模块的截面结构示意图。

图14是公开本公开第七优选实施例的功率模块的截面结构示意图。

图15是公开本公开第八优选实施例的功率模块的截面结构示意图。

图16是公开本公开第九优选实施例的功率模块的截面结构示意图。

图17是公开本公开第十优选实施例的功率模块的截面结构示意图。

图18是公开本公开第十一优选实施例的功率模块的截面结构示意图。

图19是公开本公开第十二优选实施例的功率模块的截面结构示意图。

图20是公开本公开第十三优选实施例的功率模块的截面结构示意图。

图21是公开本公开第十四优选实施例的功率模块的截面结构示意图。

图22是公开本公开第十五优选实施例的功率模块的截面结构示意图。

图23是公开本公开第十六优选实施例的功率模块的截面结构示意图。

图24是公开本公开第十七优选实施例的功率模块的截面结构示意图。

图25A是公开本公开功率模块中多组开关器件配合一个电感的示范性电路图。

图25B是公开本公开功率模块中一组开关器件配合多个电感的示范性电路图。

图25C是公开本公开功率模块中多组开关器件配合多个电感的示范性电路图。

附图标记说明：

1、1a、1b、1c、1d、1e、1f、1g、1h、1k、1m、1n、1p、1r、1s、1t、1u：功率模块

10、10a、10b、10c、10d、10e：磁性组件

10f：第一磁性组件

10g：第二磁性组件

11：第一表面

11a：凹槽

12：第二表面

13：绕组

13a、13b：电极

14：本体

15：导接孔

16：引出电极

17：电极

18：金属化布线层

20：裸功率芯片

20a：第一裸功率芯片

20b：第二裸功率芯片

21：第三表面

22：第四表面

23：电极

24：金属凸点

30：粘结材料层

40：导接组件

40a：第一导接金属化层

40b：第二导接金属化层

41：导接孔

42：金属化布线层

43、44、45：连接部件

46：引线键合

47：金属化层

48：导电块

49：导电通孔

50：附着膜

51：第一绝缘材料层

52：第二绝缘材料层

53：第三绝缘材料层

60：器件

61：表面

62：器件

62a：端口

63：电子器件

70：保护层

Cin：输入滤波电容

Vin：输入电压

Q1：主开关管

Q2：续流管

L：电感器

Co：输出电容

Vout：输出电压

RL：负载

具体实施方式

体现本公开特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本公开能够在不同的实施方式上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是当作说明之用，而非用于限制本公开。

图2是公开本公开第一优选实施例的功率模块的截面结构示意图。功率模块1包括一磁性组件10、一裸功率芯片20以及一导接组件40。磁性组件10包括一第一表面11、一第二表面12以及至少一绕组13。裸功率芯片20包括一第三表面21以及第四表面22。裸功率芯片20设置于磁性组件10上。于本实施例中，裸功率芯片20的第四表面22通过例如是一粘结材料层30固定于磁性组件10的第一表面11，且裸功率芯片20的第四表面22至少部分位于磁性组件10的第一表面11的投影包络(projected envelopment)内。磁性组件10的四周侧壁外还包括一第一绝缘材料层51，通过例如但不受限于模注(molding)的方式包覆于磁性组件10的四周，以提供环境保护的功能。于本实施例中，裸功率芯片20例如是一裸功率半导体芯片，更被一第二绝缘材料层52所包覆，通过一导接组件40与磁性组件10电连接。其中导接组件40可例如是一金属化层结构，包括至少两导接孔41与金属化布线层42，用于连接磁性组件10的第一表面11上的引脚与裸功率芯片20第三表面21上的电极，实现裸功率芯片的电极扇出。至少两导接孔41与金属化布线层42的设置可通过例如是于第二绝缘层52上形成半通孔(via)后以金属化工艺制成，半通孔开口宽度、深度及金属化层厚度均可视实际应用需求调变，本公开并不受限于此。应强调的是，于本实施例中，裸功率芯片20可例如包含功率半导体器件(Si MOSFET、GaN开关组件、SiC MOSFET等)，也可以进一步集成驱动、控制等功能，进一步该芯片可能为单颗的器件，可能是一个半桥电路，亦可能包含多个半桥电路，本公开并不受限于此。

请参考图1与图2，于本实施例中，裸功率芯片20可例如集成了两个例如是主开关管Q1和续流管Q2的开关器件，其中两个开关器件Q1和Q2的中点和电感L一端通过金属化层相连，电感的另一端为Vout，直接输出。裸功率芯片20上的其他端子如Vin、GND以及其他驱动控制电极亦可通过导接组件40的金属化层扇出，于此不再赘述。

值得注意的是，于功率模块1的结构中，由于裸功率芯片20直接依附于磁性组件10，磁性组件10可提供裸功率芯片20足够的机械强度支撑，且通过第二绝缘材料层52实现封装。相较于一独立封装的功率半导体器件而言，本公开的裸功率芯片20不需独立封装以提供机械强度支撑的要求，因此裸功率芯片20可例如使用较薄的裸芯片，其厚度例如是200μm或以下，优选实施例为其厚度是100μm或以下。又例如在低压领域(100V以内)的应用中，第二绝缘材料层52超出芯片表面的满足绝缘要求的厚度通常在50μm以内。因此，本公开功率模块1的组合结构，先通过将磁性组件10和裸功率芯片20的堆叠大幅降低了电源模块1的占地面积。又由于采用了一体化的结构设计，减少叠层材料(例如分立式器件组装，半导体器件与主板焊接所用的焊接层等)以及减小因独立支撑所需的额外强度保证所需厚度，因此本公开功率模块1在高度方向上的厚度依然保证了相当高的水准，有助于实现提高功率密度及减少占地面积的目的。

另外，应强调的是，于本实施例中，磁性组件10的结构可视实际应用需求而调变，磁性组件1可例如是LTCC电感、压合或者组合式电感或变压器。图3A是公开本公开磁性组件的第一优选实施方式。图3B是公开本公开磁性组件的第二优选实施方式。图3C是公开本公开磁性组件的第三优选实施方式。如图3A至3C所示，其结构包括第一表面11、第二表面12、至少一绕组13以及本体14。至少一绕组13可例如是以铜排形成的单匝或者多匝绕组，或者是线圈绕制的单匝或多匝绕组，构成于本体14上。本体14则可由例如是粉芯材料或铁氧体材料等磁性材料所构成。其中如图3A所示，于第一实施方式中，磁性组件10a的电极引出可以沿着本体14的侧壁而设置于磁性组件1a的第一表面11。如图3B所示，于第二实施方式中，磁性组件10b的电极引出可以通过导接孔15而设置于磁性组件10b的第一表面11。此外，如图3C所示，磁性组件10c于本体14的结构上通过例如钻孔及金属化工艺形成具有绕组13的一体式电感或变压器。于其他实施方式中，磁性组件10还可于单一结构内集成多个独立功能或有相互耦合关系磁性组件单元，本公开并不受限于此。于本公开实施例中的功率模块1，仅以例如铜排绕组的压合电感为例进行描述，磁性组件10的电极引出以设置于第一表面11为例。相对于裸功率芯片20的设置位置，磁性组件10的电极分布可例如在裸功率芯片一侧、两侧、三侧或者四侧，本公开并不受限于此。对于多路输出的功率模块1，此时磁性组件10除了可使用例如多个独立磁性组件10外，更优选是组合式单一磁性组件10。当磁性组件10的电极数量会较多，则磁性组件10的电极不仅可以分布在裸功率芯片20的多侧，在裸功率芯片20的同一侧亦可以呈多排多列排布。而本公开并不受限于此，且不再赘述。

基于前述实施例中的功率模块1的结构，本公开同时也公开一种功率模块的组装方法。图4A至图4F是公开本公开第一优选实施例功率模块的制造流程示意图。请参考图2及图4A至图4F。

首先，如图4A所示，将多个磁性组件10的第二表面12贴附于一附着膜50上，使多个磁性组件10呈例如数组布设。随后，如图4B所示，利用一第一绝缘材料层51将多个磁性组件10连接为一个连片，且多个磁性组件10的第一表面11均曝露。其中第一绝缘材料层51将多个磁性组件架构为一个连片的连接工艺可以是转移模注(transfer molding)、片材模注(sheet molding)、粉材模注(dust molding)、液态模注(liquid molding)或灌封(potting)等等，本公开并不受限于此。当多个磁性组件形成一个连片后，如图4C所示，通过例如粘结材料层30(参考图2)将例如是裸功率半导体芯片的裸功率芯片20固定于磁性组件10的连片上，其中裸功率芯片20的第四表面22贴向磁性组件10的第一表面11。粘结材料层30可以是芯片粘结膜(die attach film)，芯片粘结胶(die attach paste)，导热胶(thermal paste)，银浆(silver paste)等。其后，如图4D所示，于设置有裸功率芯片20的磁性组件10的第一表面11上设置一第二绝缘材料层52，且包覆裸功率芯片20。接着，如图4E所示，通过例如激光直写、曝光显影在第二该绝缘材料层52上形成半通孔，并通过金属化工艺在半通孔内及第二绝缘材料层52的表面分别形成导接孔41与金属化布线层42(参考图2)所架构的导接组件40，用于连接磁性组件10在第一表面11的引脚和裸功率芯片20在第三表面21的电极，实现裸功率芯片20的电极扇出。于本实施例中，金属化工艺可以是如先采用溅射、化学镀等方法形成电镀所需的初始导电层，随后在通过在掩膜图形定义下电镀加厚或者整面电镀加厚后再通过蚀刻形成图形，本公开并不受限于此。最后，如图4F所示，将连片结构分割，形成多个独立的功率模块1。由于多个功率模块1采用连片式生产，生产效率极高，可以有效满足产能需要，降低制造成本。于其他实施例中，如图4B所示，通过例如转移模注工艺形成多个磁性组件10的连片后，还包含一表面整平程序，以解决模注后翘曲、溢胶的问题，进而获取良好的表面以便于后续程序的进行。更进一步的，多个磁性组件10的第一表面11被第一绝缘材料层51覆盖，此时，第一绝缘材料层51可以起到吸收磁性组件制造带来的高度差的作用，为绝缘材料的设置工艺提供便利，并且为后续工艺(如将芯片粘附于磁性组件连片)提供一平整表面以便于工艺进行，且第一绝缘材料层51覆盖于磁性组件10第一表面11的部分在后续工艺中不被去除或仅部分去除。于其他实施例中，为了增加各层之间的结合力，亦可对各表面进行粗化处理或活化处理等。此外，本实施例中的附着膜50还可以视实际应用需求，在形成磁性组件10的连片后(如图4B所示)的任一步骤去除，本公开不受限于此，且不再赘述。

图5A至图5G是公开本公开第二优选实施例功率模块的制造流程示意图。于本实施例中，功率模块1的制造流程与图4A至图4F所示的功率模块1的制造流程相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。请参考图2及图5A至图5G。首先，如图5A所示，将多个磁性组件10的第一表面11贴附于一附着膜50上，使多个磁性组件10呈例如数组布设。随后，如图5B所示，利用一第一绝缘材料层51将多个磁性组件10连接为一个连片结构。接者，如图5C所示，移除附着膜40，使连片结构上多个磁性组件10的第一表面11均曝露，并且翻转整个连片。当多个磁性组件形成一个连片后，如图5D所示，将例如是功率半导体芯片的裸功率芯片20固定于磁性组件10的第一表面11上。其后，如图5E所示，于设置有裸功率芯片20的磁性组件10的第一表面11上设置一第二绝缘材料层52，且包覆裸功率芯片20。接着，如图5F所示，于第二绝缘材料层52上架构的导接组件40，用于连接磁性组件10在第一表面11的引脚和裸功率芯片20在第三表面21的电极，实现裸功率芯片20的电极扇出。最后，如图5G所示，将连片结构分割，形成多个独立的功率模块1。于其他实施例中，在设置芯片前可以在磁性组件连片朝向芯片的一侧层压另一绝缘层，以进一步平整磁性组件连片的表面。

图6A至图6F是公开本公开第三优选实施例功率模块的制造流程示意图。于本实施例中，功率模块1的制造流程与图5A至图5G所示的功率模块1的制造流程相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。请参考图2及图6A至图6F。不同于前述实施例中功率模块1的制造流程，如图6A所示，于多个磁性组件10以第一表面11粘附于附着膜50时，多个磁性组件10的引脚所在的第一表面11可通过附着膜50而整合于同一平面。此外，还可以在和磁性组件10水平的位置上设置各类器件60，该器件可以为电子器件(可例如是电容、电阻、驱动芯片等)、独立的导电块、金属引线框架连片、绝缘基材连片、线路板(可例如是印制线路板、绝缘金属基板、陶瓷基板等)等，并利用一第一绝缘材料层51构成一连片结构，如图6B所示。通过将磁性组件10的第一表面11的电极侧及其余器件60的电极侧贴附于附着膜50而相邻设置。另外，图6C至图6F的流程与图5C至图5F的流程相同，于此便不再赘述。值得注意的是，由于所有磁性组件10与器件60的电极在一近似平面上，后续与裸功率芯片20的电极扇出时，由于半通孔的深度一致，将给成孔工艺以及布线层形成工艺带来很大便利。器件60为独立导电块或金属引线框架连片时可以起到控制高度、增强结构强度、电连接、热增强等作用。器件60为绝缘基板连片时可起到控制高度、增强结构强度、减少第一绝缘材料层51使用量等作用。器件60为线路板时可以起到简化导接组件40等作用。

另一方面，于本实施例中，通过将多个磁性组件10具电极引出的第一表面11，还可以吸收磁性组件10的高度差。图7是公开多个磁性组件及器件构成的连片结构示意图。如图所示，不同厚度的磁性组件10d与10e，与器件60贴附于附着膜50上，且通过第一绝缘材料层51形成一连片结构。其中磁性组件10d具引脚的第一表面11、磁性组件10e具引脚的第一表面11与器件60的电极引出的表面61通过附着膜50架构于同一平面。因此，当磁性组件10d与10e以及器件60的高度不一致时，可以通过较厚的灌封材料形成第一绝缘材料层51来吸收公差，并不会对后续工艺产生不良影响。当然，本公开并不受限于此。

图8是公开本公开第二优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1a与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，裸功率芯片20可例如是包括有厚度较高(如大于30μm)的电极设置于第三表面21。针对功率模块1a的结构，若采用前述实施例所述的制造流程，则可以省略流程中在裸功率芯片20上方的第二绝缘材料52内形成半通孔的工艺步骤，更利于提高布线精度。例如功率模块1a的结构采用如图6A至图6F的制造流程进行制造时，其中图6E至图6F的制造流程会有所差异。于本实施例中，由于功率模块1a的裸功率芯片20具有较厚的电极23，于形成第二绝缘材料层52包覆裸功率芯片20后(如图6E所示)，仅在磁性组件10具有引脚的第一表面11形成导接组件40所需的半通孔结构，而裸功率芯片20的电极23则不需形成导组组件40所需的半通孔结构，而是清除电极23表面的残留物。由于裸功率芯片20的电极23的高度较大，因此可以采用例如刷磨等方式快速获取平整表面。随后直接在表面形成金属化层。值得注意的是，一般磁性组件10电极的尺寸较大，对位置精度的要求不高，但裸功率芯片20尺寸较小，对位置精度的要求较高。然而，本公开功率模块1a中，可在裸功率芯片20的电极23的区域下形成金属化布线层，省去了在裸功率芯片20的第三表面21上形成半通孔开窗的步骤，因此可以大幅提高导接组件40的布线密度。

图9A至图9D是公开本公开第四优选实施例功率模块的制造流程示意图。于本实施例中，功率模块1的制造流程与图4A至图4F所示的功率模块1的制造流程相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。请参考图2及图9A至图9D。于本实施例中，如图9A所示，于多个磁性组件10以第二表面12粘附于附着膜50时，多个磁性组件10的引脚所在的第一表面11则同时曝露。接着，如图9B所示，多个裸功率芯片20以第四表面22贴附磁性组件10的第一表面11。此时，磁性组件10可提供裸功率芯片20足够的机械强度支撑。尔后，如图9C所示，通过第一绝缘材料51包覆磁性组件10以及裸功率芯片20。最后，如图9D所示，于第一绝缘材料层51上架构的导接组件40，用于连接磁性组件10在第一表面11的引脚和裸功率芯片20在第三表面21的电极，实现裸功率芯片20的电极扇出。当然，前述诸多制造流程的步骤均可视实际应用需求而调变，本公开功率模块的工艺流程并不受限于前述实施例的组合步骤。

另外，前述实施例中，功率模块1的磁性组件10与裸功率芯片20通过例如单层金属化层的导接组件40电连接。然而实际应用时，导接组件40并不受限于单层金属化层结构。图10是公开本公开第三优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1b与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1b还包括一第三绝缘材料层53，设置于第二绝缘材料层52上，且的导接组件40还包含至少一第一导接金属化层40a以及至少一第二导接金属化层40b，分别设置于该第二绝缘材料层52与该第三绝缘材料层53，且电连接于磁性组件10具引脚的第一表面11与裸功率芯片20具电极的第三表面21之间。于其他实施例中，导接组件40还包括两层以上的金属化层，以用于对外连接的引脚扇开距离，达到优化电路阻抗与屏蔽等作用。举例而言，对于屏蔽的一个应用场景而言，例如功率半导体芯片的裸功率芯片20和例如电感的磁性组件10相连的一个电极为浮动电位，但并不需要输出，即和系统板相连。此时可以利用和磁性组件10相邻的第一导接金属化层40a实现功率半导体芯片和磁性组件电极的互联，并在互联布线位置的外层布线上设置一屏蔽区，屏蔽区电位可以是悬浮的也可以和静地点(输入，输出，地)相连。当然，本公开并不受限于此。

图11是公开本公开第四优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1c与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1c的磁性组件10可以通过第一表面11上通过金属化层形成一再布线层，用于如引出电极16，以重新排布电极引出位置，再布线层亦可以被用于其他布线功能，以起到如简化导接金属化层40等功能。于本实施例中，磁性组件10的引脚在裸功率芯片20的外围，此时磁性组件10对于引出电极16的再布线可以用于对磁性组件10的绕组13重新定义引出端扇出图形，以满足后续工艺的需求(如尺寸、材料、厚度的调整)。

图12是公开本公开第五优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1d与图11所示的功率模块1c相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1d的磁性组件10的绕组13引出端位于裸功率芯片20第四表面22的下方，即与裸功率芯片20重叠，甚至裸功率芯片20的一侧更超出磁性组件10，此时可以通过金属化层形成一磁性组件10的引出电极16，以再布线将磁性组件10的引脚电极扇出，以实现磁性组件10的电极和裸功率芯片20的电互连。应强调的是，本公开裸功率芯片20相对于磁性组件10的位置至少有部分重叠，以减少功率模块1d的占地面积。裸功率芯片20可例如完全在磁性组件10的投影包络内，或者一侧，多侧超出而部分位于磁性组件10的投影包络内。裸功率芯片20超出磁性组件10投影包络外的部分可例如通过第一绝缘材料层51提供机械强度支撑，即裸功率芯片20位于磁性组件10与第一绝缘材料层51的共同投影包络内。当然本公开并不受限于此，且不再赘述。

图13是公开本公开第六优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1e与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1e还包括第一裸功率芯片20a与第二裸功率芯片20b，以实现单一模块内可以搭载多个裸功率芯片。于本实施例中，第一裸功率芯片20a与第二裸功率芯片20b可例如是功率半导体芯片、驱动芯片或控制芯片等。于其他实施例中，第一裸功率芯片20a与第二裸功率芯片20b亦可以例如包括被动组件，如电阻，电容等电子组件。应强调的是，第一裸功率芯片20a与第二裸功率芯片20b的尺寸、数量及位置可视实应用需求调变，本公开并不受限于此。

图14是公开本公开第七优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1f与图13所示的功率模块1e相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1f包括的第一裸功率芯片20a与第二裸功率芯片20b更具有不同的厚度，其中第二裸功率芯片20b的厚度更高于第一裸功率芯片20a的厚度。为搭载不同厚度的第一裸功率芯片20a与第二裸功率芯片20b，磁性组件10还包括一凹槽11a结构，设置于第一表面11上，于第二裸功率芯片20b贴附磁性组件10的第一表面11时，部分容置第二裸功率芯片20b，以吸收第二裸功率芯片20b与第一裸功率芯片20a的高度差。应强调的是，凹槽11a的尺寸、数量及位置可视实应用需求调变，本公开并不受限于此。

图15是公开本公开第八优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1g与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1g还包括第一磁性组件10a与第二磁性组件10b，以实现单一模块内可以搭载多个磁性组件。于本实施例中，第一磁性组件10a具有至少两个电极13a，且第二磁性组件10b具有至少有两个电极13b，其中电极13a与电极13b均被设置在裸功率芯片20未覆盖的区域，即与裸功率芯片20的第四表面22不重叠。于其他实施例中，在同一个第一磁性组件10a或第二磁性组件10b内更集成有多个磁性组件单元，即集成了多个电感、变压器单元，分别相对应例如输入输出电极的电极13a与13b。于本实施例中，电极13a与电极13b扇出位置以设置在裸功率芯片20未覆盖的区域为宜。当然，于其他实施例中，亦可以通过如前述于磁性组件10第一表面11的附加金属化层对扇出位置进行重新定义。应强调的是，通过前述诸多实施例的说明可知，本公开功率模块1可于单一堆栈结构中整合多个磁性组件10与多个裸功率芯片20，于此便不再赘述。

图16是公开本公开第九优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1h与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1h还包括一器件62，通过第一绝缘材料层51的包覆，与磁性组件10呈水平设置，器件62可例如是电阻、电容、驱动芯片等器件。于本实施例中，器件62更例如是具有两端口62a的电阻/电容组件，与磁性组件10呈水平设置，亦即器件62的两端口62所在表面与磁性组件10的引脚所在的第一表面11呈共平面。当然，本公开并不以此为限。

图17是公开本公开第十优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1k与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1k更例如是一典型的降压(buck)电路，包括一电子器件63作为输入、输出电容等，为了进一步降低功率模块的占地面积，可以将例如电容器的电子器件63进一步堆叠在裸功率芯片20以及磁性组件10共同堆栈的厚度方向上，并通过提供连接部件43，以确保功率模块1k的电极与系统主板(未图示)之间的高度大于等于电子器件63的高度。在一实施例中，连接部件43可以是焊料球(如无核心的焊料球、有核心的焊料球，其形状并不被限定为球形也可以是圆柱状、多面体、椭球体等)。于本实施例中，连接部件43更例如是一金属(如铜)芯焊球，以确保高度。另一方面，为了确保高度增加较小，通常电子器件63更例如是一硅基芯片电容，或者超薄型叠层陶瓷电容，如图所示，而本公开并不受限于此。

图18是公开本公开第十一优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1m与图17所示的功率模块k相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1m的裸功率芯片20的第四表面22通过粘结材料30直接固定在磁性组件11的第一表面11上，磁性组件10第一表面11上的电极17以及裸功率芯片20第三表面上的电极分别直接通过连接部件44及连接部件45和系统主板(未图示)连接，并在系统主板上实现裸功率芯片20和磁性组件10的互联。连接部件44的高度通常需要高于连接部件45的高度以使得所有连接部件和系统板相连的表面高度趋于平面。连接部件44及连接部件45除了使用普通的焊料球外，也可以是用带核心的焊料球(如金属核心、树脂核心等)。于本实施例中，磁性组件10相连的连接部件44可以是使用带金属(如铜)核芯的焊球，以提供确保安装高度、增加导电性的功能。和裸功率芯片20相连的连接部件45则可以采用普通的无核芯焊球。需要特别说明的是在器件内有多个连接部件44时，其中可以只有部分(如四侧最外围的角落)带金属核心。而且连接部件44，45的形状并不限定为球状，也可以是例如柱状、多面体、椭球体等。另外，磁性组件10的电极17可以于磁性组件10自身的引脚位置原位引出，也可以通过金属化层工艺在磁性组件10的第一表面11上进行二次分配。该金属化层除了实现引脚位置的再布线外，也可以进一步集合其他布线功能，并搭载例如输入/输出电容、电阻等元器件。需要强调的是该金属化层并不限定为一层也可以是多层，层与层之间通过绝缘层进行电隔离，多个金属化层之间可以通过过孔实现连接。多个金属化层除了布线功能外，还可以用于EMI屏蔽等技术效果，本公开并不受限于此，且不再赘述。简单来言，功率模块1m的制造还可通过如下步骤。首先，将多个裸功率芯片20固定于一载具(未图示)上，并通过例如是有机粘结材料或钎料的粘结材料层30裸功率芯片20固定于磁性组件10上，并利用植球技术于磁性组件10第一表面11上的电极17以及裸功率芯片20第三表面21上的电极分别形成连接部件44及连接部件45，最后去除载具即可获得独立的功率模块1m。于一实施例中，裸功率芯片20上的连接部件45可例如是预置好的焊球，在制造功率模块1m时仅需在磁性组件10上设置连接部件44。于其他的实施例也，连接部件44亦可预置于磁性组件10上，且连接部件45亦预置于裸功率芯片20上，于功率模块1m组配的程序中则无需进行植球动作。本公开并不以此为限。

值得注意的是，于功率模块1m的结构中，由于裸功率芯片20通过粘结材料层30直接固定至磁性组件10的第一表面11上，通过磁性组件10提供足够的机械强度支撑，所以裸功率芯片20可选用例如对结构强度的要求较低的芯片。于一实施例中，裸功率芯片20可例如是采用裸片封装的半导体芯片，且其厚度可以减薄到一定的厚度，例如200μm或以下。于其他实施例中，裸功率芯片20的厚度还可以控制在100μm或以下。由于裸功率芯片20的电极可例如通过连接部件45而直接扇出至系统主板(未图示)，由于裸功率芯片20相邻的电极的中心距为了满足系统组装的要求，一般需要满足一定的闪距，例如200μm以上。因此，为了满足出脚数量的要求，于一实施例中，电极更采用面阵列的方式，如此可以在满足出脚数量的需求，同时也增加电极之间的闪距，进一步便利制造。

图19是公开本公开第十二优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1n与图17所示的功率模块k相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1n的磁性组件10与裸功率芯片20分别通过连接部件44与连接部件45连接至系统主板(未图标)外，磁性组件10与裸功率芯片20更通过一引线键合46实现电彼此的连接。当然键合引线46可进一步利用灌封或模注形成保护。而本公开并不受限于此。

图20是公开本公开第十三优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1p与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1p更具有双面扇出引脚的结构。磁性组件10在相对设置有裸功率芯片20的第一表面11，即磁性组件10的第二表面12亦可以设置至少一层或多层金属化层47作为扇出引脚。第一表面11上的导接组件40与第二表面上的金属化层47更通过一预置导电块48实现互联。当然，于其他实施例中，导电块48亦可以通过通孔电镀等方式实现，本公开并不受限于此。通过双面扇出引脚的结构，功率模块1p可通过第二表面12和系统主板(未图示)相连，此时第一表面11的上方则可以搭载一散热器(未图示)，以逸散功率模块1p产生的热量，进而达到降低功率模块1p的工作温度，提高功率模块1p的性能及可靠性。当然，于其他实施例中，第一表面11的上方也搭载电阻、电容、驱动、控制等器件，以进一步拓展模块功能。或搭载多个功率模块1p，以起到进一步扩展功率的作用。

图21是公开本公开第十四优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1r与图19所示的功率模块1p相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1r同样具有双面扇出引脚的结构。而不同于图20的功率模块1p，裸功率芯片20即设置于磁性组件10的第二表面12上，而磁性组件10的出脚设置于第一表面，背离裸功率芯片20设置的第二表面12。裸功率芯片20的电极可通过连接例如导接组件40、导电块48及金属化层47等实现和磁性组件10的互联。另外，于本实施例中，功率模块1r与系统主板(未图示)连接的电极可以邻设在第一表面11上，也可以邻设在第二表面12之上。换言之，通过将导接组件40与金属化层47的二金属化层分别设置于磁性组件10的第一表面11侧与第二表面侧，且通过穿设于第一绝缘材料层51的导电块58彼此电连接，即可实现双面扇出引脚的应用需求。应强调的是，本公开功率模块1的裸功率芯片20与磁性组件10可视实际应用需求而调整双面扇出引脚的应用，且不受限于此。

图22是公开本公开第十五优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1s与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1s还包括至少一金属化布线层18，设置于磁性组件10的第一表面11上。于另一实施例，金属化布线层18更设置于磁性组件10与第一绝缘材料层51共同架构的平面上。于其他实施例中，金属化布线层18更例如是一多层结构，本公开并不受限于此。另外，于本实施例中，裸功率芯片20更例如是一倒装的功率半导体芯片，裸功率芯片20还包括一例如是铜的金属凸点24，设置于倒装的第三表面21上。裸功率芯片20通过倒装的金属凸点24及金属化布线层18实现与磁性组件10的电连接。金属凸点24和金属化布线层18之间的键合材料(如焊锡料)并未在图中表示。值得注意的是，于本实施例中，为了增加结构可靠性，倒装的裸功率芯片20通过例如金属凸点24的形式连接，可减少因焊锡量提高可靠性的风险，同时裸功率芯片20的第三表面21与金属化布线层18之间的空隙也可通过底部填充料(underfill)的方式以进行保护，也可以直接用第二绝缘材料层52填充此空隙。功率模块1s的的电极通过例如是导电通孔49和磁性组件10上的金属化布线层18相连接。应强调的是，于本实施例中，裸功率芯片20与磁性组件10相连的电极的连接路径可以设置的比较近，以降低传输阻抗。此外，也对磁性组件10电极扇出位置的要求降低，可增加磁性组件10于制造时的便利性。

图23是公开本公开第十六优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1t与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。相较于图2的功率模块1，于本实施例中，功率模块1t更省略磁性组件10侧壁的第一绝缘材料层51(参见图2)，其中第一绝缘材料层51可例如于图5G所示连片结构分割的工艺中同时去除，以进一步减少功率模块1t的占地面积，如图23所示。于其他实施例中，功率模块1t可以先用一磁性组件10的连片(未图示)为衬底，其中磁性组件10的连片例如是以相同于本体14的磁性材料为主体，内部集成有所需的绕组13或者在表面采用金属化工艺形成所需的绕组13。尔后，在磁性组件13的连片上黏贴上相对的裸功率芯片20、层压第二绝缘材料层52、通过半通孔及金属化布线形成导接组件40。最后，切割分立成多个功率模块1t。而本公开并不受限于此。

图24是公开本公开第十七优选实施例的功率模块的截面结构示意图。于本实施例中，功率模块1u与图2所示的功率模块1相似，且相同的组件标号代表相同的组件、结构与功能，于此不再赘述。于本实施例中，功率模块1u还包括一保护层70，设置于磁性组件10的第二表面12，其中保护层70的材料可例如与第一绝缘材料层51或第二绝缘材层52相同或不同，本公开不受限于此，且不再赘述。于一实施例中，保护层70更由图4A至图4F所示功率模块的制造流程的附着膜50所构成，本公开并不受限于此。

通过前述诸多说明可知，本公开功率模块1可视实际应用需求广为变化。以一个典型的降压(buck)电路而言，针对不同的应用，本公开功率模块1可以存在类似图25A至图25C所示的电路变形，例如多组开关器件配合一个电感(如图25A所示)、一组开关器件配合多个电感(如图25B所示)，或者多组开关器件配合多个电感(如图25C所示)。通过本发明功率模块的结构设及线路图形的设计略作变形即可实现。其中对于多个电感的情况下，还可以通过图形的设计实现为多个独立的电感或者是耦合电感，本公开并不以此为限。

综上所述，本公开提供一种功率模块及其制造方法。其中功率模块通过磁性组件承载裸功率芯片的结构，可优化并整合磁性组件与裸功率芯片的连接，从而使功率模块可以实现高效率和高功率密度，有效降低功率模块对系统主板资源的占用，进一步提高功率模块产品的竞争力。再者，整合优化功率模块可因应不同的应用需求而调变，增加可为设计的变化，进一步优化功率模块的电路特性，同时集合更多功能于功率模块之中。此外，功率模块的制造方法，更通过形成一连片结构，简化磁性组件承载裸功率芯片的工艺，提升生产效率，实现组装优化的功率模块及降低其制造成本的目的。

本公开可由本领域技术人员进行诸多修改，而不脱离本公开权利要求所要求保护的范围。

Claims (32)

1.一种功率模块，其包括：

至少一磁性组件，包括一本体、至少一绕组、一第一表面与一第二表面，其中该绕组设置于该本体上，且该第一表面相对于该第二表面；

至少一裸功率芯片，设置于该至少一磁性组件上，且包括一第三表面与一第四表面，其中该第三表面相对于该第四表面，以及

至少一导接组件，设置于该至少一磁性组件上，且电连接至该至少一磁性组件与该至少一裸功率芯片，

其中该至少一裸功率芯片的该第三表面或该第四表面至少部分贴附于该至少一磁性组件的该第一表面或该第二表面，且该至少一裸功率芯片的该第三表面或该第四表面至少部分位于该至少一磁性组件的该第一表面或该第二表面的投影包络内，以使该至少一磁性组件支撑该至少一裸功率芯片。

2.如权利要求1所述的功率模块，还包括一第一绝缘材料层，设置于该磁性组件的至少一侧壁或该磁性组件的该第一表面或该第二表面，其中该至少一裸功率芯片的该第三表面或该第四表面位于该磁性组件与该第一绝缘材料层的投影包络内，以使该至少一磁性组件与该第一绝缘材料层支撑该至少一裸功率芯片。

3.如权利要求2所述的功率模块，还包括至少两磁性组件，其中该至少两磁性组件的该第一表面或该至少两磁性组件的该第二表面是共平面。

4.如权利要求2所述的功率模块，还包括至少一器件，包覆于该第一绝缘材料层内，其中该至少一器件的至少一平面与该磁性组件的该第一表面或该第二表面是共平面。

5.如权利要求1所述的功率模块，还包括一粘结材料层，设置于该至少一裸功率芯片与该至少一磁性组件之间，使该至少一裸功率芯片的该第三表面或该第四表面至少部分贴附于该至少一磁性组件的该第一表面或该第二表面。

6.如权利要求1所述的功率模块，还包括一第二绝缘材料层，设置于该磁性组件的该第一表面或该第二表面，且包覆该至少一裸功率芯片。

7.如权利要求6所述的功率模块，其中该至少一导接组件包括至少一导接孔及至少一第一金属化布线层，该至少一第一金属化布线层设置于该第二绝缘材料层上，该至少一导接孔连接该至少一第一金属化布线层至该裸功率芯片的该第三表面或该第四表面或该至少一磁性组件的该第一表面或该第二表面。

8.如权利要求7所述的功率模块，还包括一第三绝缘材料层，设置于该第二绝缘材料层上，其中该导接组件还包括至少一第二导接金属化层，设置于该第三绝缘材料层，且彼此电连接，其中该至少一裸功率芯片与该至少一磁性组件通过该至少一第一导接金属化层电连接。

9.如权利要求7所述的功率模块，其中该至少一裸功率芯片包括至少一电极，设置于该第三表面或该第四表面，且通过该至少一导接组件电连接至该至少一磁性组件。

10.如权利要求7所述的功率模块，其中该至少一磁性组件包括至少一引出电极，设置于该第一表面或该第二表面，且通过该至少一导接组件电连接至该至少一裸功率芯片。

11.如权利要求4所述的功率模块，其中该至少一磁性组件包括至少一凹槽，设置于该第一表面或该第二表面上，于该至少一裸功率芯片或该至少一器件贴附该至少一磁性组件时，部分容置该至少一裸功率芯片或该至少一器件。

12.如权利要求1所述的功率模块，还包括至少一器件以及至少一焊球，其中该至少一器件设置于该磁性组件上方，通过该至少一导接组件连接至该至少一裸功率芯片与该至少一磁性组件，且该至少一焊球设置于该至少一导接组件上，位于该至少一器件的一侧，且该至少一焊球的高度大于等于该至少一器件的高度。

13.如权利要求1所述的功率模块，其中该至少一导接组件包括至少一焊球，电连接至该至少一裸功率芯片或至少一磁性组件。

14.如权利要求1所述的功率模块，其中该至少一导接组件包括一引线键合，电连接于该至少一裸功率芯片与该至少一磁性组件之间。

15.如权利要求1所述的功率模块，其中该至少一导接组件包括至少两金属化层与至少一导电块，该至少两金属化层分别设置于该至少一磁性组件的该第一表面侧与该第二表面侧，该导电块穿设于该至少一第一绝缘材料层，且电连接于该至少两金属化层之间。

16.如权利要求15所述的功率模块，其中该裸功率芯片与该至少一绕组通过该两金属化层的一者形成电连接，且通过该导电块电连接至该两金属化层的另一者。

17.如权利要求15所述的功率模块，其中该裸功率芯片通过该两金属化层及该导电块电连接至该至少一绕组。

18.如权利要求1所述的功率模块，其中该至少一裸功率芯片包含一倒装的功率半导体芯片。

19.如权利要求1所述的功率模块，还包括一保护层，相对该磁性组件中贴附有该至少一裸功率芯片的该第一表面或该第二表面而设置于该至少一磁性组件的另一表面。

20.一种功率模块的制造方法，包括步骤：

(a)提供多个磁性组件，其中该磁性组件包括一第一表面与一第二表面，且该第一表面相对于该第二表面；

(b)形成至少一第一绝缘材料层于该多个磁性组件的四周，使该多个磁性组件形成一个连片，且该多个磁性组件的该第一表面是共平面或该多个磁性组件的该第二表面是共平面；

(c)提供多个裸功率芯片，分别对应设置于该多个磁性组件上，其中该裸功率芯片包括一第三表面与一第四表面，该第三表面相对于该第四表面，该裸功率芯片的该第三表面或该第四表面至少部分贴附于相对的该磁性组件的该第一表面或该第二表面，且该裸功率芯片的该第三表面或该第四表面至少部分位于相对的该磁性组件的该第一表面或该第二表面的投影包络内，以使相对的该磁性组件支撑该裸功率芯片；

(d)形成至少一第二绝缘材料层，包覆该多个裸功率芯片；

(e)形成多个导接组件于该至少一第二绝缘材料层上，分别对应电连接至该多个裸功率芯片及该多个磁性组件；以及

(f)分割该至少一第一绝缘材料层以及该至少一第二绝缘材料层，以获得多个该功率模块。

21.如权利要求20所述的功率模块的制造方法，其中步骤(c)中，该裸功率芯片是通过一粘结材料层贴附至相对应的该磁性组件上。

22.如权利要求20所述的功率模块的制造方法，其中步骤(a)还包括步骤(a0)提供一附着膜，将该多个磁性组件排列布设于该附着膜上。

23.如权利要求22所述的功率模块的制造方法，其中该附着膜为一保护膜。

24.如权利要求20所述的功率模块的制造方法，其中步骤(a)还包括步骤(a1)提供一附着膜，将该多个磁性组件排列布设于该附着膜上，该多个磁性组件的该第一表面或该多个磁性组件的该第二表面是共平面，且贴附于该附着膜，其中步骤(b)还包括步骤(b1)于该多个磁性组件通过该至少一绝缘材料层形成该连片后，移除该附着膜。

25.如权利要求24所述的功率模块的制造方法，其中该步骤(a1)中，该附着膜位于该多个磁性组件下方，其中该步骤(b)还包括步骤(b2)，翻转该连片。

26.如权利要求25所述的功率模块的制造方法，其中该步骤(a)还包括步骤(a2)提供至少一器件，与该多个磁性组件排列布设于该附着膜上，且该至少一器件的一表面与该多个磁性组件的该第一表面或该多个磁性组件的该第二表面是共平面。

27.如权利要求20所述的功率模块的制造方法，其中该导接组件包括至少一导接孔及至少一金属化布线层，该至少一金属化布线层设置于该第二绝缘材料层上，该至少一导接孔连接该至少一金属化布线层至该裸功率芯片或该磁性组件。

28.如权利要求20所述的功率模块的制造方法，其中该导接组件包括至少一第一导接金属化层，步骤(e)还包括步骤(e1)形成一第三绝缘材料层于该第二绝缘材料层上，以及(e2)形成至少一第二导接金属化层，设置于该第三绝缘材料层，其中该至少一第一导接金属化层与该至少一第二导接金属化层彼此电连接，其中该裸功率芯片与相对应的该磁性组件通过该至少一第一导接金属化层电连接。

29.一种功率模块的制造方法，包括步骤：

(a)提供一附着膜以及多个磁性组件，将该多个磁性组件排列布设于该附着膜上以形成一个连片，其中该磁性组件包括一第一表面与一第二表面，且该第一表面相对于该第二表面，其中该多个磁性组件的该第一表面贴附于该附着膜；

(b)提供多个裸功率芯片，分别对应设置于该多个磁性组件上，其中该裸功率芯片包括一第三表面与一第四表面，该第三表面相对于该第四表面，该裸功率芯片的该第三表面或该第四表面贴附于相对的该磁性组件的该第一表面，且该裸功率芯片的该第三表面或该第四表面位于相对的该磁性组件的该第一表面的投影包络内，以使相对的该磁性组件支撑该裸功率芯片；

(c)形成至少一第一绝缘材料层，包覆该多个磁性组件与该多个裸功率芯片；

(d)形成多个导接组件于该至少一第一绝缘材料层上，分别对应电连接至该多个裸功率芯片及该多个磁性组件；以及

(e)分割该至少一第一绝缘材料层与该附着层，以获得多个该功率模块。

30.如权利要求29所述的功率模块的制造方法，其中步骤(b)中，该裸功率芯片通过一粘结材料层贴附至相对应的该磁性组件上。

31.一种功率模块，其包括：

至少一磁性组件，包括一本体、至少一绕组、一第一表面与一第二表面，其中该绕组设置于该本体上，且该第一表面相对于该第二表面；

至少一裸功率芯片，设置于该至少一磁性组件上，且包括一第三表面与一第四表面，其中该第三表面相对于该第四表面，以及

至少二连接部件，分别电连接至该至少一裸功率芯片器件与该至少一磁性组件，其中与该裸功率芯片连接的该连接部件的高度小于与该磁性组件连接的该连接部件的高度，

其中该至少一裸功率芯片的该第三表面或该第四表面至少部分贴附于该至少一磁性组件的该第一表面或该第二表面，且该至少一裸功率芯片的该第三表面或该第四表面至少部分位于该至少一磁性组件的该第一表面或该第二表面的投影包络内，以使该至少一磁性组件支撑该至少一裸功率芯片。

32.一种功率模块的制造方法，包括步骤：

(a)提供一附着膜以及多个磁性组件，将该多个磁性组件排列布设于该附着膜上以形成一个连片，其中该磁性组件包括一第一表面与一第二表面，且该第一表面相对于该第二表面，其中该多个磁性组件的该第一表面贴附于该附着膜；

(b)提供多个裸功率芯片，分别对应设置于该多个磁性组件上，其中该裸功率芯片包括一第三表面与一第四表面，该第三表面相对于该第四表面，该裸功率芯片的该第三表面或该第四表面贴附于相对的该磁性组件的该第一表面，且该裸功率芯片的该第三表面或该第四表面位于相对的该磁性组件的该第一表面的投影包络内，以使相对的该磁性组件支撑该裸功率芯片；

(c)提供多个连接部件，分别电连接至至少一裸功率芯片器件与该至少一磁性组件；以及

(d)分割该附着层，以获得多个该功率模块。

Images