CN110795687A - 一种自相关算法的层次化分割系统及方法 - Google Patents

一种自相关算法的层次化分割系统及方法 Download PDF

Info

Publication number
CN110795687A
CN110795687A CN201911037893.6A CN201911037893A CN110795687A CN 110795687 A CN110795687 A CN 110795687A CN 201911037893 A CN201911037893 A CN 201911037893A CN 110795687 A CN110795687 A CN 110795687A
Authority
CN
China
Prior art keywords
vector
layer
multiplication
module
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911037893.6A
Other languages
English (en)
Inventor
李丽
周禹辰
傅玉祥
何书专
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ningqi Intelligent Computing Chip Research Institute Co Ltd
Original Assignee
Nanjing Ningqi Intelligent Computing Chip Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Ningqi Intelligent Computing Chip Research Institute Co Ltd filed Critical Nanjing Ningqi Intelligent Computing Chip Research Institute Co Ltd
Priority to CN201911037893.6A priority Critical patent/CN110795687A/zh
Publication of CN110795687A publication Critical patent/CN110795687A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种自相关算法的层次化分割系统，包括存储控制器模块和计算模块，其中，存储控制器模块用于控制数据的传输和存储，其包括读源数据地址产生模块、写结果地址产生模块、读结果地址产生模块、源数据分发模块和结果分发模块，读源数据地址产生模块生成源数据地址，读取数据后经源数据分发模块进入计算模块，计算模块处理后的结果经过结果分发模块和写结果地址产生模块存入结果区；对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次。本发明同时提供一种方法，用向量乘法代替乘累加，减少浮点加法器的使用，降低硬件资源开销用；采用基本向量运算的方式，有效提高运算效率。

Description

一种自相关算法的层次化分割系统及方法
技术领域
本发明属于信号处理算法的硬件实现领域，更具体地说，涉及一种自相关算法的层次化分割系统及方法。
背景技术
在数字信号处理中，经常要处理两个信号的相似性或者评估一个信号与其本身经过一段时间延时后的信号的相似性，用来评估这一相似性的函数就是相关函数。相关函数是描述随机信号的统计特性的重要参数，常用于信号的检测，识别和提取。其中用来评估随机信号在不同时刻的值之间相似性的函数称之为自相关函数。
自相关函数的公式表达如下：
A＝{a1,a2,…an-1,an}是1×n阶的复向量，则A的自相关函数B(j)的计算方式一般为：
Figure BDA0002252051680000011
如上述公式所示的自相关函数是一种乘累加运算，运算点的选取方式是滑窗选取，每次参与计算的点如下式：
Figure BDA0002252051680000012
Figure BDA0002252051680000013
Figure BDA0002252051680000014
……
Figure BDA0002252051680000015
由于参与运算的点一直在滑动，存储数据索引复杂，不利于硬件实现的并行化；且浮点数加法器有一定延时，浮点数乘累加的实现复杂，硬件资源消耗大。
对此，有必要提出一种有效的解决办法。
发明内容
1.要解决的问题
针对现有技术中存储数据索引复杂且硬件资源消耗大的问题，本发明提供一种自相关算法的层次化分割系统及方法。
2.技术方案
为了解决上述问题，本发明所采用的技术方案如下：一种自相关算法的层次化分割系统及方法，包括存储控制器模块和计算模块，其中，存储控制器模块用于控制数据的传输和存储，其包括读源数据地址产生模块、写结果地址产生模块、读结果地址产生模块、源数据分发模块和结果分发模块，读源数据地址产生模块生成源数据地址，读取数据后经源数据分发模块进入计算模块，计算模块处理后的结果经过结果分发模块和写结果地址产生模块存入结果区；对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，所述计算模块包括向量乘法模块和向量加法模块，所述向量乘法模块内的乘法器用于各层内向量乘法运算，所述向量加法模块内的加法器用于各层之间的向量加法运算，其中，A为数据长度为n的向量，B(j)为结果向量。
本技术方案采用层次化的方式，重构自相关算法的运算方式，将自相关算法中的多次乘累加运算做多级分割，将传统的乘累加分为多层向量乘法和向量加法，通过层次化切割，用向量乘法代替乘累加，减少浮点加法器的使用，降低硬件资源开销用；采用基本向量运算的方式，解决算法并行化划分困难的问题；支持流水运算，有效提高运算效率。
进一步地，所述计算模块包括X路向量运算，每一路向量运算包括一个复数乘法器和一个复数加法器，所述向量运算多路并行，依次对各层次内向量做向量乘法运算，对各层次向量间做向量加法运算，其中X为正整数，且4≤X≤16。本技术方案减少了复数加法器的使用，降低硬件开销。
进一步地，所述计算模块具体用于，对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，利用向量乘法模块中的乘法器做第一层向量乘法，第一层为a1和向量{a1,a2,…an-1,an}之间共轭相乘；利用向量乘法模块中的乘法器做第二层向量乘法，第二层为a2和向量{a2,a3,…an-1,an}之间共轭相乘，在第二层向量乘法计算完毕，进行第一层向量加法，即，利用加法器将第二层向量乘法结果与第一层向量乘法结果对应相加；利用向量乘法模块中的乘法器做第k层向量乘法，第k层向量乘法为ak和向量{ak,ak+1,…an-1,an}之间共轭相乘，第k层向量乘法计算完毕，进行第k-1层向量加法，即，利用加法器将第k层向量乘法结果与第k-2层向量加法的结果相加，其中，k为正整数，且2≤k≤n。向量乘法和向量加法并行运算可以有效提升运算效率。
本发明同时提供一种自相关算法的层次化分割方法，包括以下步骤：
S1、从DDR中将源数据传输到存储阵列中，数据顺序存放；
S2、对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，利用向量乘法模块中的乘法器做第一层向量乘法，第一层为a1和向量{a1,a2,…an-1,an}之间共轭相乘，其中，A为数据长度为n的向量，B(j)为结果向量，n为数据长度；
S3、利用向量乘法模块中的乘法器做第二层向量乘法，第二层为a2和向量{a2,a3,…an-1,an}之间共轭相乘，在第二层向量乘法计算完毕，进行第一层向量加法，即，利用加法器将第二层向量乘法结果与第一层向量乘法结果对应相加；
S4、利用向量乘法模块中的乘法器做第k层向量乘法，第k层向量乘法为ak和向量{ak,ak+1,…an-1,an}之间共轭相乘，第k层向量乘法计算完毕，进行第k-1层向量加法，即，利用加法器将第k层向量乘法结果与第k-2层向量加法的结果相加，其中，k为正整数，且2≤k≤n。
3.有益效果
相比于现有技术，本发明的有益效果为：
(1)、本发明采用层次化的方式，重构自相关算法的运算方式，将自相关算法中的多次乘累加运算做多级分割，将传统的乘累加分为多层向量乘法和向量加法，通过层次化切割，用向量乘法代替乘累加，减少浮点加法器的使用，降低硬件资源开销用；
(2)、本发明采用基本向量运算的方式，解决算法并行化划分困难的问题；支持流水运算，有效提高运算效率。
附图说明
图1为本发明的层次化分割方案示意图；
图2为本发明的架构图；
图3为本发明的存储示意图；
图4为本发明的自相关向量运算时域分布示意图。
具体实施方式
下面结合具体实施例对本发明进一步进行描述。
本发明采用层次化分割方案，对自相关算法的基本运算做重构，将原算法中多次乘累加运算基于向量特征做分割，将多次乘累加运算重构为多级的向量乘法和向量加法，再采用并行化的方式做硬件实现加速。
自相关描述随机信号自身不同时刻之间的相似性，是描述随机信号的重要的统计量。
对于1×n阶的复向量A＝{a1,a2,…an-1,an}，它的自相关函数B(j)的计算公式为：
Figure BDA0002252051680000031
自相关结果向量B是1×(2N-1)阶的复向量，由于自相关运算的特殊性质，结果向量共轭对称，即B(i)＝B(2N-i)*，基于此性质，在自相关的硬件实现过程中我们只用计算前N个向量点。如上述公式所示的自相关函数是一种乘累加运算，运算点的选取方式是滑窗选取，前N个向量点的计算如下式：
Figure BDA0002252051680000032
Figure BDA0002252051680000041
Figure BDA0002252051680000042
……
Figure BDA0002252051680000043
为了充分利用硬件的并行性，基于层次化的分割，我们对上述运算过程进行重构，将每次加法运算作为层次间的分界线，将原先的乘累加运算分解为多层的向量乘法和向量加法，如图1所示，第一层为a1和向量{a1,a2,…an-1,an}之间共轭相乘，第二层为a2和向量{a2,a3,…an-1,an}之间共轭相乘，依次类推；而各层次运算结果的求和通过向量加法实现。
如图2所示，本发明包括控制器模块，存储控制器模块和计算模块，其中，控制器模块用于判断存储控制器模块和当前的计算状态，并给存储控制器模块发送指令；存储控制器模块用于控制数据的传输和存储，其包括读源数据地址产生模块、写结果地址产生模块、读结果地址产生模块、源数据分发模块和结果分发模块，读源数据地址产生模块生成源数据地址和使能信号，读取数据后经源数据分发模块进入计算模块，计算后的结果经过结果分发模块和写结果地址产生模块存入结果区，结果区的数据也可以通过读结果地址产生模块和结果分发模块送入计算模块参与计算；对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，所述计算模块包括向量乘法模块和向量加法模块，所述向量乘法模块内的乘法器并行实现各层内向量乘法运算，所述向量加法模块内的加法器并行实现各层内向量加法运算，其中，A为数据长度为n的向量，B(j)为结果向量，n为数据长度。本技术方案采用层次化的方式，重构自相关算法的运算方式，将自相关算法中的多次乘累加运算做多级分割，将传统的乘累加分为多层向量乘法和向量加法，通过层次化切割，用向量乘法代替乘累加，减少浮点加法器的使用，降低硬件资源开销用；采用基本向量运算的方式，解决算法并行化划分困难的问题；支持流水运算，有效提高运算效率。
数据的存放方式如图3所示，为了方便起来实现，bank数目一般设置为并行路数的整数倍，在本实施例中，向量运算为8路，原数据用64个bank存放，结果数据同样用64个bank存放。
本发明基于参与运算向量点的层次结构，重构原算法运算方式，以加法运算为标识，对原运算做多层次分割。
若A＝{a1,a2,…an-1,an}是1×n阶的复向量，其中，n为数据长度，则A的自相关函数B(j)的计算方式一般为：
Figure BDA0002252051680000044
Figure BDA0002252051680000045
……
本发明将每个加法之前的乘法运算作为一个层次，则第一层为a1和向量{a1,a2,…an-1,an}之间共轭相乘，第二层为a2和向量{a2,a3,…an-1,an}之间共轭相乘，第三层为a3和向量{a3,a4,…an-1,an}之间共轭相乘依次类推；而各层次运算结果的求和通过向量加法实现；重构后的自相关运算分为如上所述多级向量点乘和向量相加。
本发明的计算模块包括X路向量运算，其中X为正整数，且4≤X≤16，每一路向量运算包括一个复数乘法器和一个复数加法器，所述向量运算多路并行，具体实施时按层次化分割方案，依次对各层次内向量做向量乘法运算，对各层次向量间做向量加法运算，第k层向量乘法和第k-1次向量加法并行，其中，k为正整数，且2≤k≤n。向量运算的多路并行运算以及向量乘法和向量加法的并行运算，可有效提高运算效率。
结合图1，具体流程为：
(1)、首先从DDR(Double Data Rate SDRAM，双倍速率SDRAM)将源数据传输到源数据存储阵列中，数据顺序存放，源数据存储阵列中的数据作为计算模块的输入数据；
(2)、对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，利用向量乘法模块中的乘法器做第一层向量乘法，第一层为a1和向量{a1,a2,…an-1,an}之间共轭相乘，共轭相乘得到的n个结果存入结果区的存储阵列，其中，A为数据长度为n的向量，B(j)为结果向量，n为数据长度；
(3)、利用向量乘法模块中的乘法器做第二层向量乘法，第二层为a2和向量{a2,a3,…an-1,an}之间共轭相乘，共轭相乘得到的n-1个结果存入结果区的存储阵列。在第二层向量乘法计算完毕，进行第一层向量加法，利用加法器将第二层向量乘法结果与步骤(2)中第一层向量乘法结果对应相加，两者相加之和存回存储阵列的原位置，即，结合图1，将
Figure BDA0002252051680000053
与
Figure BDA0002252051680000054
相加，结果存入原来用于存储的位置，……将
Figure BDA0002252051680000056
与
Figure BDA0002252051680000057
相加，结果存入原来用于存储
Figure BDA0002252051680000058
的位置；
(4)、利用向量乘法模块中的乘法器做第三层向量乘法，第三层为a3和向量{a3,a4,…an-1,an}之间共轭相乘，共轭相乘得到的n-2个结果存入结果区的存储阵列。第三层向量乘法计算完毕，进行第二层向量加法，利用加法器将第三层向量乘法结果与步骤(3)中第一层向量加法的结果相加，然后将结果数据存回存储阵列的原位置，即，结合图1，将
Figure BDA0002252051680000059
与
Figure BDA00022520516800000510
相加的结果与
Figure BDA00022520516800000511
相加，结果存入原来用于存储
Figure BDA00022520516800000512
的位置，……将
Figure BDA0002252051680000061
与
Figure BDA0002252051680000062
相加的结果与相加，结果存入原来用于存储
Figure BDA0002252051680000064
的位置；
(5)、利用向量乘法模块中的乘法器做第k层向量乘法，第k-1层向量加法和第k层向量乘法并行运算。第k层向量乘法为ak和向量{ak,ak+1,…an-1,an}之间共轭相乘，共轭相乘得到的n-k+1个结果存入结果区的存储阵列。第k层向量乘法计算完毕，进行第k-1层向量加法，利用加法器将第k层向量乘法结果与第k-1层向量加法的结果对应相加，将结果存入原来存储第k层向量乘法的结果的位置。其中，k为正整数，且2≤k≤n。时间域分布如图4所示。依此类推，直至n层向量乘法、n-1层向量加法全部计算完毕。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (4)

1.一种自相关算法的层次化分割系统，其特征在于：包括存储控制器模块和计算模块，其中，存储控制器模块用于控制数据的传输和存储，其包括读源数据地址产生模块、写结果地址产生模块、读结果地址产生模块、源数据分发模块和结果分发模块，读源数据地址产生模块生成源数据地址，读取数据后经源数据分发模块进入计算模块，计算模块处理后的结果经过结果分发模块和写结果地址产生模块存入结果区；对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，所述计算模块包括向量乘法模块和向量加法模块，所述向量乘法模块内的乘法器用于各层内向量乘法运算，所述向量加法模块内的加法器用于各层之间的向量加法运算，其中，A为数据长度为n的向量，B(j)为结果向量。
2.根据权利要求1所述的自相关算法的层次化分割系统，其特征在于：所述计算模块包括X路向量运算，每一路向量运算包括一个复数乘法器和一个复数加法器，所述向量运算多路并行，依次对各层次内向量做向量乘法运算，对各层次向量间做向量加法运算，其中X为正整数，且4≤X≤16。
3.根据权利要求1所述的自相关算法的层次化分割系统，其特征在于：所述计算模块具体用于，对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，利用向量乘法模块中的乘法器做第一层向量乘法，第一层为a1和向量{a1，a2，...an-1，an}之间共轭相乘；利用向量乘法模块中的乘法器做第二层向量乘法，第二层为a2和向量{a2，a3，...an-1，an}之间共轭相乘，在第二层向量乘法计算完毕，进行第一层向量加法，即，利用加法器将第二层向量乘法结果与第一层向量乘法结果对应相加；利用向量乘法模块中的乘法器做第k层向量乘法，第k层向量乘法为ak和向量{ak，ak+1，...an-1，an}之间共轭相乘，第k层向量乘法计算完毕，进行第k-1层向量加法，即，利用加法器将第k层向量乘法结果与第k-2层向量加法的结果相加，其中，k为正整数，且2≤k≤n。
4.一种自相关算法的层次化分割方法，其特征在于：包括以下步骤：
S1、从DDR中将源数据传输到存储阵列中，数据顺序存放；
S2、对于A的自相关函数B(j)，将每个加法之前的乘法运算作为一个层次，利用向量乘法模块中的乘法器做第一层向量乘法，第一层为a1和向量{a1，a2，...an-1，an}之间共轭相乘，其中，A为数据长度为n的向量，B(j)为结果向量，n为数据长度；
S3、利用向量乘法模块中的乘法器做第二层向量乘法，第二层为a2和向量{a2，a3，...an-1，an}之间共轭相乘，在第二层向量乘法计算完毕，进行第一层向量加法，即，利用加法器将第二层向量乘法结果与第一层向量乘法结果对应相加；
S4、利用向量乘法模块中的乘法器做第k层向量乘法，第k层向量乘法为ak和向量{ak，ak+1，...an-1，an}之间共轭相乘，第k层向量乘法计算完毕，进行第k-1层向量加法，即，利用加法器将第k层向量乘法结果与第k-2层向量加法的结果相加，其中，k为正整数，且2≤k≤n。
CN201911037893.6A 2019-10-29 2019-10-29 一种自相关算法的层次化分割系统及方法 Pending CN110795687A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911037893.6A CN110795687A (zh) 2019-10-29 2019-10-29 一种自相关算法的层次化分割系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911037893.6A CN110795687A (zh) 2019-10-29 2019-10-29 一种自相关算法的层次化分割系统及方法

Publications (1)

Publication Number Publication Date
CN110795687A true CN110795687A (zh) 2020-02-14

Family

ID=69441779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911037893.6A Pending CN110795687A (zh) 2019-10-29 2019-10-29 一种自相关算法的层次化分割系统及方法

Country Status (1)

Country Link
CN (1) CN110795687A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765523A (zh) * 2013-11-15 2016-07-13 高通股份有限公司 在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法
CN108762719A (zh) * 2018-05-21 2018-11-06 南京大学 一种并行广义内积重构控制器
CN109271138A (zh) * 2018-08-10 2019-01-25 合肥工业大学 一种适用于大维度矩阵乘的链式乘法结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765523A (zh) * 2013-11-15 2016-07-13 高通股份有限公司 在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法
CN108762719A (zh) * 2018-05-21 2018-11-06 南京大学 一种并行广义内积重构控制器
CN109271138A (zh) * 2018-08-10 2019-01-25 合肥工业大学 一种适用于大维度矩阵乘的链式乘法结构

Similar Documents

Publication Publication Date Title
US10534576B2 (en) Optimization apparatus and control method thereof
CN112464296B (zh) 一种用于同态加密技术的大整数乘法器硬件电路
CN103677737B (zh) 基于进位节省加法器的低延时cordic三角函数实现的方法及装置
CN113222998B (zh) 基于自监督低秩网络的半监督图像语义分割方法及装置
CN108446253A (zh) 一种针对神威体系架构的稀疏矩阵向量乘的并行计算方法
CN109993293A (zh) 一种适用于堆叠式沙漏网络的深度学习加速器
Hareth et al. Low power CNN hardware FPGA implementation
CN108762719B (zh) 一种并行广义内积重构控制器
Bražėnas et al. Parallel algorithms for fitting Markov arrival processes
CN110019184A (zh) 一种压缩和解压缩有序整数数组的方法
CN116822616A (zh) 一种用于大语言模型中Softmax函数训练的装置
CN111445016B (zh) 加速非线性数学计算的系统及方法
CN110795687A (zh) 一种自相关算法的层次化分割系统及方法
WO2021111272A1 (en) Processor unit for multiply and accumulate operations
CN109711543B (zh) 一种可重构的深度置信网络实现系统
US7945061B1 (en) Scalable architecture for subspace signal tracking
CN113762480B (zh) 一种基于一维卷积神经网络的时间序列处理加速器
Azizi et al. Sensitivity-aware mixed-precision quantization and width optimization of deep neural networks through cluster-based tree-structured parzen estimation
CN115034360A (zh) 三维卷积神经网络卷积层的处理方法和处理装置
CN111865385B (zh) 一种基于fpga的二维平面阵数字波束形成方法
CN113890508A (zh) 一种批处理fir算法的硬件实现方法和硬件系统
CN113592075A (zh) 卷积运算装置、方法和芯片
CN205899527U (zh) 一种除法器
CN116997911A (zh) 加速卷积神经网络执行卷积操作
CN112836793A (zh) 浮点可分离卷积计算加速装置、系统以及图像处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200214