CN110795045B - 混合内存的数据迁移方法、系统及电子设备 - Google Patents

混合内存的数据迁移方法、系统及电子设备 Download PDF

Info

Publication number
CN110795045B
CN110795045B CN201911051852.2A CN201911051852A CN110795045B CN 110795045 B CN110795045 B CN 110795045B CN 201911051852 A CN201911051852 A CN 201911051852A CN 110795045 B CN110795045 B CN 110795045B
Authority
CN
China
Prior art keywords
module
data
request
memory
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911051852.2A
Other languages
English (en)
Other versions
CN110795045A (zh
Inventor
刘晨吉
陈岚
倪茂
郝晓冉
孙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911051852.2A priority Critical patent/CN110795045B/zh
Publication of CN110795045A publication Critical patent/CN110795045A/zh
Application granted granted Critical
Publication of CN110795045B publication Critical patent/CN110795045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device

Abstract

本公开提供了一种混合内存的数据迁移方法。该方法用于内存控制器，混合内存包括非易失性存储器NVM和动态随机存储器DRAM，方法包括：当接收到访问非易失性存储器NVM的请求时，判断非易失性存储器NVM的第一模块的状态信息，其中，请求指向所述第一模块；当第一模块的状态信息为待迁移状态时，将请求对应的第一数据迁移至动态随机存储器DRAM的第二模块中，将第二模块中的数据迁移至第一模块中，其中，第一数据、第一模块以及第二模块的大小为一个cache块。本公开还提供了一种混合内存的数据迁移系统及电子设备。

Description

混合内存的数据迁移方法、系统及电子设备
技术领域
本公开涉及存储领域，具体地，涉及一种混合内存的数据迁移方法、系统及电子设备。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机内存系统的首要之选，其具有结构简单、集成度高、读写速度快、读写功耗低的优点。随着计算机体系结构技术的不断发展和集成电路工艺水平的不断提高，DRAM内存功耗已占系统总功耗的30％以上，其“功耗墙”问题亟待解决。此外，为了提高DRAM性能及集成度，需要在其单元面积不断减小的情况下，不断增加其存储电容的表面积，其“容量墙”的问题也日益突出。
非易失性存储器(Non-Volatile Memory，NVM)主要包括铁电随机存储器(FeRAM)、磁随机存储器(MRAM)、阻变随机存储器(RRAM)和相变随机存储器(PCM)等。与DRAM相比，NVM具有非易失、静态功耗极低、存储密度高的优点。但是NVM写功耗、写速度与DRAM相比存在一定差距，另外部分新型NVM写次数有限。相关技术中在DRAM与NVM混合内存系统中实现相应的迁移策略，减少对NVM的写操作。但是，混合内存数据迁移造成较大的时间开销，迁移过程会降低系统性能。
发明内容
有鉴于此，本公开提供了一种可以在高速缓冲存储器读写内存的过程中完成数据迁移、迁移粒度为一个cache块的混合内存的数据迁移方法、系统及电子设备。
本公开的一个方面，提供了一种混合内存的数据迁移方法。所述方法用于内存控制器，所述混合内存包括非易失性存储器NVM和动态随机存储器DRAM，方法包括：当接收到访问所述非易失性存储器NVM的请求时，判断所述非易失性存储器NVM的第一模块的状态信息，其中，所述请求指向所述第一模块；当所述第一模块的状态信息为待迁移状态时，将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，将所述第二模块中的数据迁移至所述第一模块中，其中，所述第一数据、第一模块以及第二模块的大小为一个cache块。
根据本公开的实施例，当所述请求为读请求时，所述第一数据为所述第一模块中的数据，所述将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，包括：获取所述第一模块中的数据；将所述第一模块中的数据发送到高速缓冲存储器中，其中，所述读请求由所述高速缓冲存储器生成；将所述第一模块中的数据写入所述第二模块中。
根据本公开的实施例，当所述请求为写请求时，所述方法还包括：接收所述写请求所请求写入的写数据，所述第一数据为所述写数据；所述将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，包括：将所述写数据写入所述第二模块中。
根据本公开的实施例，所述方法还包括：记录所述非易失性存储器NVM每一行对应的预充次数；根据所述第一模块、非易失性存储器NVM的行缓存中存储的数据更新所述预充次数。
根据本公开的实施例，所述根据所述第一模块、非易失性存储器NVM的行缓存中存储的数据更新所述预充次数，包括：当所述非易失性存储器NVM的行缓存中存储的数据不包含所述第一模块时，对所述预充次数进行加一处理，否则，所述预充次数保持不变。
根据本公开的实施例，所述判断所述非易失性存储器NVM的第一模块的状态信息，包括：当所述更新后的预充次数等于预设阈值时，所述第一模块的状态信息为待迁移状态；当所述更新后的预充次数小于所述预设阈值时，所述第一模块的状态信息为读写状态。
根据本公开的实施例，所述方法还包括：当所述第一模块的状态信息为待迁移状态时，将所述第二模块中的数据存储至所述内存控制器的交换缓存中；所述将所述第二模块中的数据迁移至所述第一模块中，包括：将所述交换缓存中的数据写入所述第一模块中。
根据本公开的实施例，所述第二模块为所述动态随机存储器DRAM中使用频次小于预设值的模块。
本公开的另一方面，提供了一种混合内存的数据迁移系统。所述系统用于内存控制器，所述混合内存包括非易失性存储器NVM和动态随机存储器DRAM，系统包括判断模块和迁移模块。所述判断模块用于当接收到访问所述非易失性存储器NVM的请求时，判断所述非易失性存储器NVM的第一模块的状态信息，其中，所述请求指向所述第一模块。所述迁移模块用于当所述第一模块的状态信息为待迁移状态时，将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，将所述第二模块中的数据迁移至所述第一模块中，其中，所述第一数据、第一模块以及第二模块的大小为一个cache块。
本公开的另一方面，提供了一种电子设备，包括：处理器；存储器，其存储有计算机可执行程序，所述程序在被所述处理器执行时，使得所述处理器执行如上所述的方法。
根据本公开的实施例，可以在高速缓冲存储器读写内存的过程中完成混合内存中一个cache块大小数据的快速迁移，在读写的同时迁移数据，极大地缩短了迁移时间，避免数据迁移影响内存系统性能。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示意性示出了根据本公开实施例的混合内存的数据转移方法的流程图；
图2A示意性示出了根据本公开实施例的混合内存的数据转移方法中读NVM的过程示意图；
图2B示意性示出了根据本公开实施例的混合内存的数据转移方法中读NVM的过程示意图；
图3示意性示出了根据本公开实施例的混合内存的数据转移装置的方框图；以及
图4示意性示出了根据本公开实施例的适于混合内存的数据转移方法的电子设备的方框图。
附图标记说明：
1-内存控制器；2-高速缓冲存储器。
具体实施方式
为使得本公开目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开的实施例提供了一种混合内存的数据迁移方法、系统及电子设备。该混合内存的数据迁移方法用于内存控制器，混合内存包括非易失性存储器NVM和动态随机存储器DRAM，方法包括：当接收到访问NVM的请求时，判断NVM的第一模块的状态信息，其中，该请求指向该第一模块；当第一模块的状态信息为待迁移状态时，将该请求对应的第一数据迁移至DRAM的第二模块中，将第二模块中的数据迁移至第一模块中，其中，第一数据、第一模块以及第二模块的大小为一个cache块，并在数据迁移过程中对请求进行响应。以此方式，可以通过在高速缓冲存储器读写NVM内存的过程中将读写数据迁移至DRAM中，以及将DRAM中的相应数据迁移至NVM中，并且保证数据迁移的粒度为一个cache块，以极大缩短混合内存中的数据迁移时间，解决了数据迁移影响内存系统性能的问题。
图1示意性示出了根据本公开实施例的混合内存的数据迁移方法的流程图。
如图1所示，该方法用于内存控制器，混合内存包括NVM和DRAM，该方法可以包括操作S110-操作S120。
在操作S110，当接收到访问非易失性存储器NVM的请求时，判断非易失性存储器NVM的第一模块的状态信息，其中，请求指向第一模块。
根据本公开的实施例，请求可以是读请求或写请求。当请求是读请求时，读请求可以包含读地址、读命令等；当请求是写请求时，写请求可以包含写地址、写命令等，进一步地，接收到写请求之后，还接收到有该写请求所请求写入的写数据。读地址或写地址为请求访问的第一模块的地址。
根据本公开的实施例，该混合内存的数据迁移方法还包括：记录NVM每一行对应的预充次数，根据第一模块、NVM的行缓存中存储的数据更新预充次数。当更新后的预充次数等于预设阈值时，第一模块的状态信息为待迁移状态；当更新后的预充次数小于预设阈值时，第一模块的状态信息为读写状态。具体地，例如当NVM的行缓存中存储的数据不包含第一模块时，对预充次数进行加一处理，否则，预充次数保持不变。
可以理解的是，高速缓冲存储器读写NVM时，内存控制器需要向NVM发送激活命令，通过激活命令中的行地址选择要访问NVM中的哪一行，NVM将该行数据读取到其行缓存RowBuffer中，然后内存控制器再向NVM发送读命令或写命令，NVM将其行缓存中的数据发送到输入/输出口，或者将输入/输出口的数据写进行缓存中。行缓存中的数据会一直保留，直至NVM新的一行的数据需要被访问，此时内存控制器向NVM发送预充命令，以使得NVM根据该预充命令将其行缓存中原来的数据写回到该数据对应的行中，再将被访问行的数据读取到行缓存中。NVM的一行中至少包括一个模块的数据。
本公开实施例中，每一行对应的预充次数的初始值例如设置为0。当接收到高速缓冲存储器访问NVM的请求时，判断该请求指向的第一模块是否包含在NVM行缓存中存储的数据中，若包含，无需进行预充、激活操作，此时，该第一模块所在行的预充次数保持不变，例如，其预充次数仍为0，若不包含，需要进行预充、激活操作，此时，该第一模块所在行的预充次数进行加一处理，例如，其预充次数更新为1。
本公开实施例中，接收到访问NVM的请求时，可以根据该请求得到更新后的预充次数。只有当更新后的预充次数达到预设阈值时，才会在混合内存的NVM和DRAM之间进行数据转移，以避免频繁进行数据转移而影响系统性能。预设阈值例如为8、10等。本领域技术人员可以根据本公开实施例的描述得到其它预设阈值的具体取值。
在操作S120，当第一模块的状态信息为待迁移状态时，将请求对应的第一数据迁移至动态随机存储器DRAM的第二模块中，将第二模块中的数据迁移至第一模块中，其中，第一数据、第一模块以及第二模块的大小为一个cache块。
根据本公开的实施例，当请求为读请求时，第一数据为NVM第一模块中的数据，将请求对应的第一数据迁移至动态随机存储器DRAM的第二模块中，包括：获取第一模块中的数据，将第一模块中的数据发送到高速缓冲存储器中，其中，上述读请求由高速缓冲存储器生成。此外，还需将DRAM的第二模块中的数据存储至内存控制器的交换缓存中，并将交换缓存中的数据写入第一模块。
参阅图2A，详细说明请求为读请求时的迁移过程。高速缓冲存储器2通过总线向内存控制器1发送读NVM的读请求，然后内存控制器1向NVM发送读地址和读命令，NVM开始读取该读地址指向的数据；DRAM接收内存控制器1发送的读DRAM的读地址和读命令，DRAM读取相应的数据；由于DRAM延迟低，DRAM先完成读操作，DRAM将读取到的数据存储至内存控制器1的交换缓存exbuf中；NVM完成读操作，并将其读出的数据存储至内存控制器1的读缓存rbuf中；内存控制器1将其读缓存rbuf中的数据发送至总线上，以通过总线将NVM中读取到的数据传输至高速缓冲存储器2，与此同时，内存控制器1将其读缓存rbuf中的数据写回至DRAM，将交换缓存exbuf中的数据写回至NVM。
由此可知，本公开实施例中的数据迁移方法，在高速缓冲存储器读混合内存中NVM的过程中，完成数据迁移，其充分利用了数据读写的并行性，极大提高了迁移速度。
根据本公开的实施例，当请求为写请求时，该数据迁移方法还包括：接收写请求所请求写入的写数据，该写数据为上述第一数据，将该写数据写入第二模块中。
参阅图2B，详细说明请求为写请求时的迁移过程。高速缓冲存储器2通过总线向内存控制器1发送写NVM的写请求，然后内存控制器1向NVM发送写地址和写命令，NVM等待写数据；DRAM接收内存控制器1发送的读DRAM的读地址和读命令，DRAM读取相应的迁移数据；内存控制器1接收高速缓冲存储器2发送的写数据，并将写数据存储到其写缓存wbuf中，该写数据即为上述写请求所请求写进NVM中的数据；DRAM完成读操作，并将读出的数据存储到内存控制器1的交换缓存exbuf中；内存控制器1将写缓存wbuf中的数据直接写入DRAM中，并将交换缓存exbuf中的数据写入NVM中，由此响应写请求，并直接将写请求对应的写数据迁移至DRAM中。
由此可知，本公开实施例中的数据迁移方法，在高速缓冲存储器写混合内存中NVM的过程中，直接将数据写入DRAM中，并将DRAM中的数据迁移至NVM中，减少了从NVM中读出迁移数据的过程，极大提高了迁移速度。
根据本公开的实施例，第二模块为DRAM中使用频次小于预设值的模块，以此避免频繁进行数据迁移。预设值例如为5次/天、1次/小时等。本领域技术人员可以根据本公开实施例的描述得到其它预设值的具体取值。
本公开实施例中，将第一数据、第一模块以及第二模块的大小设置为一个cache块大小，即将迁移粒度设置为一个cache块。一个cache块一般为32B，相比于迁移粒度设置为页，本公开实施例中考虑到高速缓冲存储器总是以一个cache块为基本单位读写内存，将迁移粒度设置为一个cache块，解决了NVM和DRAM页面大小不同的问题，并且避免了不必要的读和写，提高了迁移速度，降低迁移时间。
本公开的实施例提供的混合内存的数据迁移方法，可以通过在高速缓冲存储器读写NVM内存的过程中将读写数据迁移至DRAM中，以及将DRAM中的相应数据迁移至NVM中，并且保证数据迁移的粒度为一个cache块，以极大缩短混合内存中的数据迁移时间，解决了数据迁移影响内存系统性能的问题。
图3示意性示出了根据本公开实施例的混合内存的数据迁移系统300的方框图。
如图3所示，该混合内存的数据迁移系统300包括判断模块310以及迁移模块320。系统300可以用于执行参考图1～图2所描述的混合内存的数据迁移方法。
判断模块310例如可以执行操作S110，用于当接收到访问非易失性存储器NVM的请求时，判断非易失性存储器NVM的第一模块的状态信息，其中，请求指向第一模块。
迁移模块320例如可以执行操作S120，用于当第一模块的状态信息为待迁移状态时，将请求对应的第一数据迁移至动态随机存储器DRAM的第二模块中，将第二模块中的数据迁移至第一模块中，其中，第一数据、第一模块以及第二模块的大小为一个cache块。
根据本公开的实施例的模块、子模块、单元、子单元中的任意多个、或其中任意多个的至少部分功能可以在一个模块中实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以被拆分成多个模块来实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以通过对电路进行集成或封装的任何其他的合理方式的硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，根据本公开实施例的模块、子模块、单元、子单元中的一个或多个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
例如，判断模块310以及迁移模块320中的任意多个可以合并在一个模块中实现，或者其中的任意一个模块可以被拆分成多个模块。或者，这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合，并在一个模块中实现。根据本公开的实施例，判断模块310以及迁移模块320中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，判断模块310以及迁移模块320中的至少一个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
图4示意性示出了根据本公开实施例的适于混合内存的数据迁移的电子设备400的方框图。图4仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图4所示，根据本公开实施例的电子设备400包括处理器401，其可以根据存储在只读存储器(ROM)402中的程序或者从存储部分408加载到随机访问存储器(RAM)403中的程序而执行各种适当的动作和处理。处理器401例如可以包括通用微处理器(例如CPU)、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(ASIC))，等等。处理器401还可以包括用于缓存用途的板载存储器。处理器401可以包括用于执行根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
在RAM 403中，存储有电子设备400操作所需的各种程序和数据。处理器401、ROM402以及RAM 403通过总线404彼此相连。处理器401通过执行ROM 602和/或RAM 603中的程序来执行根据本公开实施例的方法流程的各种操作。需要注意，所述程序也可以存储在除ROM 402和RAM 403以外的一个或多个存储器中。处理器401也可以通过执行存储在所述一个或多个存储器中的程序来执行根据本公开实施例的方法的各种操作。
根据本公开的实施例，电子设备400还可以包括输入/输出(I/O)接口405，输入/输出(I/O)接口405也连接至总线404。系统400还可以包括连接至I/O接口405的以下部件中的一项或多项：包括键盘、鼠标等的输入部分406；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分408；包括硬盘等的存储部分408；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分409。通信部分409经由诸如因特网的网络执行通信处理。驱动器410也根据需要连接至I/O接口405。可拆卸介质411，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器410上，以便于从其上读出的计算机程序根据需要被安装入存储部分408。
根据本公开实施例的方法流程还可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分409从网络上被下载和安装，和/或从可拆卸介质411被安装。在该计算机程序被处理器401执行时，执行本公开实施例的系统中限定的上述功能。根据本公开的实施例，上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。电要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (6)

1.一种混合内存的数据迁移方法，用于内存控制器，所述混合内存包括非易失性存储器NVM和动态随机存储器DRAM，方法包括：
当接收到访问所述非易失性存储器NVM的请求时，判断所述非易失性存储器NVM的第一模块的状态信息，其中，所述请求指向所述第一模块；
当所述第一模块的状态信息为待迁移状态时，将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，将所述第二模块中的数据迁移至所述第一模块中，其中，所述第一数据、第一模块以及第二模块的大小为一个cache块；其中，所述第二模块为所述动态随机存储器DRAM中使用频次小于预设值的模块；
记录所述非易失性存储器NVM每一行对应的预充次数；
根据所述第一模块、非易失性存储器NVM的行缓存中存储的数据更新所述预充次数，包括：当所述非易失性存储器NVM的行缓存中存储的数据不包含所述第一模块时，对所述预充次数进行加一处理，否则，所述预充次数保持不变；
其中，所述判断所述非易失性存储器NVM的第一模块的状态信息，包括：当所述更新后的预充次数等于预设阈值时，所述第一模块的状态信息为所述待迁移状态；当所述更新后的预充次数小于所述预设阈值时，所述第一模块的状态信息为读写状态。
2.根据权利要求1所述的方法，其中，当所述请求为读请求时，所述第一数据为所述第一模块中的数据，所述将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，包括：
获取所述第一模块中的数据；
将所述第一模块中的数据发送到高速缓冲存储器中，其中，所述读请求由所述高速缓冲存储器生成。
3.根据权利要求1所述的方法，其中，当所述请求为写请求时，所述方法还包括：
接收所述写请求所请求写入的写数据，所述第一数据为所述写数据；
所述将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，包括：
将所述写数据写入所述第二模块中。
4.根据权利要求1所述的方法，其中，所述方法还包括：
当所述第一模块的状态信息为所述待迁移状态时，将所述第二模块中的数据存储至所述内存控制器的交换缓存中；
所述将所述第二模块中的数据迁移至所述第一模块中，包括：
将所述交换缓存中的数据写入所述第一模块中。
5.一种混合内存的数据迁移系统，用于内存控制器，所述混合内存包括非易失性存储器NVM和动态随机存储器DRAM，系统包括：
判断模块，用于当接收到访问所述非易失性存储器NVM的请求时，判断所述非易失性存储器NVM的第一模块的状态信息，其中，所述请求指向所述第一模块；
迁移模块，用于当所述第一模块的状态信息为待迁移状态时，将所述请求对应的第一数据迁移至所述动态随机存储器DRAM的第二模块中，将所述第二模块中的数据迁移至所述第一模块中，其中，所述第一数据、第一模块以及第二模块的大小为一个cache块；其中，所述第二模块为所述动态随机存储器DRAM中使用频次小于预设值的模块；
记录所述非易失性存储器NVM每一行对应的预充次数；
根据所述第一模块、非易失性存储器NVM的行缓存中存储的数据更新所述预充次数，包括：当所述非易失性存储器NVM的行缓存中存储的数据不包含所述第一模块时，对所述预充次数进行加一处理，否则，所述预充次数保持不变；
其中，所述判断所述非易失性存储器NVM的第一模块的状态信息，包括：当所述更新后的预充次数等于预设阈值时，所述第一模块的状态信息为所述待迁移状态；当所述更新后的预充次数小于所述预设阈值时，所述第一模块的状态信息为读写状态。
6.一种电子设备，包括：
处理器；
存储器，其存储有计算机可执行程序，所述程序在被所述处理器执行时，使得所述处理器执行如权利要求1-4中任一项所述的方法。
CN201911051852.2A 2019-10-30 2019-10-30 混合内存的数据迁移方法、系统及电子设备 Active CN110795045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911051852.2A CN110795045B (zh) 2019-10-30 2019-10-30 混合内存的数据迁移方法、系统及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911051852.2A CN110795045B (zh) 2019-10-30 2019-10-30 混合内存的数据迁移方法、系统及电子设备

Publications (2)

Publication Number Publication Date
CN110795045A CN110795045A (zh) 2020-02-14
CN110795045B true CN110795045B (zh) 2024-04-09

Family

ID=69440583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051852.2A Active CN110795045B (zh) 2019-10-30 2019-10-30 混合内存的数据迁移方法、系统及电子设备

Country Status (1)

Country Link
CN (1) CN110795045B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107442A1 (zh) * 2014-12-31 2016-07-07 华为技术有限公司 将数据写入固态硬盘的方法及固态硬盘
WO2017107162A1 (zh) * 2015-12-25 2017-06-29 研祥智能科技股份有限公司 一种异构混合内存组件、系统及存储方法
CN110347510A (zh) * 2019-07-09 2019-10-18 中国科学院微电子研究所 一种混合内存的管理方法、系统、设备及介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107442A1 (zh) * 2014-12-31 2016-07-07 华为技术有限公司 将数据写入固态硬盘的方法及固态硬盘
WO2017107162A1 (zh) * 2015-12-25 2017-06-29 研祥智能科技股份有限公司 一种异构混合内存组件、系统及存储方法
CN110347510A (zh) * 2019-07-09 2019-10-18 中国科学院微电子研究所 一种混合内存的管理方法、系统、设备及介质

Also Published As

Publication number Publication date
CN110795045A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US11482278B2 (en) Method of performing internal processing operation of memory device
US9875195B2 (en) Data distribution among multiple managed memories
US9298389B2 (en) Operating a memory management controller
US11048645B2 (en) Memory module, operation method therof, and operation method of host
US10228874B2 (en) Persistent storage device with a virtual function controller
US10372446B2 (en) Technology to dynamically modulate memory device read granularity
EP3441885B1 (en) Technologies for caching persistent two-level memory data
US11074011B2 (en) Solid state drive latency estimation interface for host performance tuning
US20170364280A1 (en) Object storage device and an operating method thereof
US20190042305A1 (en) Technologies for moving workloads between hardware queue managers
US20190095107A1 (en) Data classification for placement within storage devices
US11042312B2 (en) DRAM bank activation management
US10838645B2 (en) Memory writing operations with consideration for thermal thresholds
DE102017100584A1 (de) Verfahren zum Zugreifen auf heterogene Speicher und Speichermodul, welches heterogene Speicher aufweist
KR20200108774A (ko) 순환 큐 기반의 명령어 메모리를 포함하는 메모리 장치 및 그 동작방법
US20220004495A1 (en) Host managed hotness data utilized for cache evictions and/or insertions
US11881251B2 (en) Row clear features for memory devices and associated methods and systems
US20190042415A1 (en) Storage model for a computer system having persistent system memory
US20230305954A1 (en) Direct map memory extension for storage class memory
EP3423948B1 (en) Techniques to cause a content pattern to be stored to memory cells of a memory device
CN110795045B (zh) 混合内存的数据迁移方法、系统及电子设备
US20190041928A1 (en) Technologies for predictive feed forward multiple input multiple output ssd thermal throttling
US10452553B1 (en) Systems and methods for distributing cache space
CN102567243A (zh) 存储设备的刷新处理方法和存储设备
US20170153994A1 (en) Mass storage region with ram-disk access and dma access

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant