CN110783203A - 一种恢复辐照后mosfet阈值电压降低的方法 - Google Patents
一种恢复辐照后mosfet阈值电压降低的方法 Download PDFInfo
- Publication number
- CN110783203A CN110783203A CN201911030858.1A CN201911030858A CN110783203A CN 110783203 A CN110783203 A CN 110783203A CN 201911030858 A CN201911030858 A CN 201911030858A CN 110783203 A CN110783203 A CN 110783203A
- Authority
- CN
- China
- Prior art keywords
- mosfet
- voltage
- threshold voltage
- irradiation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000011084 recovery Methods 0.000 title claims description 8
- 230000005855 radiation Effects 0.000 title description 3
- 230000009467 reduction Effects 0.000 claims abstract description 9
- 238000012360 testing method Methods 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000013100 final test Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种恢复辐照后MOSFET阈值电压降低的方法，所述方法包括以下步骤：步骤1：提供一MOSFET，所述MOSFET经过辐照处理；步骤2：在所述MOSFET的栅极或漏极施加一定数值的电压，并持续一段时间，使得一部分电子进入所述MOSFET的栅极的氧化层，并与俘获的空穴进行复合。本发明通过对辐照后的MOSFET的栅极或漏极施加电压，使得电子进入栅极的氧化层与俘获的空穴复合，能够恢复器件的阈值电压，缓解MOSFET在高温下阈值电压下降严重的问题。
Description
技术领域
本发明涉及MOSFET技术领域，尤其涉及一种恢复辐照后MOSFET阈值电压降低的方法。
背景技术
MOSFET是单级器件，因具有开关速度快的特点而被广泛用在电源转换电路中。如何提高MOSFET器件的效率一直是行业研究的重点，在 MOSFET器件设计上面主要是采用降低MOSFET器件的电容的方法，也就是在相同导通电阻的情况下，降低MOSFET器件的栅极电容、栅漏耦合电容和漏极电容等。
在电路结构上面，ZVS(Zero Voltage Switching)电路被提出来了。它是指MOSFET在开启时，两端的电压已经降为0。为了实现ZVS，通常需要利用MOSFET寄生的体二极管，在MOSFET关断时，其寄生的体二极管会导通，将MOSFET两端的电压从高电压逐渐降低为低电压(对于硅基 MOSFET来说，通常是-0.7～-0.8V之间)，接着MOSFET再导通，这样 MOSFET开通时，两端的电压基本接近于0，开通损耗几乎被完全降为0。这样MOSFET的损耗，只剩下了关断损耗了。但是在实际电路中，寄生的体二极管导通时，体内会存贮大量的电子和空穴对，在MOSFET关断时，如果体内的电子和空穴对没有被迅速抽走或者复合，MOSFET可能会发生损坏。因此在ZVS电路中，都需要降低MOSFET的少子寿命，以加快寄生体二极管导通所带来的多余电子和空穴对的复合。
降低MOSFET少子寿命，主要是通过在材料的禁带间人为的引入一些缺陷能级，这些缺陷能级形成复合中心，能够帮助导带的电子和价带的空穴进行复合。目前主要的方法有两大类：一是通过金属掺杂，如Pt(铂)或者金，但是功率MOSFET器件通常是跟其它器件共用生产线的，这些金属会污染在这条线上生产的其它器件，造成其它器件的漏电几率增加，因此这需要对生产线进行额外的管控，带来了额外的成本增加。另一种是采用辐照的方法，这里的辐照可以包括电子辐照、也可以包括质子辐照甚至是中子辐照等等。它是在MOSFET完成制造后，将晶圆放在辐照的环境下。因此可以完全兼容目前的生产线。辐照也是目前广泛采用的降低少子寿命的方法。
但是辐照降低少子寿命的方法，会产生一些问题。请参阅图1，图1为常见的超级结MOSFET的结构图，1a是栅极，这里是平面栅结构；2a是栅极的氧化层，辐照是高能量的粒子，它会在辐照所经过的路径上产生大量的电子和空穴对，这些电子和空穴对在体内大部分会复合掉。但是因为在氧化层2a里面，空穴的迁移率比较低，而电子的迁移率比较高。使得电子被迅速的移出氧化层2a，使得空穴被束缚在氧化层2a或者氧化层2a和硅的界面处。表面带正电荷对于N型MOSFET来说，会帮助沟道的耗尽，使得阈值电压降低。为了保证相同的阈值电压，可以通过增加沟道注入的掺杂浓度来解决。
请参阅图2，图2为实测的600V超级结MOSFET的阈值电压随温度的变化关系图，其中曲线a为常规的超级结MOSFET的变化曲线，曲线b 为做了电子辐照来降低少子寿命的超级结MOSFET的变化曲线，可以看到常温也就是25℃时阈值电压基本上是一样的，都在3.6V附近。这里面做了电子辐照的器件，为了保证阈值电压跟没有做的基本接近，其沟道的掺杂浓度增加为原来的一倍。可以看到做了辐照的超级结MOSFET即使在常温下阈值电压通过沟道掺杂浓度增加，做了补偿，但是其高温下阈值电压随温度的降低过快，在150℃条件下下，阈值电压只有2.1V。而没有做电子辐照的超级结MOSFET在150℃条件下其阈值电压为2.6V。
做了辐照的器件高温下阈值电压低，会带来如下几个问题：一是做辐照的器件，通常是用于ZVS电路。其开通损耗已经基本降为0，为了降低其关断损耗，通常希望其阈值电压尽可能的高，以降低关断损耗。而高温下阈值电压下降的过快，导致其高温下关断损耗会增加。二是MOSFET在开关过程中，其栅极会通过Cgd耦合一定的电压，如果MOSFET的阈值电压过低，会导致MOSFET误开启。因此提高辐照器件在高温下的阈值电压变得比较重要。
对于沟槽MOSFET或者SGTMOSFET同样存在高温情况下阈值电压降低的问题。请参阅图3，图3是一个典型的SGTMOSFET的结构图：SGTMOSFET 是在纵向的漂移区2b中加入源极场板4b，它跟漂移区2b进行横向耗尽，可以大幅提高漂移区2b的掺杂浓度，从而降低比导通电阻。在辐照的情况下，在氧化层11b和场板4b和漂移区2b之间)氧化层3b里或者是其跟硅的界面处都会产生大量的正电荷。这些正电荷同样会带来高温阈值电压的降低的问题。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明的目的是克服现有技术的不足，提供一种恢复辐照后MOSFET 阈值电压降低的方法。
本发明的技术方案如下：本发明提供一种恢复辐照后MOSFET阈值电压降低的方法，该方法包括以下步骤：步骤1：提供一MOSFET，所述 MOSFET经过辐照处理；步骤2：在所述MOSFET的栅极或漏极施加一定数值的电压，并持续一段时间，使得一部分电子进入所述MOSFET的栅极的氧化层，并与俘获的空穴进行复合。
进一步地，所述步骤2中，在所述MOSFET的栅极施加电压的情况下，所述MOSFET为硅器件，所施加的电压等于4～6MV/cm*T，其中T为所述 MOSFET的栅极的氧化层的厚度。
进一步地，所述步骤2中，在所述MOSFET的栅极施加电压情况下，所述一段时间大于等于0.1s。
进一步地，所述一段时间为0.1s～1000s。
进一步地，所述步骤2中，当在所述MOSFET的漏极施加电压时，所施加的电压为80％～110％所述MOSFET的击穿电压。
进一步地，所述步骤2中，当在所述MOSFET的漏极施加电压时，所述一段时间大于等于10s。
进一步地，所述步骤2在所述MOSFET封装好以后跟最终测试(Final Testing)一起进行。
进一步地，所述步骤2在晶圆极扎针测试(Circuit Probe Testing)过程中进行。
进一步地，所述方法用于所述MOSFET的阈值电压的全部恢复。
进一步地，，所述方法用于所述MOSFET的阈值电压的部分恢复。
采用上述方案，本发明通过对辐照后的MOSFET的栅极或漏极施加电压，使得电子进入栅极的氧化层与俘获的空穴复合，能够恢复器件的阈值电压，缓解MOSFET在高温下阈值电压下降严重的问题。
附图说明
图1为现有常见的MOSFET的结构示意图。
图2为实测的600V超级结MOSFET的阈值电压随温度的变化关系图。
图3为一现有的SGTMOSFET的结构示意图。
图4为本发明的流程图。
图5为本发明一实施例的示意图。
图6为本发明另一实施例的示意图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
请参阅图4，本发明提供一种恢复辐照后MOSFET阈值电压降低的方法，所述方法包括以下步骤：步骤1：提供一MOSFET，所述MOSFET经过辐照处理；步骤2：在所述MOSFET的栅极或漏极施加一定数值的电压，并持续一段时间，使得一部分电子进入所述MOSFET的栅极的氧化层，并与俘获的空穴进行复合。
请参阅图5，图5为在MOSFET的栅极施加电压的实施例的示意图，在本实施例中，图5中1c为所述MOSFET的栅极，2c为所述MOSFET的栅极的氧化层，对于硅器件的MOSFET，其栅极的氧化层2c为SiO2，所述MOSFET的栅极1c所施加的电压的条件可以为：Vgs＝4～6MV/cm*T，其中T为所述栅极的氧化层2c的厚度，例如所述栅极的氧化层2c的厚度为 100nm，则可以计算得到所施加的电压为40～60V，施加的时间可以是0.1s 到1000s之间，也可以根据需要选用更长的时间。当在所述MOSFET的栅极1c施加电压后，热载流子(这里主要指电子)会发生Fowler-Nordheim 隧穿，所述栅极1c会产生一定的漏电，使得一部分电子进入所述栅极的氧化层2c并跟俘获的空穴进行复合，从而消除辐照后产生的空穴，使得所述 MOSFET的阈值电压可以提高。
请参阅图6，图6为在MOSFET的漏极施加电压的实施例的示意图，在本实施例中，1d为所述MOSFET的栅极，2d为所述MOSFET的栅极的氧化层，9d为所述MOSFET的漏极。本实施例在所述漏极9d施加电压，所施加的电压是接近于器件的击穿电压的，一般为80％-110％所述 MOSFET的击穿电压，例如600V的器件，可以施加600V的电压。由于在所述漏极9d施加的电压，在所述MOSFET体内会产生大量的电子和空穴对，其中一部分电子会进入所述栅极的氧化层2d，从而跟俘获的空穴产生复合，从而消除所述栅极的氧化层2d在辐照后产生的空穴。在上一实施例对栅极加电压的方案中，由于栅极是加正电压，电子在强电场的作用下，会集中向栅极发生隧穿，但是本实施例的漏极加电压这种方法，产生的热载流子进入所述栅极的氧化层2d的几率不高，所以需要施加电压的时间一般在10s以上。
上述两个实施例，所述方法的步骤2可以在器件封装好以后跟器件的最终测试(Final Testing)一起进行，也可以在晶圆极扎针测试(Circuit Probe Testing)的过程中实现。并且上述的在漏极或栅极加电压的方案，器件均会会产生一定的漏电，但是器件加电压完成后，阈值电压恢复以后，器件依旧可以正常工作。在实际运用中，通过在栅极或漏极施加电压的方法可以让器件的阈值电压部分恢复或全部恢复，但是由于全部恢复所需要的时间过长，在实际运用中一部分恢复为主。阈值电压部分恢复后，实现相同阈值电压的情况下其沟道掺杂浓度可以降低，在高温下阈值电压下降严重的问题也可以得到部分缓解。
值得一提的是，本申请的方案跟目前测试中的方案有非常大的区别，目前测试的时候，测试栅极的击穿电压，如600V的超级结MOSFET，测试的击穿电压是正负30V，而本申请是为了恢复辐照后的阈值电压，它所加的栅极电压是40V以上，电场强度在4MV/cm～6MV/cm。如果是在漏极加电压，通常测试的时候漏极也会加到击穿电压来测试漏电，但是它的时间都是在ms量级。而本申请加电压的时间是持续到s的量级，这是有本质的区别的。并且测试的方案是用来检测器件，筛选出器件中的失效样品，而本申请的方案是为了恢复器件的阈值电压。另外，本方法用于在产品出厂前进行测试，对产品施加一定的电压，无需客户来实施，给客户带来了便利。
综上所述，本发明通过对辐照后的MOSFET的栅极或漏极施加电压，使得电子进入栅极的氧化层与俘获的空穴复合，能够恢复器件的阈值电压，缓解MOSFET在高温下阈值电压下降严重的问题。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述方法包括以下步骤：
步骤1：提供一MOSFET，所述MOSFET经过辐照处理；
步骤2：在所述MOSFET的栅极或漏极施加一定数值的电压，并持续一段时间，使得一部分电子进入所述MOSFET的栅极的氧化层，并与俘获的空穴进行复合。
2.根据权利要求1所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2中，在所述MOSFET的栅极施加电压的情况下，所述MOSFET为硅器件，所施加的电压等于4～6MV/cm*T，其中T为所述MOSFET的栅极的氧化层的厚度。
3.根据权利要求1或2所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2中，在所述MOSFET的栅极施加电压情况下，所述一段时间大于等于0.1s。
4.根据权利要求3所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述一段时间为0.1s～1000s。
5.根据权利要求1所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2中，当在所述MOSFET的漏极施加电压时，所施加的电压为80％～110％所述MOSFET的击穿电压。
6.根据权利要求1或5所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2中，当在所述MOSFET的漏极施加电压时，所述一段时间大于等于10s。
7.根据权利要求1、2、5中任一项所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2在所述MOSFET封装好以后跟最终测试一起进行。
8.根据权利要求1、2、5中任一条所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述步骤2在晶圆极扎针测试过程中进行。
9.根据权利要求1所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述方法用于所述MOSFET的阈值电压的全部恢复。
10.根据权利要求1所述的恢复辐照后MOSFET阈值电压降低的方法，其特征在于，所述方法用于所述MOSFET的阈值电压的部分恢复。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911030858.1A CN110783203A (zh) | 2019-10-28 | 2019-10-28 | 一种恢复辐照后mosfet阈值电压降低的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911030858.1A CN110783203A (zh) | 2019-10-28 | 2019-10-28 | 一种恢复辐照后mosfet阈值电压降低的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110783203A true CN110783203A (zh) | 2020-02-11 |
Family
ID=69386961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911030858.1A Pending CN110783203A (zh) | 2019-10-28 | 2019-10-28 | 一种恢复辐照后mosfet阈值电压降低的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783203A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104113A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院微电子研究所 | 有机场效应晶体管阈值电压的调制方法 |
| CN103824856A (zh) * | 2014-03-03 | 2014-05-28 | 上海新储集成电路有限公司 | 一种基于背栅晶体管的抗辐照技术及实现方法 |
| US20150171857A1 (en) * | 2013-12-13 | 2015-06-18 | Imec Vzw | Restoring OFF-State Stress Degradation of Threshold Voltage |
| CN105022875A (zh) * | 2015-07-14 | 2015-11-04 | 西北核技术研究所 | 考虑辐照偏置电压动态变化的cmos电路总剂量效应仿真方法 |
| JP2016045042A (ja) * | 2014-08-21 | 2016-04-04 | シャープ株式会社 | 半導体トランジスタのテスト方法 |
-
2019
- 2019-10-28 CN CN201911030858.1A patent/CN110783203A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104113A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院微电子研究所 | 有机场效应晶体管阈值电压的调制方法 |
| US20150171857A1 (en) * | 2013-12-13 | 2015-06-18 | Imec Vzw | Restoring OFF-State Stress Degradation of Threshold Voltage |
| CN103824856A (zh) * | 2014-03-03 | 2014-05-28 | 上海新储集成电路有限公司 | 一种基于背栅晶体管的抗辐照技术及实现方法 |
| JP2016045042A (ja) * | 2014-08-21 | 2016-04-04 | シャープ株式会社 | 半導体トランジスタのテスト方法 |
| CN105022875A (zh) * | 2015-07-14 | 2015-11-04 | 西北核技术研究所 | 考虑辐照偏置电压动态变化的cmos电路总剂量效应仿真方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107924950A (zh) | 具有集成mos二极管的碳化硅mosfet | |
| Wirths et al. | Vertical 1.2 kV SiC power MOSFETs with high-k/metal gate stack | |
| Schmitt et al. | A comparison of electron, proton and helium ion irradiation for the optimization of the CoolMOS/spl trade/body diode | |
| Zheng et al. | Characterization of early breakdown of SiC MOSFET gate oxide by voltage ramp tests | |
| Lauenstein | Wide-bandgap-power–SiC and GaN–radiation reliability | |
| Dong et al. | Atomistic Mechanism of 4H-Si C/Si O 2 Interface Carrier-Trapping Effects on Breakdown-Voltage Degradation in Power Devices | |
| Okawa et al. | Analysis of 1.2 kV SiC SWITCH-MOS after short-circuit stress | |
| Matocha et al. | 1400 volt, 5 mΩ-cm 2 SiC MOSFETs for high-speed switching | |
| Aichinger et al. | Gate oxide and threshold voltage reliability considerations for SiC MOSFETs | |
| Xing et al. | Design strategies for rugged SiC power devices | |
| Zhu et al. | Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width | |
| CN110783203A (zh) | 一种恢复辐照后mosfet阈值电压降低的方法 | |
| Lynch et al. | Demonstration of High Voltage (15kV) Split-Gate 4H-SiC MOSFETs | |
| CN114005742A (zh) | 电子辐照下SiC MOSFET阈值电压恢复方法及装置 | |
| Hodge et al. | Fundamental failure mechanisms limiting maximum voltage operation in AlGaN/GaN HEMTs | |
| He et al. | Low-temperature accelerated gate reliability of schottky-type p-GaN gate HEMTs | |
| CN103996702B (zh) | 一种提高超结功率器件雪崩耐量的终端结构 | |
| Hower et al. | Using" Adaptive resurf" to improve the SOA of LDMOS transistors | |
| Roh et al. | Interface traps induced by hole trapping in metal-oxide semiconductor devices | |
| Kopta et al. | New plasma shaping technology for optimal high voltage diode performance | |
| Liu et al. | Threshold Voltage Instability of 1200V SiC MOSFET Devices | |
| Tao et al. | Study of Biased Temperature Instabilities in LDMOST technologies | |
| Liu et al. | Towards a new health prognostics method for inverters: Power SiC-GTO failures and its precursors | |
| Yu et al. | Online Gate-Oxide Degradation Monitoring of SiC MOSFETs Based on Parasitic Capacitance Aging Characteristics | |
| Zhou et al. | Investigation on 4HSiC MOSFET with three-section edge termination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |